© 2006 Xilinx, Inc. All rights reserved. All Xilinx trademarks, registered trademarks, patents, and further disclaimers are as listed at www.xilinx/legal.htm . PowerPC is a trademark of IBM Inc. All other trademarks and registered trademarks are the property of their respective owners. All specifications are subject to change without notice.NOTICE OF DISCLAIMER: Xilinx is providing this design, code, or information "as is." By providing the design, code, or information as one possible implementation of this feature,application, or standard, Xilinx makes no representation that this implementation is free from any claims of infringement. You are responsible for obtaining any rights you may require for your implementation. Xilinx expressly disclaims any warranty whatsoever with respect to the adequacy of the implementation, including but not limited to any warranties or representations that this implementation is free from claims of infringement and any implied warranties of merchantability or fitness for a particular purpose.
提要
本应用指南描述了在 Virtex ™-4 平台上对嵌入式串行高级技术附件 (Serial Advanced
Technology Attachment, (SATA)) 存储系统的设计和实现。SATA 的前身是流行的并行高级技术附件 (Parallel Advanced Technology Attachment, (PATA)) 接口。SATA 克服了 PATA 的许多局限，并且提供 了 150 MB/s 的最大带宽。SATA 与高速网络接口千兆位以太网 (1000Base-X) 相结合，可为许多高性能存储应用创建理想的解决方案，如网络附加存储 (NAS)、存储区域网络 (SAN) 和独立磁盘冗余阵列 (RAID) 等。
简介
Virtex-4 器件包含多种专用的高性能嵌入式功能，从而使该系列成为理想的嵌入式 SATA 存储系统单芯片解决方案。Virtex-4 嵌入式 PowerPC ™405 (PPC405) 处理器支持多种操作系统，其中包括 MontaVista Linux，事实证明这种操作系统可以为 SATA 和以太网提供上层协议支持。Virtex-4 嵌入式千兆位级收发器 (MGT) 与第一代 SATA (1.5 Gb/s) 的链接速度兼容。MGT 不再需要外部物理器件。无论是使用外部物理层器件 (PHY) 还是使用 MGT 作为内部物理层器件，Virtex-4 嵌入式三态以太网媒体访问控制器 (TEMAC) 都可以支持 10/100/1000 Mb/s 以太网。TEMAC 符合 IEEE802.3-2002 标准，已经通过新罕布什尔大学 (University of New
Hampshire) 进行的一致性测试。这些嵌入式功能与灵活的可配置逻辑架构相结合，能够为设计人员提供更大的设计灵活性，同时保证尽可能高的性能。 为了支持快速开发，我们创建了一个嵌入式 SATA 存储 (ESS) 参考系统。本应用指南详细介绍 ESS 参考系统的架构和设计。该 ESS 参考系统包括以下功能：•用于桥接串行 ATA 与以太网器件的高性能 Virtex-4 平台•
完全支持第一代 SATA (1.5 Gb/s)
♦第三方 IP 所支持的链路层和传输层♦
在 MGT 中实现的物理层
•支持 1 Gb/s 以太网
背光喷码机♦
导电银胶嵌入式 Virtex-4 三态以太网 MAC
•适合高速同步数据传输的内置 DMA 引擎•32 位双倍数据速率 (DDR) 存储器接口 • 支持 MontaVista Linux 3.1
♦Linux 内核 2.4
♦
Xilinx 以太网和 SATA 驱动程序京能恒基
六氢吡啶
•经 ML405 评估平台验证的系统
ESS 参考设计架构
本部分重点说明 ESS 参考系统的主要架构元件，如图1 所示：
图 1: ESS 参考系统详细框图
ESS 参考系统由以下主要元件构成：
•PowerPC 405 处理器
•多端口存储器控制器 (MPMC)
•通信 DMA 控制器 (CDMAC)
•LocalLink TEMAC 外设
•SATA 主机控制器 IP 核
•Y 型桥接器
•UART
•千兆位级收发器 (MGT)
•带外 (Out-of-Band) 控制
PowerPC 405 处理器
PPC405 是一个嵌入式 32 位 RISC 处理器核。这种行业标准的处理器可提供很高的性能和广泛的操作系统支持。其功能的简要列表如下：
•嵌入式 450 MHz 700+ DMIPS RISC 核（32 位哈佛架构 (Harvard architecture)）。
•五级数据通路流水线。
•硬件乘除运算。
•32 x 32 位通用寄存器。
•16 KB 2 路组关联指令和数据高速缓存。
•存储器管理单元 (MMU)。
•64 入口的变换后备缓冲器 (Translation Look-aside Buffers, TLB)。
•页面大小可变 (1 KB-16 KB)。
多端口存储器控制器
玻璃镀膜技术多端口存储器控制器 (MPMC) 是一种四端口存储器控制器，用于为 PPC405 和 DMA 引擎提供存储器访问。MPMC 允许多个实体绕过系统总线直接访问存储器。
MPMC 的主要优点是能够利用对优先级的了解同时仲裁全部四个端口，从而有效利用 DDR 存储器。与之相反，基于总线的片上系统必须依次仲裁对总线以及存储器的访问权。MPMC 对各端口的通信对象有专门的了解，因此可以进行优化，以尽量缩短向各端口回写数据的延迟。通信 DMA 控制器
通信直接存储器访问控制器 (CDMAC) 与 MPMC 配合可提供多个 DMA 通道。CDMAC 被搭建成可使用两个 MPMC 端口，通过四个独立的 DMA 引擎提供两个全双工 DMA 通道。因此，CDMAC 包含两个发送 DMA 引擎和两个接收 DMA 引擎。
CDMAC 与 MPMC 紧密耦合，因而比其他类型的 DMA 控制器更为小巧灵敏。这种紧密耦合的主要优点之一就是 MPMC 被设计为知道它有两个端口在与 DMA 对话。这种设计提供了如何最好地控制 DDR 存储器以及如何获得尽可能大的带宽的优先级知识[参考文件3]。
LocalLink TEMAC 外设
LocalLink TEMAC 外设为该参考设计提供一个千兆位以太网接口（第 4 页图2）。该外设将 Virtex-4 TEMAC 与流接口 (Xilinx LocalLink) 集成，从而提供一个 1Gb/s 的全双工以太网接口。该外设旨在实现高性能 TCP 应用。数据是通过 DMA 运行在 LocalLink 的接口上传输。外设的配置和控制是通过 DCR 接口传输。其物理接口就是千兆位媒体独立接口 (GMII)。
LocalLink
LocalLink 是一种用于通信器件的轻型流接口，为单向数据传输提供一种简单协议。因此，像 GMAC 外设这类全双工通信器件需要两个 LocalLink 接口。LocalLink 外设的特殊功能包括：•32 位 LocalLink 发送和接收接口，用于连接通信 DMA 控制器
•通过 DCR 总线访问的配置/状态寄存器
•坏帧或断帧过滤，用于降低处理器和存储器的占用率
•16 KB 发送和接收缓冲器
•传输层（UDP 和 TCP）校验和硬件辅助
•将所有以太网有效帧传送到软件
通过注册可获得 Aurora 参考设计，您可从中到 LocalLink 接口技术规范 [参考文件4]。
图 2: LocalLink TEMAC 框图
TEMAC
TEMAC 嵌入式模块的设计符合 IEEE 802.3 技术规范，可以工作在 1000 Mb/s、100 Mb/s 和 10 Mb/s 模式下。另外，它支持半双工和全双工两种工作模式。嵌入式模块的功能如下：
•单速全双工 1 Gb 以太网 MAC
•全双工物理编码子层 (PCS)，带有符合 1000BASE-X 标准的物理介质附属子层 (PMA)•PCS 支持自动协商，用于与链接伙伴交换信息
•支持符合 IEEE 802.3-2002 技术规范的 VLAN 帧
•通过以太网 MAC 控制暂停帧实现可配置的流量控制
•可配置的任意长度巨型帧支持
•可配置的帧间隔调整
详情请见 [参考文件1]。
漆雾净化器
SATA 主机控制器 IP 核
ESS 参考系统采用了 ASICS World Services, LTD. 开发的 SATA 主机控制器 IP 核（图3），ASICS World Services, LTD. 是 Xilinx 的 AllianceCore 合作伙伴（有关 Xilinx AllianceCore 计划的详情，请访问 www.xilinx/cn/alliance）。此 IP 核支持 [参考文件7] 定义的 SATA 链路层和传输层。
图 3: SATA 主机控制器 IP 框图
注：为了节省可编程逻辑资源，8B/10B 编码器与解码器是在 MGT 中实现的。
SATA 主机控制器 IP 核的简要功能列表如下：
•8 位物理接口，用于连接符合 SAPIS 的串行 ATA PHY。
•与第一代 SATA (1.5 Gb/s) 完全兼容。
•用于访问寄存器及 FIFO/DMA 数据传输的 Wishbone 从接口。
• 1 KB（256 个双字）数据 FIFO。
•实现了映射寄存器模块以及串行 ATA 状态和控制寄存器。
•与并行 ATA 传统软件兼容。
•支持 48 位逻辑块地址 (LBA) 的地址功能设置。
•仅主机模拟（支持一个器件）。
•8B/10B 编码和解码（在此参考系统中，是在 MGT 中实现）。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议