首页 > 专利技术

实验五半加器和全加器

实验五半加器和全加器钢段

实验五半加器和全加器一、实验目的

1(掌握组合逻辑电路的分析和设计方法。

2(验证半加器、全加器、奇偶校验器的逻辑功能。

二、实验原理

使用中、小规模集成门电路分析和设计组合逻辑电路是数字逻辑电路的任务之一。本实验中有全加器的逻辑功能的测试，又有半加器、全加器的逻辑设计。通过实验要求熟练掌握组合逻辑电路的分析和设计方法。

实验中使用的二输入端四异或门的电路型号为74LS86，四位二进制全加器的型号为74LS83A，其外引线排列及逻辑图如下:

14 13 12 11 10 9 8

高空施工

VCC

=1 =1

74LS86

=1 =1

GND

1 2 3 4 5 6 7

74LS86引脚排列

16 15 14 13 12 11 10 9

C C GND B AΣ 44011 BΣ41

74LS83A

A 2A Σ A B V Σ B 4333CC22

1 2 3 4 5 6 7 8

74LS83引脚排列

74LS83A是一个内部超前进位的高速四位二进制串行进位全加器，它接收两个四位二进制数(A~A，B~B)，和一个进位输入(C)，并对每一位产生二进制和14140

(Σ~Σ)输出，还有从最高有效位(第四位)产生的进位输出(C)。该组件有144越过所有四个位产生内部超前进位的特点，提高了运算速度。另外不需要对逻辑电平反相，就可以实现循环进位。

三、实验仪器和器件

1(实验仪器

(1)DZX-2B型电子学综合实验装置

(2)万用表(MF47型)

2(器件

(1)74LS00(二输入端四与非门)

(2)74LS86(二输入端四异或门)

(3)74LS83(四位二进制全加器)

(4)74LS54(双二双三输入端与或非门)

四、实验内容

1(设计用纯与非门组成的半加器，分析、验证其逻辑功能;

解:?根据设计任务列出真值表

输入输出

A B Y C

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

?根据真值表写出逻辑表达式

C=AB Y,AB，AB

?对逻辑表达式进行化简

Y =A?B C=AB

?根据所用逻辑门的类型将化简后的逻辑表达式整理成符合要求的形式

Y =A?B= C=AB,AB AAB,BAB

?根据整理后的逻辑表达式画出逻辑图

? Y2 & 接A 逻=AB Y? 辑1& & YY 1 接电Y=A AB 电2平 ? B 平& Y=B AB ? 3 Y3 显Y=A?B 示 ? & C=AB C

图5-1 半加器设计参考图

?根据逻辑图装接实验电路，测试其逻辑功能并加以修正

表5-1’(验证) 表5-1(分析)

输入输出输入逐级输出

Y B C B A B Y C A B YYYY C 1 2 3

A 0 1 A 0 1 0 0 0 0 0 0 1 1 1 0 0

0 0 1 0 0 0 0 1 1 0 0 1 1 1 0 1 0

1 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0

1 1 0 1 1 1 0 1 1 0 1 卡诺图

Y= A?B C=AB 2(设计用异或门组成半加器，并测试其逻辑功能; 解:???步骤同上

?根据所用逻辑门的类型将化简后的逻辑表达式整理成符合要求的形式

Y =A?B C= AB,AB

连卷背心袋?根据整理后的逻辑表达式画出逻辑图

?根据逻辑图装接实验电路，测试其逻辑功能并加以修正

表5-2

输入输出接接=1 A Y ? 逻电A B Y C 辑平

显电0 0 0 0 平示 B ? C ? & & 0 1 1 0 图5-2测量由异或门组成的半加器的逻辑功能 1 0 1 0

1 1 0 1

折弯机上模2(设计用74LS54、74LS86、74LS00组成全加器，并测试其逻辑功能;

解:?根据设计任务列出真值表

输入输出 ?根据真值表写出逻辑表达式 Y C A B C 0

0 0 0 0 0 Y,ABC，ABC，ABC，ABC0000

0 1 0 1 0

C,ABC，ABC，ABC，ABC00001 0 0 1 0

1 1 0 0 1 ?对逻辑表达式进行化简

tmch

0 0 1 1 0

，，，，，，，，Y,AB，ABC，AB，ABC,A,BC，A,BC0 1 1 0 1 0000

1 0 1 0 1 ，，，，，，,A,BC，A,BC,A,B,C0001 1 1 1 1

，，，，，，C,ABC，C，AB，ABC,AB，A,BC0000

?根据所用逻辑门的类型将化简后的逻辑表达式整理成符合要求的形式

，， Y,A,B,C0

，， C,AB，A,BC0

?根据整理后的逻辑表达式画出逻辑图

?根据逻辑图装接实验电路，测试其逻辑功能并加以修正

表5-3

接电平显示 C 输入输出 Y A B CY C 074LS00 & 0 0 0 0 0 ? 0 1 0 1 0 ?

1 0 0 1 0 ?1 =1 =1

1 1 0 0 1 & & & & 0 0 1 1 0 1/2 74LS86

0 1 1 0 1 ? ? ? ? ? ? ? 1 0 1 0 1 ? A B C0 1 1 1 1 1 74LS54 接逻辑电平

图5-3

4(分析四位二进制全加器74LS83A的逻辑功能;

接电平显示

Σ Σ Σ Σ 4321

接接

电“0” CC4 0 FAFAFAFA4 3 2 1 平或彩铃加加

显“1” ? ? 示 ? ?

74LS83A A/AA/AB/BB/B24 13 24 24

接逻辑电平图5-4 分析四位二进制全加器74LS83A的逻辑功能

表5-4

输出输入 C=0 C=1 00B/BA/A B/B A/A ΣΣΣΣCΣΣΣΣC24 2413131 2 3 4 4 1 2 3 4 4 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 0 1 1 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 0 1 0 1 0 1 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 1 0 0 1 0 1 1 0 1 0 1 1 0 0 0 0 1 0 1 0 1 1 0 1 0 1 0 0 1 1 1 1 1 0 0 0 0 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 1 0 1 1 0 0 1 0 1 1 0 1 0 1 1 1 0 0 0 0 1 0 1 1 0 1 0 1 1 1 0 1 1 0 0 1 1 0 1 0 1 1 1 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1

本文发布于:2024-09-23 01:37:12，感谢您对本站的认可！

本文链接：https://www.17tex.com/tex/3/308976.html

上一篇：信号与系统实验_信号的基本运算单元

下一篇：基于混合SETMOS结构的超前进位加法器

标签：逻辑实验全加器

留言与评论（共有 0 条评论）

实验五 半加器和全加器

实验五半加器和全加器