CMOS射频集成电路的最新进展和应用

安卓系统加速 万方数据
巾国集成电路
ChinaIntegratedCircuit
图1典型的0.13微米OlIOS结构
晶体管的ft与栅源过驱动电压的关系曲线的研究,表明NMOS器件的ft在高温条件下降为62GHz,这意味着工作于40GHz是困难的。
双生筷同时,一些重要的单元电路,如差分环形振荡器.除2电路等的工作频率和速度也受到限制。金属修复
2.无源器件。
上述CMOS技术的速度限制可以通过附加无源元件来解决,例如,螺旋电感、传输线和MOS电抗管等。图l的右上角表明当今的CMOS技术可以制作8层金属,这为新器件的开发提供良好的基础。
1)电感:由于对RF电路中的单片电感进行了广泛的研究.迄今已得到许多种具有适当尺寸和品质
因数Q、高fsr(自谐振频率)的电感。对通讯系统,三种型式的电感结构是常用的,即单端螺旋结构,在30。40GHz频率范围的Q值为5-6;差分螺旋结构。在15~30GHz频率范围的Q值为10~11(趋肤效应和衬底损耗是在这么高频率下的限制因素);和多层螺旋结构。将几个电感垂直串连,可以得到大电感。以8层金属为例,可以实现高fsr,大电感和,或高Q。由于采用多层结构,还可以使电感尺寸大大减小。螺旋电感的并联和串联组合对提高Q是有吸引力的。此外,最近还提出许多其它的结构,如8角形螺旋等,在此不一一赘述。
2)传输线:CMOS工艺现在可以提供用于IIIV族技术的微波和毫米波电路的常用的结构。特别是用许多金属层所提供的传输线,具有低损耗和小单位长度电容,这是两个基本特性。微带传输线结构由第1层金属接地平面和其上的第8层金属线组成。它们的特性能满足高速分布放大器和振荡器的要
‘-●●^,^…-…:……一
设计技术选器
求。另一种是CMOS共平面传输线。该结构比微带结构引入较大的衬底噪声。
3)MOS电抗管:另一个重要的无源元件是MOS电抗管。该元件是用n一阱中的nFET来实现,
具有单调的C~V特性。与p-n结相反,MOS电抗管能承受正、负电压,因而使VCO有很宽的调谐范围,尤其在低电源电压下。在40一GHz的LCCMOS压控振荡器上的测量结果表明.槽路的Q值主要受限于电感的Q值。而MOS电抗管则对性能无影响。
发泄壶三.C110S射频集成电路的最新进展
1.压控振荡器(V00)
随着通讯技术的发展。频率和带宽不断提高。由此推动毫米波段(MMW)IVCO设计的进步。在毫米波段.集成的VCO主要是用III—V族化合物器件或SiGeHBT实现。近年来,深亚微米CMOS技术的振荡器进入了这个波段。
图1是一种频率为63GHz的毫米波段推挽交叉耦合CMOSVCO[4]。利用新的推挽振荡的原理将振荡频率推向更高的频率,使其输出频率高于器件的最高频率fmax。在偏离1MHz处的相位噪声为一85dBc/Hz。采用0.25微米的1P5MCMOS工艺制作,1层多晶做MOS栅,5层铝做互联。其fT为30GHz,fmax在1.5V漏电压下为44GHz。
VCO核心部分是交叉耦合LC一槽路,如图2所示。通过1/4波长线供电。电源电压也用作粗调谐电压以便展宽调谐的范围。交叉耦合LC一槽路VCO振荡在其基频(fo)上,同时也产生二次
谐波(2fo),在输出端基波被消除。而通过阻隔电容输出63GHz到50欧姆负载。为降低相位噪声,交叉耦合对中没有电流源。频率细调由节点Vfine的电抗管偏压调节。NMOS电抗管的版图设计成多指结构以增强Q值。设计中采用共平面波导(cPw)和非对称共平面微带(ACPS)以降低衬底损耗,提高Q值。为进一步降低金属层损耗,将铝层4,5并联构成CPW和ACPS。
ACPS线被用作电感代替螺旋电感。VCO输出频率范 万方数据
围是62~66.5GHz,输出功率一4dBm。在整个工作范围内,基波抑制比高于25dB。
此外,也有用更细线条90nm的高性能CMOS技术和优化的泵浦方法,实现了60GHz和10
0GHzVCO[5]。
●■-●●一
一一图1.63GHzVCO电路原理图
图2.63GHzVCO的核心结构63GHzOutput
3.50Gb/s2:1多路复用器(选择器)
数据多路复用器(MUX)在高速数据通讯系统中是一个关键的单元。下面,介绍一个工作速度达50Gb/s。的全集成2:1多路复用器IC,已经用标准0.13微米CMOS工艺实现[6】。
另外一个工作于50Gb/s数据率的2:1选择器,用90纳米CMOS技术实现[7】,
1)0.13微米CMOS多路复用器集成电路[6]
扩管机图3是多路复用器集成电路的方框图。该集成电路由一个主从触发器(MS—FF),一个主从主触发器(MSM—FD和一个多路复用器级(MUX2:1)组成。MUX2:I级采用时钟和数据之间的选通。
图3.2:1多路复用器集成电路的方框图
图4是其工作原理图。其中数据通道中的所有晶体管尺寸都相同。等于时钟晶体管宽度的3,5。MUX级采用70欧姆多晶硅负载电阻。这是在高的电压摆幅和合适的输出匹配之间的一个折衷。尾电流设定为7mA。为提高多路复用器的工作带宽,采用电感并联峰化和串连峰化。输出网络起滤波作用,它由各种寄生电容,负载电阻,键合线电感和在片电感Lp和Ls组成。电感k与输出串连,因此要求高的品质因子,而电感Lp的Q因子则由负载电阻RL决定。为降低到衬底的寄生电容,只采用顶层金属制
图4.2:1多路复用器级(MUX2:1)的原理图
‘,●●^
,^….…:……rh 万方数据
 万方数据
 万方数据

本文发布于:2024-09-23 09:22:44,感谢您对本站的认可!

本文链接:https://www.17tex.com/tex/3/306850.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

下一篇:7555芯片图片
标签:电感   结构   频率   输出   螺旋   采用   电压   电抗
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2024 Comsenz Inc.Powered by © 易纺专利技术学习网 豫ICP备2022007602号 豫公网安备41160202000603 站长QQ:729038198 关于我们 投诉建议