首页 > 专利技术

用于多电平信号调制的后同步码的制作方法

用于多电平信号调制的后同步码
1.交叉引用
2.本专利申请案主张迪耶特里克(dietrich)等人在2021年1月25日申请的标题为“用于多电平信号调制的后同步码(postamble for multi-level signal modulation)”的美国专利申请案第17/157,815号和迪耶特里克等人在2020年1月27日申请的标题为“用于多电平信号调制的后同步码(postamble for multi-level signal modulation)”的美国临时专利申请案第62/966,445号的优先权，所述申请案均转让给本受让人，并且均明确地以全文引用的方式并入本文中。

背景技术：

3.下文大体上涉及一或多个存储器系统，且更具体来说，涉及用于多电平信号调制的后同步码。
4.存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可以被编程为两个支持状态中的一个，经常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可以支持超过两个状态，其中的任一状态可存储。为了存取所存储信息，组件可以读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可在存储器装置中写入状态或对状态进行编程。
5.存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)、自选存储器、硫属化物存储器技术和其它。存储器单元可为易失性的或非易失性的。非易失性存储器，例如feram，可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。例如dram的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。
附图说明
6.图1说明根据本文所公开的实例的支持用于多电平信号调制的后同步码的系统的实例。
7.图2说明根据本文所公开的实例的支持用于多电平信号调制的后同步码的眼图的实例。
8.图3说明根据本文所公开的实例的支持用于多电平信号调制的后同步码的定时图的实例。
9.图4示出根据本公开的方面的支持用于多电平信号调制的后同步码的主机装置的框图。
10.图5示出根据本公开的方面的支持用于多电平信号调制的后同步码的存储器装置的框图。
11.图6到9示出说明根据本文所公开的实例的支持用于多电平信号调制的后同步码
的一或多种方法的流程图。
具体实施方式
12.一些存储器装置可使用多电平信令在组件之间传送数据(例如，高带宽存储器)。多电平信号可包含对应于相应逻辑值的多个信号电平。举例来说，脉冲幅度调制(pam)方案(例如pam4)可用于将数据编码到具有四个相异电平(例如，符号00、01、11和10)的信号中。在一些实例中，信号可经由总线的一或多个信道发射到装置(例如，主机装置)。在发射信号的最后一个符号之后，用以发射信号的信道可端接(例如，主动端接、被动端接)到与信号的最高电势电平(例如，10)对应的电平。
13.在一些实例中，信号的最后一个符号可对应于最低电平(例如，00)。因此，当信道端接到最高电势信号电平(例如，10)时，可发生最大转变。也就是说，信号可从最低电势信号电平转变到最高电势信号电平。这类转变可将相对大量的噪声引入到信号中，这可使信号更易发生错误。因此，减少由多电平信号中的最大转变引起的噪声量可以是合乎需要的。
14.本文中描述用于产生多电平信号的后同步码的方法和装置。后同步码可指信号的在最后一个符号之后并且在发射装置端接或释放对应信道之前发射的部分。另外或替代地，后同步码可具有中间信号电平(例如，01、11)。通过经由总线的一或多个信道发射后同步码，可避免由端接信道引起的最大转变。举例来说，在一些存储器系统中，信号可从最低电势信号电平(例如，00)转变到最高电势信号电平(例如，10)。当发射了后同步码时，信号可从最低电势信号电平(或任何信号电平)转变到中间信号电平(例如，01、11)且随后转变到最高电势信号电平(例如，端接电平)。包含后同步码以阻止由端接信号引起的最大转变，这可减少引入到信号中的噪声量，进而可使信号较不容易发生错误。
15.首先在如参考图1和2所描述的存储器系统和眼图的上下文中描述本公开的特征。在如参考图3所描述的定时图的上下文中进一步描述本公开的特征。本公开的这些和其它特征由涉及如参考图4-9所描述的用于多电平信号调制的后同步码的设备图和流程图进一步说明且参考所述设备图和流程图进行描述。
16.图1说明根据本文所公开的实例的支持用于多电平信号调制的后同步码的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置110，但所述一或多个存储器装置110的方面可在单个存储器装置(例如，存储器装置110)的上下文中描述。
17.系统100可包含如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统的电子装置的部分。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器等的各方面。存储器装置110可以是可用于存储用于系统100的一或多个其它组件的数据的系统的组件。
18.系统100的至少部分可为主机装置105的实例。主机装置105可以是使用存储器执行过程的装置内的处理器或其它电路系统的实例，例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能手机、蜂窝式电话、可穿戴装置、因特网连接装置、车辆控制器或某一其它固定或便携式电子装置以及其它实例内。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机或主机装置105。
19.存储器装置110可以是可操作以提供可由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可为可配置的以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可为可操作的以支持以下中的一或多个：用以调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种外观尺寸、主机装置105与存储器装置110之间的时钟信令和同步、定时惯例，或其它因素。
20.存储器装置110可为可操作的以存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型装置(例如，响应和执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多个。
21.主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(bios)组件130或例如一或多个外围组件或一或多个输入/输出控制器的其它组件中的一或多个。主机装置的组件可使用总线135彼此耦合。
22.处理器125可为可操作的以提供用于系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可以是通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可以是中央处理单元(cpu)、图形处理单元(gpu)、通用gpu(gpgpu)或芯片上系统(soc)的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为所述处理器的一部分。
23.bios组件130可以是包含作为固件操作的bios的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。bios组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。bios组件130可包含存储于只读存储器(rom)、快闪存储器或其它非易失性存储器中的一或多个中的程序或软件。
24.存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的所要容量或指定容量。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-n)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-n)。存储器阵列170可以是存储器单元的集合(例如，一或多个网格、一或多个存储体、一个或多个平铺块、一或多个区段)，其中每一存储器单元可用于存储至少一位数据。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或多裸片封装，或多芯片存储器或多芯片封装。
25.装置存储器控制器155可包含可用于控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作的硬件、固件或指令，且可用于接收、发射或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可用于与外部存储器控制器120、所述一或多个存储器裸片160或处理器125中的一或多个通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。
26.在一些实例中，存储器装置110可从主机装置105接收数据或命令或两者。举例来说，存储器装置110可接收指示存储器装置110要存储用于主机装置105的数据的写入命令
或指示存储器装置110要将存储于存储器裸片160中的数据提供到主机装置105的读取命令。如本文中所论述，可经由一或多个信道115传送数据，并且接着可传送后同步码或端接值，或这两者。以跟在数据的最后一个符号之后的后同步码驱动信道115可阻止数据的最后一个符号与信道115的端接电平之间的最大转变。
27.本地存储器控制器165(例如，在存储器裸片160本地)可为可操作的以控制存储器裸片160的操作。在一些实例中，本地存储器控制器165可为可操作的以与装置存储器控制器155通信(例如，接收或发射数据或命令或这两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文中所描述的各种功能。由此，本地存储器控制器165可操作以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于发射信号(例如，到外部存储器控制器120)的发射器、用于解码或解调所接收信号的解码器、用于编码或调制待发射信号的编码器，或可操作用于支持所描述的装置存储器控制器155或本地存储器控制器165或这两者的操作的各种其它电路或控制器。
28.外部存储器控制器120可用于使得能够在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间传送信息、数据或命令中的一或多个。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100的其它组件或主机装置105或本文中所描述的功能可由处理器125实施。例如，外部存储器控制器120可为由处理器125或系统100的其它组件或主机装置105实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，反之亦可。
29.主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可为可操作的以支持外部存储器控制器120与存储器装置110之间的通信。每一信道115可为在主机装置105与存储器装置之间运载信息的发射媒体的实例。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或发射媒体(例如，导体)。信号路径可以是可操作以运载信号的导电路径的实例。举例来说，信道115可包含第一端子，其包含在主机装置105处的一或多个引脚或衬垫以及在存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可为可操作的以充当信道的部分。在一些实例中，可在发射数据给主机装置105(或存储器装置110)或发射来自主机装置105(或存储器装置110)的数据之后将一或多个信道115驱动到端接电平。在端接一或多个信道115之前，并且在发射数据之后，可用后同步码驱动所述一或多个信道115。后同步码可对应于中间信号电平(例如，01或11)，这可阻止数据的最后一个符号与信道115的端接电平之间的最大转变。
30.信道115(和相关联的信号路径和端子)可专用于传送一或多种类型的信息。举例来说，信道115可包含一或多个命令和地址(ca)信道186、一或多个时钟信号(ck)信道188、一或多个数据(dq)信道190、一或多个其它信道192，或其组合。在一些实例中，可使用单倍
数据速率(sdr)信令或双倍数据速率(ddr)信令在信道115上传送信令。在sdr信令中，可针对(例如，在时钟信号的上升或下降沿上的)每个时钟循环登记信号的一个调制符号(例如，信号电平)。在ddr信令中，可针对(例如，在时钟信号的上升沿和下降沿两者上的)每个时钟循环登记信号的两(2)个调制符号(例如，信号电平)。
31.在信道115上传送的信号可使用一或多个不同调制方案来调制。在一些实例中，可以使用二进制符号(或二进制电平)调制方案来调制在主机装置105与存储器装置110之间传达的信号。二进制符号调制方案可为m进制调制方案的实例，其中m等于二(2)。二进制符号调制方案的每个符号可操作以表示一位数字数据(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(nrz)、单极编码、双极编码、曼彻斯特编码、具有两(2)个符号(例如，pam2)的脉冲幅度调制(pam)等等。
32.在一些实例中，可以使用多符号(或多电平)调制方案来调制在主机装置105与存储器装置110之间传达的信号。多符号调制方案可以是m进制调制方案的实例，其中m大于或等于三(3)。多符号调制方案的每一符号可用于表示多于一位数字数据(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于pam3、pam4、pam8等、正交振幅调制(qam)、正交相移键控(qpsk)等等。多符号信号(例如，pam3信号或pam4信号)可以是使用包含用以对多于一个位的信息进行编码的至少三个电平的调制方案来调制的信号。多符号调制方案和符号可替代地被称作非二进制、多位或更高阶调制方案和符号。
33.如本文中所论述，数据可从主机装置105发射一存储器装置110(例如，在写入命令期间)或从存储器装置110发射到主机装置105(例如，在读取命令期间)。可经由一或多个信道115(例如dq信道190)发射数据。可使用具有两个或更多个电平的调制方案发射数据。在传统的存储器系统中，用于发射数据的信道115可端接到相对高信号电平(例如，端接电平，例如逻辑
‘
10’电平)。因为数据的最后一个符号对于一些数据突发可为相对低电平(例如，逻辑
‘
00’电平)，所以从最后一个符号到端接电平的转变对于这些数据突发可为相对大的。因此，如本文中所论述，用于发射数据的信道115可在达到端接电平之前被驱动到后同步码(例如，中间电平，例如逻辑
‘
01’或
‘
11’电平)。通过将用于发射数据的信道115驱动到后同步码电平，可减少最大转变，因此减少引入到信号中的噪声量。减少信号噪声可使信号较不容易发生错误。
34.图2说明表示根据本公开的各种实例的多电平信号的眼图200的实例。眼图200可用于指示高速发射中的信号的质量且可表示信号的四(4)个符号(例如，
‘
00’、
‘
01’、
‘
10’或
‘
11’)。在一些实例中，四个符号中的每一个可由不同电压幅度(例如，幅度205-a、205-b、205-c、205-d)表示。在其它实例中，眼图200可表示可用于传送存储器装置(例如，参考图1所描述的存储器装置110)中的数据的pam4信号。眼图200可说明来自彼此重叠的数据突发的多个循环的信号迹线215。眼图可指示数据信号的噪声容限，所述噪声容限可指例如信号超过幅度205的理想边界的量。
35.在一些实例中，眼图200中的眼的宽度220可用于指示所测量的信号的定时同步或所测量的信号的抖动效应。在一些实例中，将宽度220与采样周期210进行比较可提供所测量的信号的信噪比(snr)的测量值。眼图中的每个眼可具有基于所测量的信号的特性的唯一宽度。可使用各种编码和解码技术修改所测量的信号的宽度220。
36.在其它实例中，眼图200可指示理想采样时间225以用于确定由所测量的信号的符
号表示的逻辑状态的值。举例来说，确定用于对所测量的信号的数据采样的正确时间(例如，定时同步)可使信号的检测中的错误率降到最低。举例来说，如果计算装置在转变时间(例如，上升时间230或下降时间235)期间对信号采样，那么可能通过解码器将错误引入到由信号的符号表示的数据中。可使用各种编码和解码技术修改所测量的信号的理想采样时间225。
37.眼图200可用于识别从第一幅度205到第二幅度205的转变的上升时间230或下降时间235或这两者。迹线215在上升时间230或下降时间235期间的斜率可指示信号对定时误差的敏感度。举例来说，迹线215的斜率越陡(例如，上升时间230和/或下降时间235或这两者越少)，幅度205之间的转变越理想。可使用各种编码和解码技术修改所测量的信号的上升时间230或下降时间235或这两者。
38.在一些实例中，眼图200可用于识别所测量的信号中的抖动240的量。抖动240可指代由上升和下降时间的未对准导致的定时误差。当上升边缘或下降边缘在不同于由数据时钟界定的理想时间处出现时，抖动240发生。抖动240可由信号反射、符号间干扰、串扰、过程-电压-温度(pvt)变化、随机抖动、加性噪声或其组合导致。可使用各种编码和解码技术修改所测量的信号的抖动240。在一些情况下，每个信号电平或每个眼的抖动240可不同。
39.在其它实例中，眼图200可指示眼张开度245，其可表示各个幅度205之间的峰-峰电压差。眼张开度245可与用于区分所测量的信号的不同幅度205的电压容限有关。容限越小，可能越难以区分开相邻幅度，且可能引入越多的由噪声导致的错误。在一些情况下，信号的接收器可将信号与定位于各个幅度205之间的一或多个阈值电压进行比较。在其它情况下，眼张开度245越大，噪声将越不可能错误地满足一或多个电压阈值。眼张开度245可用于指示所测量的信号中的加性噪声的量，且可用于确定所测量的信号的snr。可使用各种编码和解码技术修改所测量的信号的眼张开度245。在一些情况下，每个眼的眼张开度245可不同。在此类情况下，多电平信号的眼可不相同。
40.在其它实例中，眼图200可指示失真250。失真250可表示由于信号路径中的噪声或中断所致的所测量信号的过冲和/或下冲或这两者。随着信号从旧幅度(例如，幅度205-c)稳定到新幅度(例如，幅度205-b)，信号可过冲或下冲新幅度电平，或这两者。在一些实例中，失真250可由此过冲和/或下冲或这两者引起，且可导致信号中的加性噪声或信号路径中的中断。眼图中的每个眼可具有基于所测量的信号的特性的唯一张开度。可使用各种编码和解码技术修改所测量的信号的失真250。在一些情况下，每个信号电平或每个眼的失真250可不同。
41.仅出于说明的性目在图2中展示眼图200的特性的方位。如宽度220、采样时间225、上升时间230、下降时间235、抖动240、眼张开度245或失真250或其组合的特性可出现在未在图2中具体指示的眼图200的其它部分中。
42.图3说明根据本文所公开的实例的支持用于多电平信号调制的后同步码的定时图300的实例。定时图300可说明在信号被端接(例如，被动端接，驱动到端接电平)之前产生信号(例如，多电平信号)的后同步码。如本文所描述，可在第一装置(例如，主机装置)和第二装置(例如，存储器装置)之间经由总线(例如，经由总线的一或多个信道)发射信号。定时图300可说明命令串305、时钟信号310和多电平信号315。通过在总线达到端接电平之前发射后同步码，可将相对较少噪声引入到多电平信号315中，这可使多电平信号315较不容易发
生错误。
43.在第一实例中，可通过主机装置(例如，参考图1所描述的主机装置105)产生后同步码并且可将所述后同步码发射到存储器装置(例如，参考图1所描述的存储器装置110)。可针对总线的一或多个信道(例如，参考图1所描述的多个信道115)发射后同步码。也就是说，总线可包含多个信道，且可经由所述多个信道中的每一个发射后同步码。举例来说，可经由一或多个dq信道(例如，参考图1所描述的dq信道190)发射后同步码。
44.在时间t1期间，主机装置可在命令串305中发出命令突发(例如，针对写入命令(cmd))。所述命令可向存储器装置指示所述数据将写入到一或多个存储器单元。在一些实例中，在完成存取操作(例如，写入操作)之前，主机装置可能不将任何后续命令发给存储器装置。
45.在时间t2期间，主机装置可开始经由总线(例如，经由总线的一或多个信道)发射数据(例如，开始数据突发)给存储器装置。可经由可包含两个或更多个信号电平的多电平信号315发射数据。在多电平信令的一些情况下，信号的振幅可用于产生不同符号。举例来说，当使用pam4信令时，第一幅度电平可表示
‘
10’，第二幅度电平可表示
‘
11’，第三幅度电平可表示
‘
01’，且第四幅度电平可表示
‘
00’。在一些实例中，第四电平(例如，00)可表示低幅度电平且第一电平(例如，10)可表示最高幅度电平。存储器装置的存储器单元可为可编程的以存储不同状态。举例来说，每个存储器单元可编程以存储两个或更多个逻辑状态(例如，逻辑
‘0’
、逻辑
‘1’
、逻辑
‘
00’、逻辑
‘
01’、逻辑
‘
10’、逻辑
‘
11’)。虽然本文描述pam4调制方案，但可使用其它多符号调制方案。举例来说，可使用例如pam3或pam8的调制方案。
46.在时间t2期间，可根据时钟信号310(例如，根据时钟循环)将数据发射到存储器装置。每个时钟循环可对应于例如四个符号周期。也就是说，可在一个时钟循环期间发射四个数据符号。在其它实例中，可在一个时钟循环期间发射更大或更小数量的符号。存储器装置接收命令串305可包含一或多个装置(例如，存储器控制器)确定突发的长度。举例来说，存储器控制器可接收命令串305并且确定突发中包含多少个符号。确定突发的长度可允许存储器装置切断(例如，忽略)与后同步码或端接电平或这两者相关联的数据。
47.可在t2期间将各种符号从主机装置发射到存储器装置。举例来说，多电平信号315可包含第二信号电平(例如，中间信号电平
‘
11’)，随后是第四信号电平(例如，最低信号电平
‘
00’)、第二信号电平、第三信号电平(例如，中间信号电平
‘
01’)、第一信号电平(例如，最高信号电平
‘
10’)、第三信号电平(例如，01)和第四信号电平(例如，00)。在图3的t2期间将符号从主机装置发射到存储器装置意在出于示范性目的，且可在多电平信号中发射任何符号组合。在一些实例中，在时间t2结束时，写入命令可完成。也就是说，在时间t2期间发射的最后一个符号可表示写入到存储器装置的与在t1接收到的命令相关联的最后一个数据部分。
48.在时间t3期间，主机装置可产生多电平信号315的后同步码325。后同步码325可对应于中间信号电平，例如第二信号电平(例如，11)或第三信号电平(例如，01)。虽然后同步码325可不与正在写入到存储器装置的数据相关联(例如，存储器装置可忽略后同步码)，但用以发射多电平信号315的信道可在与后同步码325相关联的一或多个符号周期内被驱动到第二信号电平(例如，11)或第三信号电平(例如，01)。将信道驱动到这些电平中的一个可阻止(例如，在时间t2的最后一个符号周期期间发射的)数据的最后一个符号与多电平信号
315的端接电平之间的最大转变(例如，在t4期间)。因为端接电平可为相对高值(例如，第一值10)，所以当数据的最后一个符号是相对低值(例如，第四值00)时可发生最大转变。突然从最低信号电平转变到最高信号电平可将非所要噪声引入到多电平信号315中。因此，通过在时间t3期间以后同步码325驱动信道，多电平信号315可在达到端接电平之前转变到中间电平(例如，01或11)。在t3处以后同步码325驱动信道可减少多电平信号315中的噪声量，这可降低当发射数据时发生错误的可能性。
49.在时间t4期间，可端接用于发射多电平信号315的信道。也就是说，信道可被主机装置释放或驱动到端接电平(例如，第一信号电平
‘
10’)，或这两者。在一些实例中，主机装置可在t4的持续时间内(例如，在另一突发之前)主动将信道驱动到端接电平。在其它实例中，主机装置可在t4的一部分内驱动信道，且主机装置可在t4的剩余部分内驱动高阻抗(例如，三态)信道。在这类情况下，信道可被动端接到端接电平(例如，使用与信道耦合的一或多个电阻器)。类似于后同步码，存储器装置可已知数据突发(例如，与写入命令相关联的数据)的长度且因此可切断(例如，忽略)与端接电平相关联的数据。虽然端接电平可为多电平信号315的最高电势电平(例如，10)，但这类端接电平意在仅出于示范性目的。因此，在其它实例中，多电平信号315可端接到任何电平。
50.在第二实例中，可通过存储器装置(例如，参考图1所描述的存储器装置110)产生后同步码325并且可将其发射到主机装置(例如，参考图1所描述的主机装置105)。可在总线的一或多个信道(例如，参考图1所描述的多个信道115)上发射后同步码325。举例来说，可经由一或多个dq信道(例如，参考图1所描述的dq信道190)发射后同步码325。
51.在时间t1期间，存储器装置可接收命令串305中的命令(例如，读取命令(cmd))。所述命令可向存储器装置指示从一或多个存储器单元读取数据。在一些实例中，在完成存取操作(例如，读取操作)之前，存储器装置可不接收任何后续命令。接收与命令串305相关联的数据的主机装置可被配置成确定突发(例如，读取突发)的长度。举例来说，主机装置可发出读取命令且因此可确定将在突发中接收到多少个符号。确定突发的长度可允许主机装置切断(例如，忽略)与后同步码或端接值或这两者相关联的数据。
52.在时间t2期间，存储器装置可开始经由总线(例如，经由总线的一或多个信道)发射数据给主机装置。可经由可包含如本文中所描述的两个或更多个信号电平的多电平信号315发射数据。举例来说，可使用已借助pam3、pam4、pam8(或类似)调制方案调制的多电平信号315来发射数据。在时间t2期间，可根据时钟信号310(例如，根据时钟循环)将数据发射到主机装置。每个时钟循环可对应于例如四个符号周期。也就是说，可在一个时钟循环期间发射四个数据符号。在其它实例中，可在一个时钟循环期间发射更大或更小数量的符号。在一些实例中，在时间t2结束时，可完成读取命令。也就是说，在时间t2期间发射的最后一个符号可表示从存储器装置读取的用于在t1处接收到的读取命令的最后一个数据部分。
53.在时间t3期间，存储器装置可用多电平信号315的后同步码驱动总线(例如，总线的一或多个信道)。所述后同步码可对应于中间信号电平，例如与处于多电平信号315的至少一个电压电平与端接电平之间的电压关联的第二信号电平(例如，11)或第三信号电平(例如，01)。在一些实例中，存储器装置可将用以发射多电平信号315的信道驱动到与后同步码相关联的电平(例如，驱动到中间信号电平)。因此，通过在时间t3期间以对应于后同步码的信号电平驱动信道，多电平信号315可在达到端接电平之前转变到中间电平(例如，01
或11)。以后同步码驱动信道可减少多电平信号315中的噪声量，这可降低当发射数据时发生错误的可能性。
54.在时间t4期间，可端接用于发射多电平信号315的信道。也就是说，信道可被主机装置释放或驱动到端接电平(例如，第一信号电平
‘
10’)，或这两者。在一些实例中，存储器装置可在t4的持续时间内主动将信道驱动到端接电平举例来说，存储器装置可包含被配置成上拉信道(例如，将信道的信号电平上拉到端接电平)的电路系统(例如，现用驱动器)。在其它实例中，存储器装置可在t4的一部分内将信号电平驱动(例如，上拉)到端接电平，并且接着在t4的剩余部分内驱动高阻抗状态。在一些情况下，信道可被动端接(例如，使用与信道耦合的一或多个电阻器)到端接电平。
55.类似于存储器装置，主机装置可已知数据突发(例如，与读取命令相关联的数据)的长度且因此可切断(例如，忽略)与后同步码和端接电平相关联的信号值。虽然端接电平可为多电平信号315的最高电势电平(例如，10)，但这类端接电平意在仅出于示范性目的。因此，在其它实例中，多电平信号315可端接到任何电平。
56.另外或替代地，存储器装置可包含被配置成发射数据或产生后同步码或这两者的一或多个组件。举例来说，存储器装置可包含被配置成产生数据位以经由驱动器输出的处理器。所述处理器可基于接收到命令(例如，读取命令)而识别数据位并且可产生多电平信号315以用于发射所述位。在一些实例中，所述处理器可将对应于后同步码的一或多个位附加(例如，插入)到与多电平信号315相关联的数据流中。因此所述位可对应于中间电平(例如，01、11)以避免数据的最后一个符号与信道的端接电平之间的最大转变。如本文所描述，将后同步码325插入到多电平信号315可减少引入到多电平信号315中的噪声量，这可使多电平信号315较不容易发生错误。
57.图4示出根据本文所公开的实例的支持用于多电平信号调制的后同步码的主机装置405的框图400。主机装置405可为参考图1和3所描述的主机装置的方面的实例。主机装置405可包含产生组件410、发射组件415和释放组件420。这些模块中的每一个可彼此直接或间接(例如，经由一或多个总线)通信。
58.产生组件410可在第一装置处产生第一信号，使用具有大于两个电平的第一装置的调制方案调制所述第一信号以供在信道上发射到第二装置，其中所述信道端接到第一电平。在一些实例中，产生组件410可基于产生第一信号，产生包含处于第一电平与大于两个电平中的一或多个之间的电平的第二信号。在一些实例中，产生组件410可在第一装置处产生包含第一电平的第三信号。
59.发射组件415可在信道上将第一信号和第二信号发射到第二装置。在一些实例中，发射组件415可在发射第二信号之后发射第三信号。在一些实例中，发射组件415在发射第一信号之后的至少一个符号周期内将第二信号发射到第二装置。
60.在一些情况下，调制方案包含第一电平、第二电平、第三电平和第四电平，且其中所述第一电平包含最高电平且所述第四电平包含最低电平。在一些情况下，第二信号包含第二电平或第三电平。
61.释放组件420可在发射第三信号之后释放信道。
62.图5示出根据本文所公开的实例的支持用于多电平信号调制的后同步码的存储器装置505的框图500。存储器装置505可为参考图1-3所描述的存储器装置的方面的实例。存
储器装置505可包含识别组件510、发射组件515和驱动组件520。这些模块中的每一个可彼此直接或间接(例如，经由一或多个总线)通信。
63.识别组件510可识别与数据相关联的命令以供从第一装置发射到第二装置。
64.发射组件515可经由与第一装置和第二装置耦合的信道发射数据，其中在符号周期集内使用通过具有大于两个电平的调制方案调制的信号来发射所述数据。
65.驱动组件520可基于发射数据，在所述符号周期集之后的至少一个符号周期内将信道驱动到处于大于两个电平中的最高电平与大于两个电平中的最低电平之间的电平。在一些实例中，驱动组件520可在将信道驱动到处于大于两个电平中的最高电平与大于两个电平中的最低电平之间的电平之后，将信道驱动到大于两个电平中的最高电平。在一些实例中，驱动组件520可在将信道驱动到大于两个电平中的最高电平之后将信道驱动到高阻抗状态。
66.在一些实例中，将信道驱动到大于两个电平中的最高电平包含在至少一个符号周期之后的至少一个额外符号周期内将信道驱动到大于两个电平中的最高电平。在一些实例中，将信道驱动到所述电平包含将信道驱动到第二信号电平或第三信号电平。在一些情况下，所述大于两个电平包含第一信号电平、第二信号电平、第三信号电平和第四信号电平，且其中所述第一信号电平包含所述大于两个电平中的最高电平且所述第四信号电平包含大于两个电平中的最低电平。
67.图6示出说明根据本公开的方面的支持存储器系统的印迹管理的一或多种方法600的流程图。方法600的操作可由如本文所描述的主机装置或其组件实施。举例来说，可由如参考图4所描述的主机装置执行方法600的操作。在一些实例中，主机装置可执行指令集合以控制主机装置的功能元件来执行所描述功能。另外或替代地，主机装置可使用专用硬件来进行所描述功能的方面。
68.在605处，可在第一装置处产生第一信号，使用具有大于两个电平的调制方案调制所述第一信号以供在信道上发射到第二装置。在一些实例中，所述信道可端接到第一电平。可根据本文中所描述的方法执行605的操作。在一些实例中，可由参考图4所描述的产生组件执行605的操作的方面。
69.在610处，可基于产生所述第一信号，产生包含处于所述第一电平与所述大于两个电平中的一或多个之间的电平的第二信号。可根据本文中所描述的方法执行610的操作。在一些实例中，可由参考图4所描述的产生组件执行610的操作的方面。
70.在615处，可在信道上将第一信号和第二信号发射到第二装置。可根据本文中所描述的方法执行615的操作。在一些实例中，可由参考图4所描述的发射组件执行615的操作的方面。
71.在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法600。所述设备可包含用于以下操作的特征、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在第一装置处产生第一信号，使用具有大于两个电平的调制方案调制所述第一信号以供在信道上发射到第二装置，其中所述信道端接到第一电平；基于产生所述第一信号，产生包含处于所述第一电平与所述大于两个电平中的一或多个之间的电平的第二信号；和在所述信道上将所述第一信号和所述第二信号发射到所述第二装置。
72.本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、
装置或指令：在所述第一装置处产生包含所述第一电平的第三信号；和在发射所述第二信号之后发射所述第三信号。
73.本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：在发射所述第三信号之后释放所述信道。
74.本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：在发射所述第一信号之后的至少一个符号周期内将所述第二信号发射到所述第二装置。
75.在本文所描述的方法600和设备的一些实例中，所述调制方案包含所述第一电平、第二电平、第三电平和第四电平，且其中所述第一电平包含最高电平且所述第四电平包含最低电平。
76.在本文所描述的方法600和设备的一些实例中，所述第二信号包含所述第二电平或所述第三电平。
77.图7示出说明根据本公开的方面的支持存储器系统的印迹管理的一或多种方法700的流程图。方法700的操作可由如本文所描述的主机装置或其组件实施。举例来说，可由如参考图4所描述的主机装置执行方法700的操作。在一些实例中，主机装置可执行指令集合以控制主机装置的功能元件来执行所描述功能。另外或替代地，主机装置可使用专用硬件来进行所描述功能的方面。
78.在705处，可在第一装置处产生第一信号，使用具有大于两个电平的调制方案调制所述第一信号以供在信道上发射到第二装置。在一些实例中，所述信道可端接到第一电平。可根据本文中所描述的方法执行705的操作。在一些实例中，可由参考图4所描述的产生组件执行705的操作的方面。
79.在710处，可基于产生所述第一信号，产生包含处于所述第一电平与所述大于两个电平中的一或多个之间的电平的第二信号。可根据本文中所描述的方法执行710的操作。在一些实例中，可由参考图4所描述的产生组件执行710的操作的方面。
80.在715处，可产生包含第一电平的第三信号。可根据本文中所描述的方法执行715的操作。在一些实例中，可由参考图4所描述的产生组件执行715的操作的方面。
81.在720处，可在信道上将第一信号和第二信号发射到第二装置。可根据本文中所描述的方法执行720的操作。在一些实例中，可由参考图4所描述的发射组件执行720的操作的方面。
82.在725处，可在发射所述第二信号之后发射所述第三信号。可根据本文中所描述的方法执行725的操作。在一些实例中，可由参考图4所描述的发射组件执行725的操作的方面。
83.图8示出说明根据本公开的方面的支持存储器系统的印迹管理的一或多种方法800的流程图。方法800的操作可由如本文所描述的存储器装置或其组件实施。举例来说，可由如参考图5所描述的存储器装置执行方法800的操作。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。
84.在805处，存储器装置可识别与数据相关联的命令以供从第一装置发射到第二装置。可根据本文中所描述的方法执行805的操作。在一些实例中，可由参考图5所描述的识别
组件执行805的操作的方面。
85.在810处，存储器装置可经由与第一装置和第二装置耦合的信道发射数据，其中在符号周期集内使用通过具有大于两个电平的调制方案调制的信号发射所述数据。可根据本文中所描述的方法执行810的操作。在一些实例中，可由参考图5所描述的发射组件执行810的操作的方面。
86.在815处，存储器装置可基于发射数据，在符号周期集之后的至少一个符号周期内将信道驱动到处于大于两个电平中的最高电平与大于两个电平中的最低电平之间的电平。可根据本文中所描述的方法执行815的操作。在一些实例中，可由参考图5所描述的驱动组件执行815的操作的方面。
87.在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法800。所述设备可包含用于以下操作的特征、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：识别与数据相关联的命令以供从第一装置发射到第二装置；经由与所述第一装置和所述第二装置耦合的信道发射所述数据，其中在符号周期集内使用通过具有大于两个电平的调制方案调制的信号发射所述数据；和基于发射所述数据，在所述符号周期集之后的至少一个符号周期内将所述信道驱动到处于所述大于两个电平中的最高电平与所述大于两个电平中的最低电平之间的电平。
88.本文所描述的方法800和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：在将所述信道驱动到可处于所述大于两个电平中的所述最高电平与所述大于两个电平中的所述最低电平之间的所述电平之后，将所述信道驱动到所述大于两个电平中的所述最高电平。
89.本文所描述的方法800和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：在将所述信道驱动到所述大于两个电平中的所述最高电平之后，将所述信道驱动到高阻抗状态。
90.在本文所描述的方法800和设备的一些实例中，将所述信道驱动到所述大于两个电平中的所述最高电平可包含用于以下操作的操作、特征、装置或指令：在所述至少一个符号周期之后的至少一个额外符号周期内将所述信道驱动到所述大于两个电平中的所述最高电平。
91.在本文所描述的方法800和设备的一些实例中，所述大于两个电平包含第一信号电平、第二信号电平、第三信号电平和第四信号电平，且其中所述第一信号电平包含所述大于两个电平中的所述最高电平且所述第四信号电平包含所述大于两个电平中的所述最低电平。
92.在本文所描述的方法800和设备的一些实例中，将所述信道驱动到所述电平可包含用于以下操作的操作、特征、装置或指令：将所述信道驱动到所述第二信号电平或所述第三信号电平。
93.图9示出说明根据本公开的方面的支持用于多电平信号调制的后同步码的一或多种方法900的流程图。方法900的操作可由如本文所描述的存储器装置或其组件实施。举例来说，可由如参考图5所描述的存储器装置执行方法900的操作。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。
94.在905处，存储器装置可识别与数据相关联的命令以供从第一装置发射到第二装置。可根据本文中所描述的方法执行905的操作。在一些实例中，可由参考图5所描述的识别组件执行905的操作的方面。
95.在910处，存储器装置可经由与第一装置和第二装置耦合的信道发射数据，其中在符号周期集内使用通过具有大于两个电平的调制方案调制的信号发射所述数据。可根据本文中所描述的方法执行910的操作。在一些实例中，可由参考图5所描述的发射组件执行910的操作的方面。
96.在915处，存储器装置可基于发射数据，在符号周期集之后的至少一个符号周期内将信道驱动到处于大于两个电平中的最高电平与大于两个电平中的最低电平之间的电平。可根据本文中所描述的方法执行915的操作。在一些实例中，可由参考图5所描述的驱动组件执行915的操作的方面。
97.在920处，存储器装置可在将所述信道驱动到处于所述大于两个电平中的所述最高电平与所述大于两个电平中的所述最低电平之间的所述电平之后，将所述信道驱动到所述大于两个电平中的所述最高电平。可根据本文中所描述的方法执行920的操作。在一些实例中，可由参考图5所描述的驱动组件执行920的操作的方面。
98.应注意，本文中所描述的方法描述可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。另外，可组合来自所述方法中的两种或更多种的部分。
99.描述一种设备。所述设备可包含控制器，其被配置成：产生第一信号，使用具有大于两个电平的调制方案调制所述第一信号以供在信道上发射到第二装置，其中所述信道端接到第一电平；基于产生所述第一信号，产生包含处于所述第一电平与所述大于两个电平中的一或多个之间的电平的第二信号；和接口，其与所述控制器和所述信道耦合，所述接口被配置成经由所述信道发射所述第一信号和所述第二信号。
100.在一些实例中，所述接口可被配置成在所述第二信号之后发射第三信号，其中所述第三信号包含所述第一电平。在一些实例中，所述接口可被配置成在驱动所述第三信号之后释放所述信道。在一些实例中，所述接口可被配置成在发射所述第一信号之后的至少一个符号周期内发射所述第二信号。
101.在一些实例中，调制方案包含第一电平、第二电平、第三电平和第四电平，且其中所述第一电平包含最高电平且所述第四电平包含最低电平。在一些实例中，第二信号包含第二电平或第三电平。
102.描述一种设备。所述设备可包含数据源；产生组件，其与所述数据源耦合，所述产生组件用于从对应于数据的所述数据源产生数据位以供从第一装置发射到第二装置；驱动器，其与将所述第一装置耦合到所述第二装置的信道耦合，所述驱动器用于基于位集以具有大于两个电平的信号驱动所述信道，和处理器，其与所述产生组件和所述驱动器耦合，所述处理器被配置成：基于所述数据位产生所述位集，所述位集包含位子集的集合，所述位子集的集合中的每个位子集对应于符号周期集的符号周期；将具有与处于大于两个电平中的最高电平与大于两个电平中的最低电平之间的电平对应的位值的位子集附加到所述位子集的集合；和将所述位集输出到驱动器。
103.在一些实例中，处理器可被配置成将具有与所述信道可端接到的电平对应的位值
的额外位子集附加到所述位子集的集合。在一些实例中，信道可端接到的电平包含大于两个电平中的最高电平。
104.在一些实例中，每个符号周期集可具有相同的持续时间。在一些实例中，驱动器包含启用状态和高阻抗状态，且其中处理器可被配置成针对所述附加的位子集将所述驱动器维持于所述启用状态中。在一些实例中，所述大于两个电平包含四个电平。
105.描述一种设备。所述设备可包含经由总线与主机装置耦合的驱动器和与驱动器耦合的控制器，所述控制器被配置成致使所述设备从所述主机装置接收用于数据的命令；使用通过具有大于两个电平的调制方案调制的信号将所述数据经由所述总线发射到所述主机装置；和在所述发射所述数据之后的至少一个符号周期内将所述总线驱动到处于所述大于两个电平中的最高电平与所述大于两个电平中的最低电平之间的电平。
106.一些实例可另外包含在将所述总线驱动到处于所述大于两个电平中的所述最高电平与所述大于两个电平中的所述最低电平之间的所述电平之后将所述总线驱动到第一电平，其中所述第一电平与所述大于两个电平中的所述最高电平可为同一电平。一些实例可另外包含在将所述总线驱动到所述第一电平达一持续时间之后中止将所述总线驱动到所述第一电平。
107.一些实例可另外包含从所述主机装置接收时钟信号，其中用于所述总线的循环可基于所述时钟信号；和在所述发射所述数据之后的所述循环中的至少一个内将所述总线驱动到所述电平。在一些实例中，所述调制方案包含第一电平、第二电平、第三电平和第四电平，且其中所述第一电平包含最高电平且所述第四电平包含最低信号电平。在一些实例中，所述电平对应于所述第二电平或所述第三电平。
108.可使用多种不同技术和技艺中的任一种来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信令说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号的总线，其中总线可具有各种位宽度。
109.术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。
110.术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传达，在闭路关系中，信号能够通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
111.术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的组件在开关
断开时彼此隔离。当控制器分隔开两个组件时，所述控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
112.本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底是半导体晶片。在其它实例中，衬底可以是绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
113.本文中所论述的开关组件或晶体管可表示场效应晶体管(fet)，且包括包含源极、漏极和栅极的三端装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂，例如简并，半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型(例如，大部分载流子为信号)，那么fet可以被称作n型fet。如果沟道是p型(即，多数载流子是空穴)，则fet可被称为p型fet。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型fet或p型fet可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。
114.本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含具体细节，以提供对所描述技术的理解。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。
115.在附图中，类似组件或特征可以具有相同的参考标记。另外，可通过在参考标记之后跟着短划线和在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一个，与第二参考标记无关。
116.可使用多种不同技术和技艺中的任一种来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
117.结合本文中本公开所描述的各种说明性区块和模块可使用通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或经设计以执行本文所描述的功能的其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如，dsp与微处理器的组合、多个微处理器、结合dsp核心的一或多个微处理器，或任何其它这类配置)。
118.本文中所描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以发射。其它实例和实施在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，本文中所描述的功能可使用由处理器执行的软
件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如
“……
中的至少一个”或
“……
中的一或多个”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得例如a、b或c中的至少一个的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件a”的示范性步骤可基于条件a和条件b两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。
119.提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文所述的实例和设计，而是被赋予与本文所公开的原理和新颖特征一致的最宽范围。

技术特征：

1.一种方法，其包括：在第一装置处产生第一信号，使用具有大于两个电平的调制方案调制所述第一信号以供在信道上发射到第二装置，其中所述信道端接到第一电平；至少部分地基于产生所述第一信号，产生包括处于所述第一电平与所述大于两个电平中的一或多个之间的电平的第二信号；和在所述信道上将所述第一信号和所述第二信号发射到所述第二装置。2.根据权利要求1所述的方法，其另外包括：在所述第一装置处产生包括所述第一电平的第三信号；和在发射所述第二信号之后发射所述第三信号。3.根据权利要求2所述的方法，其另外包括：在发射所述第三信号之后释放所述信道。4.根据权利要求1所述的方法，其另外包括：在发射所述第一信号之后的至少一个符号周期内将所述第二信号发射到所述第二装置。5.根据权利要求1所述的方法，其中所述调制方案包括所述第一电平、第二电平、第三电平和第四电平，且其中所述第一电平包括最高电平且所述第四电平包括最低电平。6.根据权利要求5所述的方法，其中所述第二信号包括所述第二电平或所述第三电平。7.一种设备，其包括：控制器，其被配置成：产生第一信号，使用具有大于两个电平的调制方案调制所述第一信号以供在信道上发射到第二装置，其中所述信道端接到第一电平；至少部分地基于产生所述第一信号，产生包括处于所述第一电平与所述大于两个电平中的一或多个之间的电平的第二信号；和接口，其与所述控制器和所述信道耦合，所述接口被配置成经由所述信道发射所述第一信号和所述第二信号。8.根据权利要求7所述的设备，其中所述接口被配置成在所述第二信号之后发射第三信号，其中所述第三信号包括所述第一电平。9.根据权利要求8所述的设备，其中所述接口被配置成在驱动所述第三信号之后释放所述信道。10.根据权利要求7所述的设备，其中所述接口被配置成在发射所述第一信号之后的至少一个符号周期内发射所述第二信号。11.根据权利要求7所述的设备，其中所述调制方案包括所述第一电平、第二电平、第三电平和第四电平，且其中所述第一电平包括最高电平且所述第四电平包括最低电平。12.根据权利要求11所述的设备，其中所述第二信号包括所述第二电平或所述第三电平。13.一种方法，其包括：识别与数据相关联的命令以供从第一装置发射到第二装置；经由与所述第一装置和所述第二装置耦合的信道发射所述数据，其中在多个符号周期内使用通过具有大于两个电平的调制方案调制的信号发射所述数据；和
至少部分地基于发射所述数据，在所述多个符号周期之后的至少一个符号周期内将所述信道驱动到处于所述大于两个电平中的最高电平与所述大于两个电平中的最低电平之间的电平。14.根据权利要求13所述的方法，其另外包括：在将所述信道驱动到处于所述大于两个电平中的所述最高电平与所述大于两个电平中的所述最低电平之间的所述电平之后，将所述信道驱动到所述大于两个电平中的所述最高电平。15.根据权利要求14所述的方法，其另外包括：在将所述信道驱动到所述大于两个电平中的所述最高电平之后，将所述信道驱动到高阻抗状态。16.根据权利要求14所述的方法，其中：将所述信道驱动到所述大于两个电平中的所述最高电平包括在所述至少一个符号周期之后的至少一个额外符号周期内将所述信道驱动到所述大于两个电平中的所述最高电平。17.根据权利要求13所述的方法，其中所述大于两个电平包括第一信号电平、第二信号电平、第三信号电平和第四信号电平，且其中所述第一信号电平包括所述大于两个电平中的所述最高电平且所述第四信号电平包括所述大于两个电平中的所述最低电平。18.根据权利要求17所述的方法，其中：将所述信道驱动到所述电平包括将所述信道驱动到所述第二信号电平或所述第三信号电平。19.一种设备，其包括：数据源，产生组件，其与所述数据源耦合，所述产生组件用于从对应于数据的所述数据源产生数据位以供从第一装置发射到第二装置，驱动器，其与将所述第一装置耦合到所述第二装置的信道耦合，所述驱动器用于至少部分地基于位集以具有大于两个电平的信号驱动所述信道，和处理器，其与所述产生组件和所述驱动器耦合，所述处理器被配置成：从所述产生组件接收所述数据位。20.根据权利要求19所述的设备，其中所述处理器被配置成将具有与所述信道端接到的电平对应的位值的额外位子集附加到多个位子集。21.根据权利要求20所述的设备，其中所述信道端接到的所述电平包括所述大于两个电平中的最高电平。22.根据权利要求20所述的设备，其中在多个符号周期内调制所述信号，且其中所述多个符号周期中的每一个具有相同的持续时间。23.根据权利要求20所述的设备，其中所述驱动器包括启用状态和高阻抗状态，且其中所述处理器被配置成针对所述附加的额外位子集将所述驱动器维持于所述启用状态中。24.根据权利要求19所述的设备，其中所述大于两个电平包括四个电平。25.一种设备，其包括：驱动器，其经由总线与主机装置耦合；和
控制器，其与所述驱动器耦合，所述控制器被配置成致使所述设备：从所述主机装置接收用于数据的命令；使用通过具有大于两个电平的调制方案调制的信号将所述数据经由所述总线发射到所述主机装置；和在所述发射所述数据之后的至少一个符号周期内将所述总线驱动到处于所述大于两个电平中的最高电平与所述大于两个电平中的最低电平之间的电平。26.根据权利要求25所述的设备，其中所述控制器被配置成致使所述设备：在将所述总线驱动到处于所述大于两个电平中的所述最高电平与所述大于两个电平中的所述最低电平之间的所述电平之后将所述总线驱动到第一电平，其中所述第一电平与所述大于两个电平中的所述最高电平是同一电平。27.根据权利要求26所述的设备，其中所述控制器被配置成致使所述设备：在将所述总线驱动到所述第一电平达一持续时间之后中止将所述总线驱动到所述第一电平。28.根据权利要求25所述的设备，其中所述控制器被配置成致使所述设备：从所述主机装置接收时钟信号，其中用于所述总线的循环至少部分地基于所述时钟信号；和在所述发射所述数据之后的所述循环中的至少一个内将所述总线驱动到所述电平。29.根据权利要求25所述的设备，其中所述调制方案包括第一电平、第二电平、第三电平和第四电平，且其中所述第一电平包括最高电平且所述第四电平包括最低信号电平。30.根据权利要求29所述的设备，其中所述电平对应于所述第二电平或所述第三电平。

技术总结

描述用于多电平信号调制的后同步码的方法、系统和装置。可以具有至少两(2)个相异信号电平的多电平信号驱动总线的一或多个信道。在以所述多电平信号驱动所述总线之后，可端接所述信道中的至少一(1)个。在一些实例中，所述信道可端接到相对高信号电平。在端接之前，可以具有中间信号电平的后同步码驱动所述信道。在端接所述信道(例如，端接到高信号电平)之前将所述信道驱动到中间信号电平可避免所述信号的最大转变。举例来说，可避免最低电势信号电平与所述高信号电平(例如，端接电平)之间的转变。变。变。