芯片修补方法及装置、电子设备和存储介质与流程

1.本公开涉及半导体生产与制造技术领域，具体而言，涉及一种芯片修补方法、芯片修补装置、电子设备以及计算机可读存储介质。

背景技术：

2.动态随机存取存储器(dynamic random access memory，dram)是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表一个二进制比特(bit)是1还是0。
3.dram在半导体产品中产量较高，并且在半导体工业中极具竞争力。尽可能增加每个晶圆上芯片的数量，提高成品率，同时尽量降低工艺的复杂性和成本对dram厂商来说是非常必要的。目前，dram解决由于生产造成存储区异常的数据修补的方法主要是：通过整条位线(bit line，bl)或整条字线(word line，wl)替换为主。然而，上述修补方案使得字线或位线的使用性能不高。
4.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

5.本公开的目的在于提供一种芯片修补方法、芯片修补装置、电子设备以及计算机可读存储介质，进而至少在一定程度上克服现有的芯片修补方案使得临近的字线或位线的使用性能不高，且相关区域数据存储的稳定性差的问题。
6.本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
7.根据本公开的第一方面，提供一种芯片修补方法，包括：获取目标芯片，对所述目标芯片进行多验证单元测试，得到第一测试通过芯片；对所述第一测试通过芯片进行单验证单元测试，得到测试失效芯片；所述测试失效芯片包括部分失效芯片；获取所述部分失效芯片中失效单元对应的失效单元地址；获取预先配置的冗余单元，基于所述冗余单元与所述失效单元地址的相邻地址对所述部分失效芯片进行修补处理。
8.在本公开的一种示例性实施方案中，所述对所述目标芯片进行多验证单元测试，得到第一测试通过芯片，包括：获取预先配置的验证单元数量；确定所述目标芯片包含的多个地址线；基于多个所述地址线与所述验证单元数量，对所述目标芯片进行所述多验证单元测试，得到所述第一测试通过芯片。
9.在本公开的一种示例性实施方案中，所述基于多个所述地址线与所述验证单元数量，对所述目标芯片进行所述多验证单元测试，得到所述第一测试通过芯片，包括：从多个所述地址线中任意获取所述验证单元数量个相邻的验证单元，作为多验证单元；基于所述多验证单元，对所述目标芯片进行所述多验证单元测试，得到多验证单元测试结果；根据所述多验证单元测试结果确定所述第一测试通过芯片，并获取所述第一测试通过芯片中测试通过的测试通过单元地址。
10.在本公开的一种示例性实施方案中，所述对所述第一测试通过芯片进行单验证单元测试，得到测试失效芯片，包括：对所述第一测试通过芯片进行所述单验证单元测试，得到对应的单验证单元测试结果；根据所述单验证单元测试结果确定所述测试失效芯片的失效类型。
11.在本公开的一种示例性实施方案中，所述对所述第一测试通过芯片进行所述单验证单元测试，得到对应的单验证单元测试结果，包括：获取所述第一测试通过芯片的多个验证单元，确定各所述验证单元的验证单元地址；对多个所述验证单元逐一进行所述单验证单元测试，并根据所述验证单元地址确定所述单验证单元测试结果。
12.在本公开的一种示例性实施方案中，所述验证单元包括所述目标芯片中地址线上的晶粒单元或比特位的任意一种。
13.在本公开的一种示例性实施方案中，所述根据所述单验证单元测试结果确定所述测试失效芯片的失效类型，包括：获取所述单验证单元测试所使用的单元地址；将所述单验证单元测试结果为未通过的单元地址，作为失效单元地址；根据所述失效单元地址确定测试失效的失效类型，以根据所述失效类型对所述测试失效芯片进行修补处理。
14.在本公开的一种示例性实施方案中，所述根据所述失效单元地址确定测试失效的失效类型，包括：获取所述第一测试通过芯片中地址线上的全部单元地址；如果所述地址线上的全部单元地址均为所述失效单元地址，则将所述失效类型确定为地址线整体失效；如果所述地址线上的部分单元地址为所述失效单元地址，则将所述失效类型确定为地址线部分失效。
15.在本公开的一种示例性实施方案中，所述根据所述失效类型对所述部分失效芯片进行修补处理，包括：如果所述失效类型为地址线整体失效，则确定所述测试失效芯片的失效地址线；获取预先配置的冗余地址线，采用所述冗余地址线对所述失效地址线进行修补处理。
16.在本公开的一种示例性实施方案中，所述基于所述冗余单元与所述失效单元地址的相邻地址对所述部分失效芯片进行修补处理，包括：采用所述冗余单元替换所述部分失效芯片中的失效单元；获取所述失效单元地址的相邻地址，作为修补单元地址；将所述修补单元地址作为经过替换操作后的冗余单元的地址。
17.在本公开的一种示例性实施方案中，所述获取所述失效单元地址的相邻地址，包括：获取对所述部分失效芯片进行所述多验证单元测试后所对应的测试通过单元地址；将所述测试通过单元地址作为所述失效单元地址的相邻地址。
18.在本公开的一种示例性实施方案中，所述多验证单元测试与所述单验证单元测试应用于芯片测试中，所述芯片测试包括晶圆测试、功能测试中的任意一种或两种的组合。
19.根据本公开的第二方面，提供一种芯片修补装置，包括：多验证单元测试模块，用于获取目标芯片，对所述目标芯片进行多验证单元测试，得到第一测试通过芯片；单验证单元测试模块，用于对所述第一测试通过芯片进行单验证单元测试，得到测试失效芯片；所述测试失效芯片包括部分失效芯片；地址获取模块，用于获取所述部分失效芯片中失效单元对应的失效单元地址；芯片修补模块，用于获取预先配置的冗余单元，基于所述冗余单元与所述失效单元地址的相邻地址对所述部分失效芯片进行修补处理。
20.在本公开的一种示例性实施方案中，所述多验证单元测试模块包括多验证单元测
试单元，用于获取预先配置的验证单元数量；确定所述目标芯片包含的多个地址线；基于多个所述地址线与所述验证单元数量，对所述目标芯片进行所述多验证单元测试，得到所述第一测试通过芯片。
21.在本公开的一种示例性实施方案中，所述多验证单元测试单元包括多验证单元测试子单元，用于从多个所述地址线中任意获取所述验证单元数量个相邻的验证单元，作为多验证单元；基于所述多验证单元，对所述目标芯片进行所述多验证单元测试，得到多验证单元测试结果；根据所述多验证单元测试结果确定所述第一测试通过芯片，并获取所述第一测试通过芯片中测试通过的测试通过单元地址。
22.在本公开的一种示例性实施方案中，所述单验证单元测试模块包括单验证单元测试单元，用于对所述第一测试通过芯片进行所述单验证单元测试，得到对应的单验证单元测试结果；根据所述单验证单元测试结果确定所述测试失效芯片的失效类型。
23.在本公开的一种示例性实施方案中，所述单验证单元测试单元包括单验证单元测试子单元，用于获取所述第一测试通过芯片的多个验证单元，确定各所述验证单元的验证单元地址；对多个所述验证单元逐一进行所述单验证单元测试，并根据所述验证单元地址确定所述单验证单元测试结果。
24.在本公开的一种示例性实施方案中，所述单验证单元测试单元包括第一芯片修补子单元，用于获取所述单验证单元测试所使用的单元地址；将所述单验证单元测试结果为未通过的单元地址，作为失效单元地址；根据所述失效单元地址确定测试失效的失效类型，以根据所述失效类型对所述测试失效芯片进行修补处理。
25.在本公开的一种示例性实施方案中，所述第一芯片修补子单元包括失效类型确定子单元，用于获取所述第一测试通过芯片中地址线上的全部单元地址；如果所述地址线上的全部单元地址均为所述失效单元地址，则将所述失效类型确定为地址线整体失效；如果所述地址线上的部分单元地址为所述失效单元地址，则将所述失效类型确定为地址线部分失效。
26.在本公开的一种示例性实施方案中，所述第一芯片修补子单元包括冗余修补子单元，用于如果所述失效类型为地址线整体失效，则确定所述测试失效芯片的失效地址线；获取预先配置的冗余地址线，采用所述冗余地址线对所述失效地址线进行修补处理。
27.在本公开的一种示例性实施方案中，所述芯片修补模块包括芯片修补单元，用于采用所述冗余单元替换所述部分失效芯片中的失效单元；获取所述失效单元地址的相邻地址，作为修补单元地址；将所述修补单元地址作为经过替换操作后的冗余单元的地址。
28.在本公开的一种示例性实施方案中，所述芯片修补单元包括相邻地址确定子单元，用于获取对所述部分失效芯片进行所述多验证单元测试后所对应的测试通过单元地址；将所述测试通过单元地址作为所述失效单元地址的相邻地址。
29.根据本公开的第三方面，提供一种电子设备，包括：处理器；以及存储器，所述存储器上存储有计算机可读指令，所述计算机可读指令被所述处理器执行时实现根据上述任意一项所述的芯片修补方法。
30.根据本公开的第四方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现根据上述任意一项所述的芯片修补方法。
31.本公开提供的技术方案可以包括以下有益效果：
32.本公开的示例性实施例中的芯片修补方法，一方面，对于目标芯片中多验证单元测试通过，且单验证单元测试为未通过的地址线，采用冗余单元与失效单元地址的临近地址进行修补处理，可以提高失效单元临近地址线的性能，加强相邻地址数据存储效果。另一方面，将失效单元地址的临近地址作为失效单元修补的基础，可以提高芯片中相关区域数据存储的稳定性，最大化利用bit资源或晶粒资源。
33.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
34.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
35.图1示意性示出了根据本公开的示例性实施方式的芯片修补方法的流程图；
36.图2示意性示出了根据本公开的示例性实施方式进行多验证单元测试修补的流程图；
37.图3示意性示出了根据本公开的示例性实施方式的采用临近地址线进行芯片修补方案的整体流程图；
38.图4示意性示出了根据本公开的示例性实施方式的目标芯片中临近地址线的结构图；
39.图5示意性示出了根据本公开的示例性实施方式的确定验证单元地址的示意图；
40.图6示意性示出了根据本公开的示例性实施方式的芯片修补装置的方框图；
41.图7示意性示出了根据本公开一示例性实施例的电子设备的框图；
42.图8示意性示出了根据本公开一示例性实施例的计算机可读存储介质的示意图。
具体实施方式
43.现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
44.此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
45.附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
46.目前，dram解决由于生产造成存储区异常的数据修补的方法主要是：通过整条位线(bit line，bl)或整条字线(word line，wl)替换为主。然而，上述修补方案使得字线或位线的使用性能不高；同时，将破坏相关区域数据存储的稳定性。
47.基于此，在本示例实施例中，首先提供了一种芯片修补方法，可以利用服务器来实现本公开的芯片修补方法，也可以利用终端设备来实现本公开所述的方法，其中，本公开中描述的终端可以包括诸如手机、平板电脑、笔记本电脑、掌上电脑、个人数字助理(personal digital assistant，pda)等移动终端，以及诸如台式计算机等固定终端。图1示意性示出了根据本公开的一些实施例的芯片修补方法流程的示意图。参考图1，该芯片修补方法可以包括以下步骤：
48.步骤s110，获取目标芯片，对目标芯片进行多验证单元测试，得到第一测试通过芯片。
49.根据本公开的一些示例性实施例，目标芯片可以是待进行芯片测试并基于芯片测试结果确定相应芯片修补方案的芯片。多验证单元测试可以是将目标芯片中地址线上的多个验证单元作为一个整体，对目标芯片进行测试的处理过程。第一测试通过芯片可以是通过多验证单元测试过程的目标芯片。
50.在半导体生产制造过程中，可能存在数据存储区异常的情况，为了提高芯片的良率，通常可以对dram进行修补处理。为了解决通过整条bit line或整条word line替换进行dram替换，所导致bit资源浪费或者临近bit line或word line的性能低下的问题，本实施例采用多验证单元测试与单验证单元测试相结合的方式完成dram修补。
51.获取目标芯片，在芯片测试过程中，采用不同的测试方式对目标芯片进行测试，确定出目标芯片中可以修补的验证单元。例如，在对目标芯片进行测试处理的过程中，可以先采用多验证单元测试方式进行测试处理，并得到对应的测试结果；其中，多验证单元测试方案可以是将目标芯片中地址线的多个验证单元作为一个总验证单元进行芯片测试的过程。如果目标芯片通过多验证单元测试，则将该目标芯片作为第一测试通过芯片。
52.步骤s120，对第一测试通过芯片进行单验证单元测试，得到测试失效芯片；测试失效芯片包括部分失效芯片。
53.根据本公开的一些示例性实施例，单验证单元测试可以是将目标芯片中地址线上的一个验证单元作为一个整体，对目标芯片进行芯片测试的处理过程。测试失效芯片可以是通过多验证单元测试且未通过单验证单元测试的芯片。部分失效芯片可以是在经过单验证单元测试后，得到的地址线上部分验证单元有效且部分验证单元失效的目标芯片。
54.通过多验证单元测试，可以确定出通过多验证单元测试的目标芯片，即第一测试通过芯片，并对第一测试通过芯片进行单验证单元测试，单验证单元测试主要包括将第一测试通过芯片中地址线上最小粒度的验证单元作为一个验证单元，对第一测试通过芯片进行测试处理的过程。在单验证单元测试结束后，可以根据得到的测试结果确定出测试失效芯片，即未通过单验证单元测试的芯片。
55.在得到测试失效芯片后，可以从测试失效芯片中确定出部分失效芯片，部分失效芯片是芯片地址线上部分验证单元有效且部分验证单元无效的芯片。
56.步骤s130，获取部分失效芯片中失效单元对应的失效单元地址。
57.根据本公开的一些示例性实施例，失效单元可以是在经过单验证单元测试后，目
标芯片中某一地址线上失效的验证单元。失效单元地址可以是失效单元对应的地址。
58.在确定出部分失效芯片后，可以获取部分失效芯片中失效单元对应的失效单元地址。目标芯片中的地址线均具有对应的编号，如0、1、2、3、4、5等等，根据地址线的编号可以确定出地址线上验证单元的地址。如果某一验证单元在单验证单元测试过程中失效，则获取该失效验证单元的地址，作为失效单元地址。
59.步骤s140，获取预先配置的冗余单元，基于冗余单元与失效单元地址的相邻地址对部分失效芯片进行修补处理。
60.根据本公开的一些示例性实施例，冗余单元可以是预先配置的有效验证单元。失效单元地址的相邻地址可以是与失效单元地址临近的其他验证单元的地址。修补处理可以是对部分失效芯片进行修补的处理过程。
61.在得到失效单元地址后，结合预先配置的冗余单元对部分失效芯片进行修补处理。为了进行dram修补，可以预先设置一些冗余单元，用于替换地址线中的失效验证单元，并将失效单元地址的相邻地址作为替换失效单元的冗余单元的新地址，从而完成dram修补过程。
62.根据本示例实施例中的芯片修补方法，一方面，对于目标芯片中多验证单元测试通过，且单验证单元测试为未通过的地址线，采用冗余单元与失效单元地址的临近地址进行修补处理，可以提高失效单元临近地址线的性能，加强相邻地址数据存储效果。另一方面，将失效单元地址的临近地址作为失效单元修补的基础，可以提高芯片中相关区域数据存储的稳定性，最大化利用bit资源或晶粒资源。
63.下面，将对本示例实施例中的芯片修补方法进行进一步的说明。
64.在本公开的一种示例性实施方案中，对目标芯片进行多验证单元测试，得到第一测试通过芯片，包括：获取预先配置的验证单元数量；确定目标芯片包含的多个地址线；基于多个地址线与验证单元数量，对目标芯片进行多验证单元测试，得到第一测试通过芯片。
65.其中，验证单元数量可以是多验证单元测试过程中作为一个总验证单元中包含的最小粒度的验证单元的数量，例如验证单元数量可以是2(bit，字节)。地址线可以是目标芯片中包含的数据输出线，如，地址线可以包括字线和位线等。
66.目标芯片的芯片测试过程，通常可以应用于晶圆测试或功能测试中，例如，可以将芯片测试单独用于晶圆测试或功能测试中，还可以将芯片测试用于晶圆测试与功能测试的组合中。参考图2，图2示意性示出了根据本公开的示例性实施方式进行多验证单元测试修补的流程图。在步骤s210中，对目标芯片进行晶圆测试与功能测试，正常冗余修补。在晶圆测试与功能测试过程中，可以通过多验证单元测试与单验证单元测试方式进行。在完成晶圆测试与功能测试后，可以采用正常冗余修补方案对目标芯片进行修补处理。在步骤s220中，检查替换字线/位线是否整体失效。在步骤s230中，如果替换字线/位线整体失效，则取消后续执行步骤。在步骤s240中，如果替换字线/位线并非整体失效，则可以采用多验证单元测试修补的方案对目标芯片进行修补处理。
67.具体的，多验证单元修补的方式可以通过下述步骤进行：参考图3，图3示意性示出了根据本公开的示例性实施方式的采用临近地址线进行芯片修补方案的整体流程图。首先，对目标芯片进行多验证单元测试，在多验证单元测试过程中，可以将验证单元数量配置为2，即将两个验证单元作为一个总的验证单元，对目标芯片进行测试，此时多验证测试将
成为双字节测试。本实施例以多验证单元测试为双字节测试为例进行说明。
68.在步骤s310中，对目标芯片进行双字节测试(twin cell测试)。在双字节测试中，可以获取目标芯片中包含的所有地址线，根据确定出的所有地址线以及验证单元数量，对目标芯片进行多验证单元测试处理。在双字节测试中，可以将目标芯片中地址线上的两个验证单元作为一个整体进行测试。在多验证单元测试结束后，根据测试结果可以确定出第一测试通过芯片。
69.在本公开的一种示例性实施方案中，基于多个地址线与验证单元数量，对目标芯片进行多验证单元测试，得到第一测试通过芯片，包括：从多个地址线中任意获取验证单元数量个相邻的验证单元，作为多验证单元；基于多验证单元，对目标芯片进行多验证单元测试，得到多验证单元测试结果；根据多验证单元测试结果确定第一测试通过芯片，并获取第一测试通过芯片中测试通过的测试通过单元地址。
70.其中，相邻的验证单元可以是位于两个相邻地址线上的验证单元。多验证单元可以是在多验证单元测试过程中由多个验证单元组成的一个总验证单元。多验证单元测试结果可以是对目标芯片进行多验证单元测试后得到的测试结果。测试通过单元地址对目标芯片进行多验证单元测试后所确定出的测试通过的验证单元所在地址线的地址。
71.在确定出目标芯片包含的地址线后，可以从多个地址线中任意获取验证单元数量个相邻的验证单元，作为多验证单元。具体的，地址线上的验证单元包括地址线上的晶粒单元(cell)或比特位(bit)的任意一种；其中，晶粒单元可以是目标芯片中地址线上对应的晶粒；比特位可以是目标芯片中地址上的比特位。本公开将采用单个晶粒单元或比特位作为最小粒度的验证单元。参考图4，图4示意性示出了根据本公开的示例性实施方式的目标芯片中临近地址线的结构图。由图4可知，目标芯片中包含有奇数编号的字线、位线，以及偶数编号的字线、位线。
72.在多验证单元测试过程中，可以从目标芯片的多个地址线中任意获取两个相邻地址线上的验证单元作为多验证单元，例如，分别获取地址线0和1上的bit位，作为一个多验证单元；还例如，分别获取地址线5和6上的bit位，作为一个多验证单元。在获取到相邻的多验证单元后，基于相邻多验证单元对目标芯片进行多验证单元测试，得到对应的多验证单元测试结果，便于后续基于相邻验证单元进行测试后得到的结果进行芯片修补处理。
73.继续参考图3，在步骤s302中，记录测试结果。在完成多验证单元测试后，可以记录目标芯片的测试结果，测试结果中可以包括多验证单元的地址。例如，多验证单元测试结果可以包括多验证单元测试不通过(即结果301)以及多验证单元测试通过(即结果302)。将多验证单元测试通过的目标芯片作为第一测试通过芯片，在确定出第一测试通过芯片后，可以获取第一测试通过芯片中通过测试的多验证单元对应的测试通过单元地址(pass address)。
74.在本公开的一种示例性实施方案中，对第一测试通过芯片进行单验证单元测试，得到测试失效芯片，包括：对第一测试通过芯片进行单验证单元测试，得到对应的单验证单元测试结果；根据单验证单元测试结果确定测试失效芯片的失效类型。
75.其中，单验证单元测试结果可以是对目标芯片进行单验证单元测试后得到的测试结果。部分失效芯片可以是目标芯片的多验证单元测试通过且对其进行单验证单元测试，所确定出的地址线中部分验证单元失效的芯片。
76.继续参考图3，在步骤s303中，对第一测试通过芯片进行单验证单元测试(single cell测试)。具体的，单验证单元测试可以是在一条地址线上对一个晶粒单元(cell)或是bit进行测试的过程。在步骤s304中，记录测试结果。在单验证单元测试结束后，得到对应的单验证单元测试结果，测试结果中同样可以包括单验证单元的地址。例如，单验证单元测试结果可以包括单验证单元测试通过(即结果303)以及单验证单元测试不通过(即结果304)。由于单验证单元测试不通过的芯片包括多种不同的类型，可以基于测试结果确定出全部地址线失效的芯片和部分地址线失效的芯片，以采用对应修补方案修补的特定类型的芯片。
77.在本公开的一种示例性实施方案中，对第一测试通过芯片进行单验证单元测试，得到对应的单验证单元测试结果，包括：获取第一测试通过芯片的多个验证单元，确定各验证单元的验证单元地址；对多个验证单元逐一进行单验证单元测试，并根据验证单元地址确定单验证单元测试结果。
78.其中，验证单元地址可以是每个验证单元对应的地址。
79.在对第一测试通过芯片进行单验证单元测试时，可以从地址线上的多个验证单元中逐一获取验证单元，并对芯片中地址线上的所有验证单元逐个进行测试。由于一个地址线上可以包含多个验证单元，可以每次获取一个验证单元进行测试处理，如从地址线上获取一个cell或bit位作为目标验证单元，并记录该目标验证单元对应的地址，即目标单元地址。
80.基于目标验证单元对第一测试通过芯片进行单验证单元测试，当前目标验证单元的测试过程结束后，从地址线中再获取一验证单元，作为新的目标验证单元，进行单验证单元测试，直至第一测试通过芯片中地址线上的全部验证单元均测试完成。在单验证单元测试结束后，可以基于目标单元地址确定单验证单元测试结果。
81.在本公开的一种示例性实施方案中，根据单验证单元测试结果确定测试失效芯片的失效类型，包括：获取单验证单元测试所使用的单元地址；将单验证单元测试结果为未通过的单元地址，作为失效单元地址；根据失效单元地址确定测试失效的失效类型，以根据失效类型对测试失效芯片进行修补处理。
82.其中，失效单元地址可以是对第一测试通过芯片单验证单元测试后，所确定的失效单元的地址。测试失效的失效类型可以是对第一测试通过芯片进行单验证单元测试后，所确定出的测试失效的具体类型。例如，测试失效可以包括部分地址线失效和整体地址线失效。
83.由于在对第一测试通过芯片进行单验证单元测试过程中，记录了每个验证单元对应的单元地址，在单验证单元测试结束后，可以根据每个单元地址确定该验证单元的测试结果。例如，当某一验证单元的单验证单元测试结果为未通过，则可以将该验证单元对应的单元地址，作为失效单元地址。采用上述步骤确定出所有单元地址对应的测试结果，并确定出所有的失效单元地址。继续参考图3，在步骤s305中，确定失效类型。根据地址线上所有失效单元地址确定测试失效的失效类型，以根据不同的失效类型采用不同的修补方案进行修补处理。
84.在本公开的一种示例性实施方案中，根据失效单元地址确定测试失效的失效类型，包括：获取第一测试通过芯片中地址线上的全部单元地址；如果地址线上的全部单元地址均为失效单元地址，则将失效类型确定为地址线整体失效；如果地址线上的部分单元地
址为失效单元地址，则将失效类型确定为地址线部分失效。
85.其中，全部单元地址可以是第一测试通过芯片中某一地址线上的全部验证单元的地址。地址线整体失效可以是第一测试通过芯片中某一地址线全部失效的失效类型。部分单元地址可以是第一测试通过芯片中某一地址线上一部分验证单元所对应的地址。地址线部分失效可以是第一测试通过芯片中某一地址线上部分验证单元失效的失效类型。
86.在单验证单元测试完成后，可以获取第一测试通过芯片中地址线上所有单元地址，根据所有单元地址的测试结果判断芯片的失效类型。如果地址线上的全部单元地址均为失效单元地址，则表示该地址线上的全部验证单元测试均未通过，因此，可以将失效类型确定为地址线整体失效(即失效类型305)。如果地址线上的部分单元地址为失效单元地址，则表示该地址线上有一部分验证单元测试通过，另一部分验证单元测试未通过，将这一类地址线的失效类型确定为地址线部分失效(即失效类型306)。通过上述失效单元地址的确定方式，可以确定出地址线的不同失效类型，以便后续采用对应的修补方案进行修补处理。
87.在本公开的一种示例性实施方案中，根据失效类型对测试失效芯片进行修补处理，包括：如果失效类型为地址线整体失效，则确定测试失效芯片的失效地址线；获取预先配置的冗余地址线，采用冗余地址线对失效地址线进行修补处理。
88.其中，失效地址线可以是整个地址线均失效的地址线。冗余地址线可以是预先配置的用于替换失效地址线的地址线。
89.继续参考图3，在步骤s306中，利用冗余替换失效的字线/位线。当失效类型为地址线整体失效时，可以确定测试失效芯片中的失效地址线，即确定twin cell pass且single cell fail中整条失效的地址线，作为失效地址线。针对失效地址线，可以获取预先配置的冗余地址线，采用冗余地址线整条替换失效地址线，以进行芯片修补处理。
90.在本公开的一种示例性实施方案中，基于冗余单元与失效单元地址的相邻地址对部分失效芯片进行修补处理，包括：采用冗余单元替换部分失效芯片中的失效单元；获取失效单元地址的相邻地址，作为修补单元地址；将修补单元地址作为经过替换操作后的冗余单元的地址。
91.其中，失效单元地址的相邻地址可以是用于替换失效单元地址的临近地址线上验证单元的地址。修补单元地址可以是与冗余单元相结合以对部分失效芯片进行修补处理的验证单元地址。
92.当失效类型为部分地址线失效时，继续参考图3，在步骤s307中，冗余替换失效单元。获取预先配置的冗余单元，采用冗余单元替换部分失效芯片中的失效单元。另外，为了提高临近字线/位线的性能，在步骤s308中，将失效位线/字线与临近位线/字线地址改写为双字节测试时记录的地址位置。获取失效单元地址的相邻地址，将该地址作为修补单元地址，并把修补单元地址指向用于替换失效单元的冗余单元的地址。通过上述修补方式，可以将原twin cell可在此fail bl/wl加强下转为single cell pass，提高了临近bit line或word line的性能，最大化利用bit资源或晶粒资源。
93.在本公开的一种示例性实施方案中，获取失效单元地址的相邻地址，包括：获取对部分失效芯片进行多验证单元测试后所对应的测试通过单元地址；将测试通过单元地址作为失效单元地址的相邻地址。
94.参考图5，图5示意性示出了根据本公开的示例性实施方式的确定验证单元地址的
示意图。在确定验证单元地址时，获取对部分失效芯片进行多验证单元测试后对应的测试通过单元地址，该测试通过地址可以作为失效单元地址的相邻地址。由于在多验证单元测试中，该验证单元的地址为通过，在单验证单元测试后，将失效单元地址的相邻地址指向冗余单元，可以完成对失效单元的修补处理。上述修补处理方案，采用预先配置的冗余单元替换失效单元，并且，失效单元地址的临近地址是多验证单元测试通过的地址，将该地址作为冗余单元的新地址，可以提高验证单元的使用性能，提高相关区域数据存储的稳定性，最大化利用bit资源或晶粒资源。
95.综上所述，获取目标芯片，对目标芯片进行多验证单元测试，得到第一测试通过芯片；对第一测试通过芯片进行单验证单元测试，得到测试失效芯片；测试失效芯片包括部分失效芯片；获取部分失效芯片中失效单元对应的失效单元地址；获取预先配置的冗余单元，基于冗余单元与失效单元地址的相邻地址对部分失效芯片进行修补处理。一方面，对于目标芯片中多验证单元测试通过，且单验证单元测试为未通过的地址线，采用冗余单元与失效单元地址的临近地址进行修补处理，可以提高失效单元临近地址线的性能，加强相邻地址数据存储效果。另一方面，将失效单元地址的临近地址作为失效单元修补的基础，可以提高芯片中相关区域数据存储的稳定性。再一方面，通过冗余单元和失效单元地址的临近地址进行修补处理，可以增强验证单元(如晶粒)的容值，最大化利用bit资源或晶粒资源。
96.需要说明的是，尽管在附图中以特定顺序描述了本发明中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
97.此外，在本示例实施例中，还提供了一种芯片修补装置。参考图6，该芯片修补装置600可以包括：多验证单元测试模块610、单验证单元测试模块620、地址获取模块630以及芯片修补模块640。
98.具体的，多验证单元测试模块610，用于获取目标芯片，对目标芯片进行多验证单元测试，得到第一测试通过芯片；单验证单元测试模块620，用于对第一测试通过芯片进行单验证单元测试，得到测试失效芯片；测试失效芯片包括部分失效芯片；地址获取模块630，用于获取部分失效芯片中失效单元对应的失效单元地址；芯片修补模块640，用于获取预先配置的冗余单元，基于冗余单元与失效单元地址的相邻地址对部分失效芯片进行修补处理。
99.在本公开的一种示例性实施方案中，芯片修补装置600还包括目标芯片获取模块，用于获取初始芯片；对初始芯片进行芯片测试，得到芯片测试结果；芯片测试包括晶圆测试、功能测试中的任意一种或两种的组合；对芯片测试中的失效芯片进行冗余修补处理，得到第一修补芯片；获取第一修补芯片中地址线的失效状态；如果失效状态是地址线部分失效，则将第一修补芯片作为目标芯片。
100.在本公开的一种示例性实施方案中，多验证单元测试模块610包括多验证单元测试单元，用于获取预先配置的验证单元数量；确定目标芯片包含的多个地址线；基于多个地址线与验证单元数量，对目标芯片进行多验证单元测试，得到第一测试通过芯片。
101.在本公开的一种示例性实施方案中，多验证单元测试单元包括多验证单元测试子单元，用于从多个地址线中任意获取验证单元数量个相邻的验证单元，作为多验证单元；基
于多验证单元，对目标芯片进行多验证单元测试，得到多验证单元测试结果；根据多验证单元测试结果确定第一测试通过芯片，并获取第一测试通过芯片中测试通过的测试通过单元地址。
102.在本公开的一种示例性实施方案中，单验证单元测试模块620包括单验证单元测试单元，用于对第一测试通过芯片进行单验证单元测试，得到对应的单验证单元测试结果；根据单验证单元测试结果确定测试失效芯片的失效类型。
103.在本公开的一种示例性实施方案中，单验证单元测试单元包括单验证单元测试子单元，用于获取第一测试通过芯片的多个验证单元，确定各验证单元的验证单元地址；对多个验证单元逐一进行单验证单元测试，并根据验证单元地址确定单验证单元测试结果。
104.在本公开的一种示例性实施方案中，单验证单元测试单元包括第一芯片修补子单元，用于获取单验证单元测试所使用的单元地址；将单验证单元测试结果为未通过的单元地址，作为失效单元地址；根据失效单元地址确定测试失效的失效类型，以根据失效类型对测试失效芯片进行修补处理。
105.在本公开的一种示例性实施方案中，第一芯片修补子单元包括失效类型确定子单元，用于获取第一测试通过芯片中地址线上的全部单元地址；如果地址线上的全部单元地址均为失效单元地址，则将失效类型确定为地址线整体失效；如果地址线上的部分单元地址为失效单元地址，则将失效类型确定为地址线部分失效。
106.在本公开的一种示例性实施方案中，第一芯片修补子单元包括冗余修补子单元，用于如果失效类型为地址线整体失效，则确定测试失效芯片的失效地址线；获取预先配置的冗余地址线，采用冗余地址线对失效地址线进行修补处理。
107.在本公开的一种示例性实施方案中，芯片修补模块640包括芯片修补单元，用于采用冗余单元替换部分失效芯片中的失效单元；获取失效单元地址的相邻地址，作为修补单元地址；将修补单元地址作为经过替换操作后的冗余单元的地址。
108.在本公开的一种示例性实施方案中，芯片修补单元包括相邻地址确定子单元，用于获取对部分失效芯片进行多验证单元测试后所对应的测试通过单元地址；将测试通过单元地址作为失效单元地址的相邻地址。
109.上述中各芯片修补装置的虚拟模块的具体细节已经在对应的芯片修补方法中进行了详细的描述，因此此处不再赘述。
110.应当注意，尽管在上文详细描述中提及了芯片修补装置的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
111.此外，在本公开的示例性实施例中，还提供了一种能够实现上述方法的电子设备。
112.所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施例、完全的软件实施例(包括固件、微代码等)，或硬件和软件方面结合的实施例，这里可以统称为“电路”、“模块”或“系统”。
113.下面参考图7来描述根据本公开的这种实施例的电子设备700。图7显示的电子设备700仅仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。
114.如图7所示，电子设备700以通用计算设备的形式表现。电子设备700的组件可以包括但不限于：上述至少一个处理单元710、上述至少一个存储单元720、连接不同系统组件(包括存储单元720和处理单元710)的总线730、显示单元740。
115.其中，所述存储单元存储有程序代码，所述程序代码可以被所述处理单元710执行，使得所述处理单元710执行本说明书上述“示例性方法”部分中描述的根据本公开各种示例性实施例的步骤。
116.存储单元720可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(ram)721和/或高速缓存存储单元722，还可以进一步包括只读存储单元(rom)723。
117.存储单元720可以包括具有一组(至少一个)程序模块725的程序/实用工具724，这样的程序模块725包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
118.总线730可以表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
119.电子设备700也可以与一个或多个外部设备770(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备700交互的设备通信，和/或与使得该电子设备700能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(i/o)接口750进行。并且，电子设备700还可以通过网络适配器760与一个或者多个网络(例如局域网(lan)，广域网(wan)和/或公共网络，例如因特网)通信。如图所示，网络适配器760通过总线730与电子设备700的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备700使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、raid系统、磁带驱动器以及数据备份存储系统等。
120.通过以上的实施例的描述，本领域的技术人员易于理解，这里描述的示例实施例可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施例的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是cd-rom，u盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施例的方法。
121.在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施例中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施例的步骤。
122.参考图8所示，描述了根据本发明的实施例的用于实现上述方法的程序产品800，其可以采用便携式紧凑盘只读存储器(cd-rom)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本发明的程序产品不限于此，在本文件中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
123.所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信
号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。
124.计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
125.可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、rf等等，或者上述的任意合适的组合。
126.可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如java、c++等，还包括常规的过程式程序设计语言—诸如“c”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(lan)或广域网(wan)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
127.此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
128.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
129.应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

技术特征：

1.一种芯片修补方法，其特征在于，包括：获取目标芯片，对所述目标芯片进行多验证单元测试，得到第一测试通过芯片；对所述第一测试通过芯片进行单验证单元测试，得到测试失效芯片；所述测试失效芯片包括部分失效芯片；获取所述部分失效芯片中失效单元对应的失效单元地址；获取预先配置的冗余单元，基于所述冗余单元与所述失效单元地址的相邻地址对所述部分失效芯片进行修补处理。2.根据权利要求1所述的方法，其特征在于，所述对所述目标芯片进行多验证单元测试，得到第一测试通过芯片，包括：获取预先配置的验证单元数量；确定所述目标芯片包含的多个地址线；基于多个所述地址线与所述验证单元数量，对所述目标芯片进行所述多验证单元测试，得到所述第一测试通过芯片。3.根据权利要求2所述的方法，其特征在于，所述基于多个所述地址线与所述验证单元数量，对所述目标芯片进行所述多验证单元测试，得到所述第一测试通过芯片，包括：从多个所述地址线中任意获取所述验证单元数量个相邻的验证单元，作为多验证单元；基于所述多验证单元，对所述目标芯片进行所述多验证单元测试，得到多验证单元测试结果；根据所述多验证单元测试结果确定所述第一测试通过芯片，并获取所述第一测试通过芯片中测试通过的测试通过单元地址。4.根据权利要求1所述的方法，其特征在于，所述对所述第一测试通过芯片进行单验证单元测试，得到测试失效芯片，包括：对所述第一测试通过芯片进行所述单验证单元测试，得到对应的单验证单元测试结果；根据所述单验证单元测试结果确定所述测试失效芯片的失效类型。5.根据权利要求4所述的方法，其特征在于，所述对所述第一测试通过芯片进行所述单验证单元测试，得到对应的单验证单元测试结果，包括：获取所述第一测试通过芯片的多个验证单元，确定各所述验证单元的验证单元地址；对多个所述验证单元逐一进行所述单验证单元测试，并根据所述验证单元地址确定所述单验证单元测试结果。6.根据权利要求3或5所述的方法，其特征在于，所述验证单元包括所述目标芯片中地址线上的晶粒单元或比特位的任意一种。7.根据权利要求4所述的方法，其特征在于，所述根据所述单验证单元测试结果确定所述测试失效芯片的失效类型，包括：获取所述单验证单元测试所使用的单元地址；将所述单验证单元测试结果为未通过的单元地址，作为失效单元地址；根据所述失效单元地址确定测试失效的失效类型，以根据所述失效类型对所述测试失效芯片进行修补处理。
8.根据权利要求7所述的方法，其特征在于，所述根据所述失效单元地址确定测试失效的失效类型，包括：获取所述第一测试通过芯片中地址线上的全部单元地址；如果所述地址线上的全部单元地址均为所述失效单元地址，则将所述失效类型确定为地址线整体失效；如果所述地址线上的部分单元地址为所述失效单元地址，则将所述失效类型确定为地址线部分失效。9.根据权利要求8所述的方法，其特征在于，所述根据所述失效类型对所述测试失效芯片进行修补处理，包括：如果所述失效类型为地址线整体失效，则确定所述测试失效芯片的失效地址线；获取预先配置的冗余地址线，采用所述冗余地址线对所述失效地址线进行修补处理。10.根据权利要求1所述的方法，其特征在于，所述基于所述冗余单元与所述失效单元地址的相邻地址对所述部分失效芯片进行修补处理，包括：采用所述冗余单元替换所述部分失效芯片中的失效单元；获取所述失效单元地址的相邻地址，作为修补单元地址；将所述修补单元地址作为经过替换操作后的冗余单元的地址。11.根据权利要求10所述的方法，其特征在于，所述获取所述失效单元地址的相邻地址，包括：获取对所述部分失效芯片进行所述多验证单元测试后所对应的测试通过单元地址；将所述测试通过单元地址作为所述失效单元地址的相邻地址。12.根据权利要求1所述的方法，其特征在于，所述多验证单元测试与所述单验证单元测试应用于芯片测试中，所述芯片测试包括晶圆测试、功能测试中的任意一种或两种的组合。13.一种芯片修补装置，其特征在于，包括：多验证单元测试模块，用于获取目标芯片，对所述目标芯片进行多验证单元测试，得到第一测试通过芯片；单验证单元测试模块，用于对所述第一测试通过芯片进行单验证单元测试，得到测试失效芯片；所述测试失效芯片包括部分失效芯片；地址获取模块，用于获取所述部分失效芯片中失效单元对应的失效单元地址；芯片修补模块，用于获取预先配置的冗余单元，基于所述冗余单元与所述失效单元地址的相邻地址对所述部分失效芯片进行修补处理。14.一种电子设备，其特征在于，包括：处理器；以及存储器，所述存储器上存储有计算机可读指令，所述计算机可读指令被所述处理器执行时实现根据权利要求1至12中任一项所述的芯片修补方法。15.一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现根据权利要求1至12中任一项所述的芯片修补方法。

技术总结

本公开提供一种芯片修补方法及装置、电子设备以及计算机可读存储介质，该方法包括：获取目标芯片，对目标芯片进行多验证单元测试，得到第一测试通过芯片；对第一测试通过芯片进行单验证单元测试，得到测试失效芯片；测试失效芯片包括部分失效芯片；获取部分失效芯片中失效单元对应的失效单元地址；获取预先配置的冗余单元，基于冗余单元与失效单元地址的相邻地址对部分失效芯片进行修补处理。本公开对于多验证单元测试通过且单验证单元测试失败的失效单元，采用冗余单元与失效单元地址的相邻地址对失效单元进行修补，可以提高相关区域数据存储的稳定性，最大化利用bit资源或晶粒资源。源。源。