外延片及其制造方法与流程

1.本技术涉及发光二极管的技术领域，特别是涉及一种外延片及其制造方法。

背景技术：

2.micro-led(微型发光二极管)是新一代显示技术，比现有的oled(有机发光二极管)技术亮度更高、发光效率更好、但功耗更低。micro-led技术，将led结构设计进行薄膜化、微小化、阵列化，其尺寸仅在1～50um等级左右。
3.现有的micro-led芯片需要通过蚀刻工艺来实现阵列化，然而蚀刻工艺会对有源层造成损伤，导致有源层的发光效率降低。并且由于刻蚀造成的损伤，也大大的降低了工艺的良率，提升了制造成本。

技术实现要素：

4.本技术主要解决的技术问题是提供一种外延片及其制造方法，以解决现有技术中由于蚀刻工艺所产生有源层发光效率降低的问题。
5.为解决上述技术问题，本技术采用的一个技术方案是：提供一种外延片，其包括：底层；第一半导体层，生长于所述底层的一侧主表面上；绝缘层，生长于所述第一半导体层背离所述底层的一侧，其中所述绝缘层上设置有凹槽，所述第一半导体层从所述凹槽的底部外露；有源层以及第二半导体层，位于所述凹槽内，并依次生长于所述第一半导体层的外露部分上，其中所述第一半导体层与所述第二半导体层具有不同的导电类型。
6.其中，所述外延片进一步包括第三半导体层，所述第三半导体层位于所述凹槽内，并介于所述第一半导体层的外露部分与所述有源层之间，所述第一半导体层与所述第三半导体层具有相同的导电类型。
7.其中，所述第一半导体层和所述第三半导体层均为n型gan层，所述第一半导体层的厚度为1-5微米，所述第三半导体层的厚度为0.1-1微米。
8.其中，所述凹槽的深度设置成所述第二半导体层背离所述底层的一侧与所述绝缘层背离所述底层的一侧平齐或低于所述绝缘层背离所述底层的一侧。
9.其中，所述凹槽的侧壁设置成相对于所述底层的主表面倾斜设置，且所述绝缘层与所述有源层之间存在折射率差异。
10.其中，所述绝缘层的折射率大于所述有源层的折射率。
11.其中，所述凹槽包括第一凹槽和第二凹槽，所述第一凹槽内的所述有源层的出射光颜不同于所述第二凹槽内的所述有源层的出射光颜。
12.其中，所述第一凹槽内的所述有源层与所述第二凹槽内的所述有源层的材料生长条件相同，所述第一凹槽的面积不同于所述第二凹槽的面积，使得所述第一凹槽内的所述有源层和所述第二凹槽内的所述有源层具有不同的应力，进而使得两个所述有源层内的材料组分不同，并能够产生不同颜的出射光。
13.为解决上述技术问题，本技术采用的另一个技术方案是：提供一种外延片的制造
方法，所述制造方法包括：提供一衬底；在所述衬底的一侧主表面上生长缓冲层；在所述缓冲层背离所述衬底的一侧生长第四半导体层；在所述第四半导体层远离所述衬底的一侧生长第一半导体层；在所述第一半导体层背离所述缓冲层的一侧生长绝缘层；对所述绝缘层进行图案化刻蚀，以在所述绝缘层上形成凹槽，其中所述第一半导体层从所述凹槽的底部外露；在所述凹槽内的所述第一半导体层的外露部分上依次生长有源层以及第二半导体层，其中所述第一半导体层与所述第二半导体层具有不同的导电类型。
14.其中，所述在所述凹槽内的所述第一半导体层的外露部分上依次生长有源层以及第二半导体层的步骤之前，进一步包括：在所述凹槽内的所述第一半导体层的外露部分上生长第三半导体层，其中所述第一半导体层与所述第三半导体层具有相同的导电类型。
15.其中，所述对所述绝缘层进行图案化刻蚀的步骤包括：形成具有不同面积的第一凹槽和第二凹槽；所述在所述凹槽内的所述第一半导体层的外露部分上依次生长有源层以及第二半导体层的步骤包括：以相同的材料生长条件在所述第一凹槽和所述第二凹槽生长有源层，使得所述第一凹槽内的所述有源层和所述第二凹槽内的所述有源层由于所述第一凹槽和第二凹槽的面积所引入的应力不同，进而使得两个所述有源层内的材料组分不同，并能够产生不同颜的出射光。
16.本技术的有益效果是：区别于现有技术，本技术通过在绝缘层的凹槽内，依次生长有源层和第二半导体层，因此材料生长可控，使得本技术中的外延片无需通过蚀刻工艺，实现元件之间的绝缘。
附图说明
17.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的情况下，还可以根据这些附图获得其他的附图，其中：
18.图1是本技术提供的外延片一实施例的结构示意图；
19.图2是本技术提供的外延片另一实施例的结构示意图；
20.图3是本技术提供的外延片再一实施例的结构示意图；
21.图4是本技术提供的外延片又一实施例的结构示意图；
22.图5是本技术提供的外延片的制造方法的第一流程示意图；
23.图6是本技术提供的外延片的制造方法的第二流程示意图。
具体实施方式
24.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
25.本技术实施例中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本技术的描述中，“多个”的
含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本技术实施例中所有方向性指示(诸如上、下、左、右、前、后
……
)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。本技术实施例中的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或组件。
26.在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本技术的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其他实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其他实施例相结合。
27.请参阅图1，图1是本技术提供的外延片一实施例的结构示意图。外延片100包括但不限于底层110、第一半导体层120、绝缘层130、有源层150以及第二半导体层160。在本实施例中，第一半导体层120生长于底层110的一侧主表面上，绝缘层130生长于第一半导体层120背离底层110的一侧。其中，绝缘层130上设置有凹槽140，第一半导体层120从凹槽140的底部外露。具体的，应用图形化刻蚀去除部分绝缘层130以形成凹槽140，使得第一半导体层120从凹槽140的底部外露。凹槽140并不限于图1中所示的结构，还可以是其他任意形状，以及其他任意的排布方式。可选地，绝缘层130上开设的凹槽140的开槽方向垂直于底层110的一侧主表面。
28.可选地，所述绝缘层130可以为高电阻层。例如，不掺杂的gan层、掺c的gan层、ingan层、algan层、inaln层或inalgan层。具体的，高电阻层的电阻可以根据实际情况进行调节，以实现相邻两个发光单元间(即，相邻两个凹槽140内的有源层150)的绝缘。
29.在具体实施例中，凹槽140内有依次生长的有源层150和第二半导体层160，并且有源层150与第一半导体层120的外露部分相接触。其中，第一半导体层120与第二半导体层160可以是具有不同导电类型的其他任意适当材料的单层或多层结构。具体的，第一半导体层120可以为n型gan层，例如掺杂si、ge及sn中至少一种的gan层；第二半导体层160可以为p型gan层，例如掺杂mg、zn、be、ca、sr及ba中至少一种的gan层。
30.可选地，有源层150可为多量子阱结构(mqws)，mqws结构包括多个相堆叠的单层量子阱(sqw)。mqws结构保留了sqw的优点，并且具有更大体积的允许高光功率的有源区域。
31.请参阅图2，图2是本技术提供的外延片另一实施例的结构示意图。底层110包括但不限于衬底111、缓冲层112以及第四半导体层113。在本实施例中，衬底111位于缓冲层112背离第一半导体层120的一侧，第四半导体层113位于缓冲层112和第一半导体层120之间。具体的，在实际的材料生长过程中，衬底111上首先生长一层缓冲层112；然后在缓冲层112上生长第四半导体层113，之后再生长第一半导体层120。可选地，第四半导体层113为不掺杂的本征gan层。
32.请参阅图3，图3是本技术提供的外延片再一实施例的结构示意图。外延片100还包括但不限于第三半导体层170。在本实施例中，第三半导体层170位于凹槽140内，并且介于第一半导体层120的外露部分与有源层150之间。其中，第一半导体层120与第三半导体层170可以是具有相同导电类型的其他任意适当材料的单层或多层结构。具体的，第一半导体
层120和第三半导体可以均为n型gan层，例如掺杂si、ge及sn中至少一种的gan层，但并非限定于此。可选地，第一半导体层120的厚度为1-5微米，第三半导体层170的厚度为0.1-1微米。
33.本技术通过在凹槽140内的第一半导体层120的外露部分上生长第三半导体层170，并使第三半导体层170和第一半导体层120具有相同的导电类型，弥补了第一半导体层120在图形化刻蚀绝缘层130的过程中所遭受到的蚀刻损伤。
34.可选地，凹槽140的深度设置成第二半导体层160背离底层110的一侧与绝缘层130背离底层110的一侧平齐。在其他实施例中，凹槽140的深度还可以设置成第二半导体层160背离底层110的一侧低于绝缘层130背离底层110的一侧。
35.本技术通过在凹槽140内的第一半导体层120的外露部分依次生长第三绝缘层130、有源层150以及第二绝缘层130，并限定了凹槽140的深度，以此得到表面平整的外延片100，为后续高良率、高精度芯片工艺提供保障。
36.请参阅图4，图4是本技术提供的外延片又一实施例的结构示意图。本实施例相对于上述实施例的凹槽140，区别点在于：本实施中凹槽140的侧壁相对底层110的主表面倾斜设置。其中，绝缘层130与有源层150之间存在折射率差异。
37.可选地，绝缘层130的折射率大于有源层150的折射率，可以降低相邻发光单元之间的光串扰。本实施例通过对蚀刻角度的控制，搭配绝缘层130和有源层150的折射率调节，可以实现出光角度调节。本技术通过灵活的三维结构设计，提供了更为灵活的光学设计窗口，有利于改善出光角度。
38.可选地，凹槽140包括但不限于第一凹槽141和第二凹槽142。在本实施例中，第一凹槽141内的有源层150的出射光颜不同于第二凹槽142内的有源层150的出射光颜。其中，凹槽140的数量可以根据实际情况进行相应的调节。
39.在具体实施例中，第一凹槽141内的有源层150与第二凹槽142内的有源层150的材料生长条件相同。由于第一凹槽141的面积不同于第二凹槽142的面积，所以第一凹槽141内的有源层150和第二凹槽142内的有源层150具有不同的应力，使得两个有源层150的材料组分不同，进而产生不同颜的出射光。同样的生长环境下，不同应力下生长出来的材料组分不同。本技术提供一个外延生长尺寸与应力可调的外延片100，可在同一底层110上实现多micro-led生长。
40.可选地，第一凹槽141的面积可以与第二凹槽142的面积相同，所以第一凹槽141内的有源层150和第二凹槽142内的有源层150具有相同的应力，使得两个有源层150的材料组分相同，进而产生相同颜的出射光。
41.请参阅图5，图5是本技术提供的外延片的制造方法的第一实施例的流程示意图。该方法包括以下步骤：
42.s11：提供一衬底111。
43.具体的，提供的衬底111的材质没有特定的限制，但凡可以进行图形化并可用作氮化物led衬底的公知的物质均可采用。一般而言，可以是能够使氮化物类半导体物质生长的蓝宝石、sic、si、gan、zno、gaas、gap、lial2o3、bn及aln中某一者，但并非限定于此。
44.s12：在衬底111的一侧主表面上生长缓冲层112。
45.具体的，缓冲层112可以为aln、algan、gan或aln/algan/gan的复合缓冲层结构。缓
冲层112的制备方法主要有两种，一种是通过传统的mocvd方法制备，即以ⅲ族元素的有机化合物和v、ⅵ族元素的氢化物等作为晶体生长源材料，采用热分解反应方式在衬底上进行气相外延生长。在其他实施例中，也可以借助于诸如物理气相沉积、溅射、氢气相沉积法或原子层沉积完成沉积的工序。
46.s13：在缓冲层112背离衬底111的一侧生长第四半导体层113。
47.具体的，第四半导体层113为不惨杂的本征gan层。
48.s14：在第四半导体层113远离衬底111的一侧生长第一半导体层120。
49.具体的，第一半导体层120可以为n型gan层，例如掺杂si、ge及sn中至少一种的gan层，但并非限定于此。
50.s15：在第一半导体层120背离缓冲层112的一侧生长绝缘层130。
51.具体的，所述绝缘层130可以为高电阻层。例如，不掺杂的gan层、掺c的gan层、ingan层、algan层、inaln层或inalgan层。高电阻层的电阻可以根据实际情况进行调节，以实现相邻两个发光单元间(即，相邻两个凹槽140内的有源层150)的绝缘。
52.s16：对绝缘层130进行图案化刻蚀，以在绝缘层130上形成凹槽140。
53.具体的，应用图形化刻蚀去除部分绝缘层130以形成凹槽140，使得第一半导体层120从凹槽140的底部外露。凹槽140并不限于图1中所示的结构，还可以是其他任意形状，以及其他任意的排布方式。
54.其中，可以采用sio2或sin做为刻蚀的掩膜版，通过半导体光刻和刻蚀工艺形成图案化掩膜版，之后采用包括icp干法蚀刻、化学湿法蚀刻或其组合刻蚀以获得凹槽140。
55.步骤s16进一步包括：形成具有不同面积的第一凹槽141和第二凹槽142。
56.其中，凹槽140的数量可以根据实际情况进行相应的调节。
57.可选地，在其他实施例中，第一凹槽141的面积可以与第二凹槽142的面积相同。
58.s17：在凹槽140内的第一半导体层120的外露部分上依次生长有源层150以及第二半导体层160。
59.第一半导体层120与第二半导体层160可以是具有不同导电类型的其他任意适当材料的单层或多层结构。具体的，第一半导体层120可以为n型gan层，例如掺杂si、ge及sn中至少一种的gan层；第二半导体层160可以为p型gan层，例如掺杂mg、zn、be、ca、sr及ba中至少一种的gan层。
60.可选地，有源层150可为多量子阱结构(mqws)，mqws结构包括多个相堆叠的单层量子阱(sqw)。mqws结构保留了sqw的优点，并且具有更大体积的允许高光功率的有源区域。
61.步骤s17进一步包括：以相同材料生长条件，在第一凹槽141和第二凹槽142生长有源层150，使得其中第一凹槽141内的有源层150和第二凹槽142内的有源层150由于第一凹槽141和第二凹槽142的面积所引入的应力不同，进而使得两个有源层150内的材料组分不同，并能够产生不同颜的出射光。
62.可选地，第一凹槽141的面积可以与第二凹槽142的面积相同，所以第一凹槽141内的有源层150和第二凹槽142内的有源层150具有相同的应力，使得两个有源层150的材料组分相同，进而产生相同颜的出射光。
63.本技术通过上述方法制造表面平整的外延片100，且无需通过蚀刻的方式来处理外延片100的表面，为工艺的稳定性、成本、良率提供了其他技术方案难以比拟的优势。
64.请参阅图6，图6是本技术提供的外延片的制造方法的第二流程示意图。该方法包括以下步骤：
65.s21：提供一衬底111。
66.s22：在衬底111的一侧主表面上生长缓冲层112。
67.s23：在缓冲层112背离衬底111的一侧生长第四半导体层113。
68.s24：在第四半导体层113远离衬底111的一侧生长第一半导体层120。
69.s25：在第一半导体层120背离缓冲层112的一侧生长绝缘层130。
70.s26：对绝缘层130进行图案化刻蚀，以在绝缘层130上形成凹槽140。
71.具体的，应用图形化刻蚀去除部分绝缘层130以形成凹槽140，使得第一半导体层120从凹槽140的底部外露。其中，凹槽140的侧壁相对于缓冲层112的主表面倾斜设置，且绝缘层130与有源层150之间存在折射率差异。
72.其中，可以采用sio2或sin做为刻蚀的掩膜版，通过半导体光刻和刻蚀工艺形成图案化掩膜版，之后采用包括icp干法蚀刻、化学湿法蚀刻或其组合刻蚀以获得凹槽140。
73.步骤s26进一步包括：形成具有不同面积的第一凹槽141和第二凹槽142。
74.其中，凹槽140的数量可以根据实际情况进行相应的调节。
75.可选地，在其他实施例中，第一凹槽141的面积可以与第二凹槽142的面积相同。
76.s27：在凹槽140内的第一半导体层120的外露部分上生长第三半导体层170。
77.第一半导体层120与第三半导体层170可以是具有相同导电类型的其他任意适当材料的单层或多层结构。具体的，第一半导体层120和第三半导体可以均为n型gan层，例如掺杂si、ge及sn中至少一种的gan层，但并非限定于此。
78.可选地，第一半导体层120的厚度为1-5微米，第三半导体层170的厚度为0.1-1微米。
79.s28：在凹槽140内的第三半导体层170上依次生长有源层150以及第二半导体层160。
80.步骤s21、s22、s23、s24、s25、s28的具体过程可参见上述实施例中的s11、s12、s13、s14、s15、s17，在此不做赘述。
81.本技术通过在绝缘层130的凹槽140内，依次生长有源层150和第二半导体层160，因此材料生长可控，使得本技术中的外延片100无需通过蚀刻工艺，实现元件之间的绝缘。
82.以上所述仅为本技术的部分实施例，并非因此限制本技术的保护范围，凡是利用本技术说明书及附图内容所作的等效装置或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。

技术特征：

1.一种外延片，其特征在于，所述外延片包括：底层；第一半导体层，生长于所述底层的一侧主表面上；绝缘层，生长于所述第一半导体层背离所述底层的一侧，其中所述绝缘层上设置有凹槽，所述第一半导体层从所述凹槽的底部外露；有源层以及第二半导体层，位于所述凹槽内，并依次生长于所述第一半导体层的外露部分上，其中所述第一半导体层与所述第二半导体层具有不同的导电类型。2.根据权利要求1所述的外延片，其特征在于，所述外延片进一步包括第三半导体层，所述第三半导体层位于所述凹槽内，并介于所述第一半导体层的外露部分与所述有源层之间，所述第一半导体层与所述第三半导体层具有相同的导电类型。3.根据权利要求2所述的外延片，其特征在于，所述第一半导体层和所述第三半导体层均为n型gan层，所述第一半导体层的厚度为1-5微米，所述第三半导体层的厚度为0.1-1微米。4.根据权利要求1所述的外延片，其特征在于，所述凹槽的深度设置成所述第二半导体层背离所述底层的一侧与所述绝缘层背离所述底层的一侧平齐或低于所述绝缘层背离所述底层的一侧。5.根据权利要求1所述的外延片，其特征在于，所述凹槽的侧壁设置成相对于所述底层的主表面倾斜设置，且所述绝缘层与所述有源层之间存在折射率差异。6.根据权利要求5所述的外延片，其特征在于，所述绝缘层的折射率大于所述有源层的折射率。7.根据权利要求1所述的外延片，其特征在于，所述凹槽包括第一凹槽和第二凹槽，所述第一凹槽内的所述有源层的出射光颜不同于所述第二凹槽内的所述有源层的出射光颜。8.根据权利要求7所述的外延片，其特征在于，所述第一凹槽内的所述有源层与所述第二凹槽内的所述有源层的材料生长条件相同，所述第一凹槽的面积不同于所述第二凹槽的面积，使得所述第一凹槽内的所述有源层和所述第二凹槽内的所述有源层具有不同的应力，进而使得两个所述有源层内的材料组分不同，并能够产生不同颜的出射光。9.一种外延片的制造方法，其特征在于，所述制造方法包括：提供一衬底；在所述衬底的一侧主表面上生长缓冲层；在所述缓冲层背离所述衬底的一侧生长第四半导体层；在所述第四半导体层远离所述衬底的一侧生长第一半导体层；在所述第一半导体层背离所述缓冲层的一侧生长绝缘层；对所述绝缘层进行图案化刻蚀，以在所述绝缘层上形成凹槽，其中所述第一半导体层从所述凹槽的底部外露；在所述凹槽内的所述第一半导体层的外露部分上依次生长有源层以及第二半导体层，其中所述第一半导体层与所述第二半导体层具有不同的导电类型。10.根据权利要求9所述的制造方法，其特征在于，所述在所述凹槽内的所述第一半导体层的外露部分上依次生长有源层以及第二半导体层的步骤之前，进一步包括：
在所述凹槽内的所述第一半导体层的外露部分上生长第三半导体层，其中所述第一半导体层与所述第三半导体层具有相同的导电类型。11.根据权利要求9所述的制造方法，其特征在于，所述对所述绝缘层进行图案化刻蚀的步骤包括：形成具有不同面积的第一凹槽和第二凹槽；所述在所述凹槽内的所述第一半导体层的外露部分上依次生长有源层以及第二半导体层的步骤包括：以相同的材料生长条件在所述第一凹槽和所述第二凹槽生长有源层，使得所述第一凹槽内的所述有源层和所述第二凹槽内的所述有源层由于所述第一凹槽和第二凹槽的面积所引入的应力不同，进而使得两个所述有源层内的材料组分不同，并能够产生不同颜的出射光。

技术总结

本申请公开了一种外延片及其制造方法。其中，外延片包括底层、第一半导体层、绝缘层、有源层以及第二半导体层；第一半导体层生长于所述底层的一侧主表面上；绝缘层生长于所述第一半导体层背离所述底层的一侧，其中所述绝缘层上设置有凹槽，所述第一半导体层从所述凹槽的底部外露；有源层以及第二半导体层位于所述凹槽内，并依次生长于所述第一半导体层的外露部分上，其中所述第一半导体层与所述第二半导体层具有不同的导电类型。本申请通过在绝缘层的凹槽内，依次生长有源层和第二半导体层，实现材料生长可控，使得本申请中的外延片无需通过蚀刻工艺，实现元件之间的绝缘。实现元件之间的绝缘。实现元件之间的绝缘。