首页 > 专利技术

用于存储器装置中的线的可配置电阻率的制作方法

用于存储器装置中的线的可配置电阻率
1.交叉参考
2.本专利申请要求保护2020年2月4日申请的banerjee等人的名称为“用于存储器装置中的线的可配置电阻率(configurable resistivity for lines in a memory device)”的美国专利申请第16/781,975号的优先权，所述申请让与给本受让人且明确地以全文引用的方式并入本文中。

背景技术：

3.下文大体而言涉及存储器装置且更具体来说涉及存储器装置中的线的可配置电阻率。
4.存储器装置广泛地用于在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中存储信息。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置最常存储常常由逻辑1或逻辑0表示的两个状态中的一者。在其它装置中，可存储超过两个状态。为了存取所存储信息，装置的组件可读取或感测存储器装置中的至少一种所存储状态。为了存储信息，装置的组件可在存储器装置中写入或编程状态。
5.存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、闪存、相变存储器(pcm)等。存储器装置可为易失性的或非易失性的。即使在不存在外部电源的情况下，非易失性存储器(例如feram)也可将其所存储逻辑状态维持扩展的时间段。易失性存储器装置(例如dram)在与外部电源断开连接时可能丢失其所存储状态。
附图说明
6.图1示出根据本文中所公开的实例的支持用于存储器阵列中的线的可配置电阻率的实例存储器装置。
7.图2示出根据本文中所公开的实例的支持用于存储器阵列中的线的可配置电阻率的存储器阵列的实例。
8.图3示出根据本文所公开的实例的用于配置用于存储器阵列中的线的电阻率的实例方法的流程图。
9.图4示出根据本文中所公开的实例的用于配置用于存储器阵列中的线的电阻率的实例方法的流程图。
10.图5示出流程图，其示出根据本文中所公开的实例的支持配置用于存储器阵列中的线的电阻率的方法。
11.图6示出流程图，其示出根据本文中所公开的实例的支持配置用于存储器阵列中的线的电阻率的方法。
12.图7示出流程图，其示出根据本文中所公开的实例的支持配置用于存储器阵列中的线的电阻率的方法。
13.图8示出流程图，其示出根据本文所公开的实例的支持配置用于存储器阵列中的
线的电阻率的方法。
具体实施方式
14.存取存储器单元(例如在读取或写入操作期间)可包含跨存储器单元施加非零电压，以便读取(例如感测)存储器单元所存储的逻辑状态或写入(例如编程)存储器单元以存储所要逻辑状态。阵列内的存储器单元可与不同存取线耦合且位于所述存取线的相交点处，因此存取存储器单元可包含施加相应电压到与存储器单元耦合的不同存取线。每一存取线可与对应驱动器耦合(例如通过一或多个通孔或其它互连件，其中驱动器位于阵列外部)，且存储器单元与用于存取线的驱动器之间的电流路径(信号路径)的距离至少在存取线或驱动器的上下文中可称作存储器单元的电气距离(ed)。
15.具有相对较大ed的存储器单元可称作远存储器单元，且具有相对较小ed的存储器单元可称作近存储器单元。在阵列内，多个存储器单元可与每一个别存取线耦合。举例来说，存储器单元可经布置成行及列，其中存储器单元的每一行与对应行线(其也可称作字线)耦合，且存储器单元的每一列与对应列线(其也可称作数字线或位线)耦合。
16.对于与存取线耦合的远存储器单元，可能需要将所述存取线配置成具有相对较低电阻率。存取线的相对较低电阻率可例如降低存取远存储器单元所需的驱动电流的量。然而，对于近存储器单元，可能需要将所述存取线配置成具有相对较高电阻率。存取线的相对较高电阻率可例如降低在存取近存储器单元时穿过近存储器单元的电流尖峰(例如瞬时电流)(例如归因于阵列内的寄生电容的电荷积累，其可在存储器单元处于导电状态时排出而穿过存储器单元)的强度(幅值、量值)且从而延长近存储器单元的寿命(减小损耗)。因此，对于给定存取线，可基于与存取线耦合的远存储器单元及近存储器单元的竞争考虑因素而将所要(目标)电阻率确定为折衷(中间、中间点、甜蜜点)值。
17.一些存储器阵列可包含多个存取线层级。举例来说，每一存储器单元叠组可包含经布置为二维(2d)阵列(例如布置成平面内的行及列)的存储器单元集合，且多个存储器单元叠组可制造或以其它方式布置(例如堆叠)于彼此顶部。另外或替代地，在单一存储器单元叠组的上下文内，一些存取线可位于所述叠组的存储器单元下方，而另一些存取线可位于所述叠组的存储器单元上方。存取线的所要电阻率可视存取线所位于的存储器阵列层级而定，因为不同层级处的存取线可位于距其对应驱动器不同距离且因此位于不同ed处。举例来说，如果驱动器位于阵列下方，那么相比较低阵列层级处的存取线，较高阵列层级处的存取线可距离其对应驱动器更远。因此，在这类实例中，相对于与较低存取线耦合的存储器单元的最小及最大ed，与较高存取线耦合的存储器单元的最小及最大ed将增大。另外，多层级阵列可能易于产生变化或缺陷，因为不同叠组的各方面可独立地制造，且与阵列相关联的寄生电容及与瞬时电流相关联的相关问题可能随着阵列中的层级数目增加而变得更严重。
18.鉴于前述内容，或出于所属领域的一般技术人员可了解的其它原因，可能需要将不同存储器阵列层级处的存取线配置(调节)为具有不同电阻率(例如较高阵列层级处的存取线具有比较低阵列层级处的存取线低的电阻率，以补偿距离相关联驱动器更远的在较高层级处的存取线)。然而，归因于成本、复杂度或其它考虑因素，也可能需要使用相同材料及相同初始目标尺寸来制造不同存储器阵列层级处的存取线。举例来说，改变不同层处的存
取线的最初所形成横截面积(例如宽度或高度、厚度)可提供各种性能益处，但也可能具有相关联成本或复杂度相关缺陷。
19.然而，如本文所描述，不同存储器阵列层级处的不同存取线可基于将不同层级处的存取线氧化至不同程度而经配置(调整、调节)成具有不同电阻率。举例来说，不同阵列层级处的存取线最初可形成为具有彼此相同的电阻率(例如相同材料、相同厚度)，因此可在两个与存取线形成相关的层级使用相同制造工艺，但一个层级处的存取线可经氧化至比另一层级处的存取线更大的程度，使得更大程度氧化的存取线具有较高电阻率。可使用例如湿式或干式技术实现氧化，且可基于控制氧化程度而配置(控制、调整、调节)给定层级处的存取线的电阻率。
20.本发明的特征最初在参看图1及2所描述的实例存储器阵列的上下文中加以描述。参考参看图3至8所描述的各种工艺流程及流程图而进一步示出及描述本发明的这些及其它特征。
21.图1示出根据本文中所公开的实例的支持用于存储器装置中的线的可配置电阻率的实例存储器装置100。存储器装置100也可称作电子存储器设备。图1为存储器装置100的各种组件及特征的说明性表示。因而，应了解，展示存储器装置100的组件及特征以说明功能性相互关系，而非其在存储器装置100内的实际物理位置。此外，尽管包含于图1中的一些元件以数字指示符标记，其它对应元件未标记，但所述元件相同或将理解为类似以致力于提高所描绘特征的可视性及清晰度。
22.在图1的说明性实例中，存储器装置100包含三维(3d)存储器阵列102。3d存储器阵列102包含可编程以存储不同状态的存储器单元105。在一些实例中，每一存储器单元105可编程以存储表示为逻辑0及逻辑1的两个状态中的一者，且因此存储一个位的信息。在一些实例中，存储器单元105可经配置以存储超过两个逻辑状态中的一者，且因此存储超过一个位的信息。
23.3d存储器阵列102可包含形成于彼此顶部的两个或更多个二维(2d)存储器阵列。与2d阵列相比，这可增加可在单一裸片或衬底上放置或形成的存储器单元的数目，从而又可降低生产成本或增加存储器装置的性能，或兼备两者。存储器阵列102可包含两个存储器单元105叠组(层级)且可因此被视为3d存储器阵列；然而，叠组的数目不限于两个且在一些情况下可为一个或多于两个。每一叠组可经对准或经定位，以使得一个叠组内的存储器单元105可与另一叠组的存储器单元对准(精确对准、重叠或大致对准)，从而形成存储器单元堆叠145。
24.在一些实例中，存储器单元105可为自选存储器单元、相变存储器(pcm)单元及/或另一类型的电阻式或基于阈值的存储器单元。自选存储器单元105可包含各自充当存储元件及单元选择器(选择)元件两者的材料(例如硫属化物材料)的一或多个组件，从而消除对单独的单元选择器电路系统(不对存储作出贡献的选择器电路系统)的需求。这种元件可称作存储及选择器组件(或元件)，或称作自选存储器组件(或元件)。相比之下，其它类型的存储器单元，例如动态随机存取存储器(dram)或pcm单元，可各自包含单独的(专用)单元选择器元件，例如三端选择器元件(例如晶体管)或两端选择器元件(例如二极管)，以有助于选择或不选择存储器单元而对任何逻辑状态的存储不作出贡献。
25.存储器阵列102可包含用于每一叠组的标记为wl_1至wl_m的多个字线110(例如行
线)，及标记为bl_1至bl_n的多个位线115(例如列线)，其中m及n视阵列大小而定。在一些实例中，存储器单元105的每一行连接到字线110，且存储器单元105的每一列连接到位线115。在一些情况下，字线110及位线115一般可称作存取线，因为其可准许存取存储器单元105。在一些实例中，字线110也可称为行线110，且位线115也可称为数字线115或列线115。对存取线、字线及位线等等的参考可互换，而不会减弱理解或操作。启动或选择字线110或位线115可包含将电压施加到相应线。字线110及位线115可由导电材料制成，所述导电材料例如金属(例如铜(cu)、铝(al)、金(au)、钨(w)、钛(ti))、金属合金、碳、经导电掺杂的半导体或其它导电材料、合金、化合物等。
26.字线110及位线115可大体上彼此垂直(即正交)或以其它方式彼此相交以形成存储器单元阵列。如图1中所展示，存储器单元堆叠145中的两个存储器单元105可共享共同导电线，例如位线115。即，位线115可与存储器单元堆叠145的上部存储器单元105的底部电极及下部存储器单元105的顶部电极电子通信。其它配置或许有可能，例如，第三叠组(未展示)可与下部所示叠组或上部所示叠组共享存取线110。一般来说，一个存储器单元105可位于例如字线110及位线115的两个导电线的相交点处。这个相交点可称作存储器单元105的地址。目标存储器单元105可为位于经供能字线110及位线115的相交点处的存储器单元105；即，字线110及位线115可经供能以读取、写入或以其它方式存取其相交点处的存储器单元105。与相同字线110或位线115电子通信(例如连接)的其它存储器单元105可称作非目标存储器单元105。
27.电极可耦合到存储器单元105及字线110或位线115。术语电极可指代电导体，且在一些情况下，可用作与存储器单元105的电接点。电极可包含提供存储器装置100的元件或组件之间的导电路径的迹线、导线、导电线、导电层等。在一些实例中，存储器单元105可包含通过电极彼此分隔且与存取线110、115分隔的多个自选或其它存储器组件(例如选择组件及存储组件)。如先前所述，对于自选存储器单元105，单一组件(例如存储器单元105内的硫属化物材料部或层)可用作存储元件(例如用以存储或有助于存储存储器单元105的状态)及选择器元件(例如用以选择或有助于选择存储器单元105)两者。
28.存储器单元堆叠145内的电极可各自具有同一材料(例如碳)或可具有各种(不同)材料。在一些情况下，电极可为不同于存取线的材料。在一些实例中，电极可保护包含于自选或其它存储器组件中的材料(例如硫属化物材料)免受字线110、位线115及彼此影响，以防止材料与字线110、位线115或另一存储器组件之间的化学相互作用。
29.可通过启动或选择对应字线110及位线115来对存储器单元105执行例如读取及写入的操作。可经由行解码器120及列解码器130控制存取存储器单元105。举例来说，行解码器120可从存储器控制器140接收行地址，且基于所接收行地址启动适当字线110。这个过程可称作对行或字线地址进行解码。类似地，列解码器130可从存储器控制器140接收列地址，且启动适当位线115。这个过程可称作对列或位线地址进行解码。举例来说，行解码器120及/或列解码器130可为使用解码器电路系统实施的解码器的实例。在一些情况下，行解码器120及/或列解码器130可包含经配置以增加(分别)施加到字线110或位线115的电压的电荷泵电路系统。
30.当存取存储器单元105时，存储器单元105可由感测组件125(例如与存储器控制器140、行解码器120及/或列解码器130协作)读取(例如感测)以确定存储器单元105所存储的
逻辑状态。感测组件125可将指示(例如至少部分基于)存储器单元105所存储的逻辑状态的输出信号提供到一或多个组件(例如列解码器130、输入/输出组件135、存储器控制器140)。在一些实例中，可将所检测逻辑状态提供到主机装置(例如使用存储器装置100进行数据存储的装置、在嵌入式应用程序中与存储器装置100耦合的处理器)，其中所述信令可直接从输入/输出组件135提供或经由存储器控制器140提供。
31.感测组件125可包含各种晶体管或放大器以检测且放大基于读取存储器单元105而获得的信号的差异，这个操作可称作锁存。随后可经由作为输入/输出组件135的列解码器130输出存储器单元105的所检测逻辑状态。在一些情况下，感测组件125可为列解码器130或行解码器120的部分。或者，感测组件125可连接到列解码器130或行解码器120，或与其电子通信。所属领域的一般技术人员应了解，感测组件可与列解码器或行解码器相关联而不失去其功能性用途。
32.尽管为了清楚起见而将行解码器120及列解码器130示出为在存储器阵列102的侧面，但在一些情况下，其可在存储器阵列102下方。每一解码器120、130可包含一或多个经配置以将存取线110、115驱动到所要电压(例如以存取一或多个相关联存储器单元105)的驱动器或与所述驱动器耦合。在一些情况下，驱动器可遍及存储器阵列102下方的区域而分布。通孔可延伸穿过存储器装置100的一或多个层或叠组以将驱动器与其对应存取线110、115耦合。举例来说，如果存取线110、115被视为在水平方向(例如x方向或y方向)上延伸，那么通孔可在竖直(z)方向上延伸。在一些情况下，驱动器与存取线之间的一或多个层可包含金属布线线路，其可称作互连层或集合地称为互连层，其中驱动器可与互连层中的对应线耦合，且通孔可在互连层与包含存取线115的层之间延伸。
33.在一些情况下，存储器阵列102的不同层级处的存取线可具有不同电阻率。举例来说，在存储器阵列102的底部的字线110(与下部叠组相关联)可具有不同于(例如高于)在存储器阵列102的顶部的字线110(与上部叠组相关联)的电阻率。作为另一实例，在存储器阵列102的底部的字线110(与下部叠组相关联)可具有不同于(例如高于)所示位线115的电阻率。另外或替代地，在存储器阵列102的顶部的字线110(与上部叠组相关联)可具有不同于(例如低于)所示位线115的电阻率。不同层级处的存取线的不同电阻率可与不同层级处的存取线经氧化至不同延伸相关，如本文中所描述。具有较高电阻率的存取线可经氧化至大于具有下部电阻率的存取线的程度。
34.图2示出根据本文中所公开的实例的支持用于存储器阵列200中的线的可配置电阻率的3d存储器阵列200的实例。存储器阵列200可为参考图1描述的存储器阵列102的部分的实例。存储器阵列200可包含定位于衬底204上方的第一存储器单元阵列或叠组205-a及定位于第一阵列或叠组205-a上方的第二存储器单元阵列或叠组205-b。尽管存储器阵列200的实例包含两个叠组205-a、205-b，但应理解，一个叠组205(例如2d存储器阵列)或超过两个叠组205也是可能的。此外，尽管包含于图2中的一些元件以数字指示符标记，其它对应元件未标记，但所述元件相同或将理解为类似，以致力于提高所描绘特征的可视性及清晰度。
35.存储器阵列200也可包含字线210及位线215，其可为参考图1所描述的字线110及位线115的实例。字线210及位线215最初可由对应金属层形成(制造)，且因此最初可包括例如钨(w)、铜(cu)、铝(al)、金(au)、钛(ti)或金属合金的金属材料。
36.在形成(例如图案化)之后，字线210及位线215可经氧化，如本文在别处更详细描述，以将存储器阵列200的给定层级处的字线210及位线215配置为具有所要电阻率。在一些情况下，存取线的电阻率可表述为每单位长度的存取线的电阻量(例如电阻率在一些情况下可以欧姆米为单位，即每米长度的欧姆数乘以用平方米表述的存取线的横截面积来表述，从而在存取线的横截面积恒定的情况下得到每单位长度的存取线的固定电阻量)。另外或替代地，存取线的电阻率或可表述为薄层电阻，其可为包括具有均匀厚度的材料薄层或由材料薄层形成的材料的电阻率的度量。在一些情况下，薄层电阻可以欧姆平方为单位来表述，其可在维度上等于欧姆(例如由电阻率单位欧姆米除以用米表述的均匀薄片厚度而得)，但可特定地意味着薄层电阻(例如而不是例如常规电阻器的体电阻)。
37.第一叠组205-a的存储器单元可包含第一电极225-a、存储器元件220-a及第二电极225-b。另外，第二叠组205-b的存储器单元可包含第一电极225-c、存储器元件220-b及第二电极225-d。在一些实例中，第一叠组205-a及第二叠组205-b的存储器单元可具有共同导电线，使得每一叠组205-a及205-b的对应存储器单元可如参考图1所描述共享位线215或字线210。举例来说，第二叠组205-b的第一电极225-c及第一叠组205-a的第二电极225-b可耦合到位线215-a，使得位线215-a由竖直邻近存储器单元共享。
38.存储器阵列200的架构在一些情况下可称作交叉点架构，在所述交叉点架构中，存储器单元形成于字线210与位线215之间的拓朴交叉点处，如图2中所示。所述交叉点架构可提供相较于至少一些其它存储器架构具有较低生产成本的相对高密度数据存储器。举例来说，交叉点架构可具有具减小的存储器单元，且因而可具有相较于至少一些其它架构增大的存储器单元密度。
39.尽管为清楚起见而每存储器单元展示一个存储器元件220，但第一叠组205-a及第二叠组205-b的存储器单元可各自包含一或多个存储器元件220(例如包括可配置以存储信息的存储器材料的元件)，其可为或可不为自选存储器元件。在一些实例中，存储器元件220可例如包括硫属化物材料或其它合金，包含硒(se)、碲(te)、砷(as)、锑(sb)、碳(c)、锗(ge)、硅(si)或铟(in)或其各种组合。在一些实例中，主要具有硒(se)、砷(as)及锗(ge)的硫属化物材料可称作sag合金。在一些实例中，sag合金也可包含硅(si)，且这类硫属化物材料可称作sisag合金。在一些其它实例中，sag合金也可含有铟(in)，且这类硫属化物材料在一些情况下可称作insag合金。在一些实例中，硫属化物可包含各自呈原子或分子形式的额外元素，例如氢(h)、氧(o)、氮(n)、氯(cl)或氟(f)。
40.在一些情况下，存储器元件220可被包含于pcm单元中。在pcm单元内，存储器元件220可从非晶形切换成结晶形且反之亦然，因此可通过跨存储器元件220施加电压且因而使电流穿过存储器元件220以便将存储器元件220加热到超过熔化温度，随后根据经配置以使存储器元件220处于所要状态(例如非晶形或结晶)的各种时序参数去除电压及电流来将状态写入到包含存储器元件220的存储器单元。存储器元件220的加热及淬灭可通过控制穿过存储器元件220的电流来实现，所述操作又可通过控制对应字线210与对应位线215之间的电压差来实现。
41.结晶态的存储器元件220可具有以周期性结构布置的原子，这可产生相对较低电阻(例如设定状态)。相比之下，非晶态的存储器元件220可不具有或具有相对极少周期性原子结构，这可具有相对较高电阻(例如复位状态)。存储器元件220的非晶态与结晶态之间的
电阻值差可为显著的；举例来说，非晶态的材料可具有比材料在其结晶态下的电阻大一或多个数量级的电阻。在一些情况下，非晶态可具有与其相关联的临限电压，且电流可不流动，直至超过vth为止。一些pcm单元可包含经配置以经历相变且从而充当存储元件的一个存储器元件220以及经配置以充当二极管(例如突返二极管)且因此充当选择元件的另一存储器元件220。选择元件可经配置以即使在同一pcm单元中的存储元件处于结晶态时仍保持于非晶态。
42.在一些情况下，存储器元件220可部分为非晶形且部分为结晶形，且电阻可具有整体结晶态或整体非晶态下的存储器元件220的电阻之间的某一值。存储器元件220因此可用于除二进制逻辑应用外的另一应用，即，存储于材料中的可能状态的数目可超过两个。
43.在一些情况下，包含于自选存储器单元中的存储器元件220可经操作以免在存储器单元的正常操作期间经历相变(例如归因于存储器(例如硫属化物)材料的成份，及/或归因于经配置以将存储器元件220维持于单相(例如非晶相或玻璃相)的可操作电压及电流)。举例来说，存储器元件220可包含抑制硫属化物材料结晶且因此可保持于非晶态的化学元素，例如砷。此处，由存储器单元(例如包含存储器元件220及电极225)支持的逻辑状态集合中的一些或全部可与存储器元件220的非晶态相关联(例如当存储器元件220处于非晶态时由存储器元件220存储)。举例来说，逻辑状态
‘0’
及逻辑状态
‘1’
可皆与存储器元件220的非晶态相关联(例如当存储器元件220处于非晶态时由存储器元件220存储)。在一些情况下，存储器元件220可经配置以存储对应于信息位的逻辑状态。
44.在存储器单元(例如包含电极225-a、存储器元件220-a及电极225-b)的编程(写入)操作期间，用于编程(写入)的极性或存储器元件220是否经编程为非晶态或结晶态可影响(确定、设定、编程)存储器元件220的特定特性或特征，例如存储器元件220的临限电压或电阻。存储器元件220的临限电压或电阻视存储器元件220所存储的逻辑状态而定的差(例如当存储器元件220正存储与逻辑状态
‘1’
相对的逻辑状态
‘0’
时，临限电压或电阻之间的差)可对应于存储器元件220的读取窗。
45.字线210-a可处于存储器阵列200的第一层级，位线215-a可处于存储器阵列200的第二层级，且字线210-c可处于存储器阵列200的第三层级。每一字线210及位线215可包含相应金属部分230及金属氧化物部分235。如上文及本文中别处所论述，字线210或位线215可最初由对应金属层形成(制造)，且相应金属部分230可包括相同金属材料。同样如上文及本文中别处所论述，字线210或位线215可随后经氧化以形成相应金属氧化物部分235。金属氧化物部分235可包括被包含于金属部分230中的金属的氧化物(例如如果金属部分230包括钨(w)，那么金属氧化物部分235可包括氧化钨(w
x
oy)；如果金属部分230包括铝(al)，那么金属氧化物部分235可包括氧化铝(al
x
oy)；以此类推)。
46.对于字线210或位线215，存取线的电阻率可视相应金属部分230的厚度(横截面积)及相应金属氧化物部分235的厚度而定。举例来说，金属部分230可具有比金属氧化物部分低的电阻率，因此较厚金属部分230可具有较低电阻率(导电性较大)，而较薄金属部分230可具有较高电阻率(导电性较小)。如果存取线的总横截面积固定(例如在存储器阵列200的层级内或跨所述层级恒定)，那么较厚金属氧化物部分235可对应于较薄金属部分230且因此对应于较高电阻率，而较薄金属氧化物部分235可对应于较厚金属部分230且因此对应于较低电阻率。因此，对于相同总横截面积，经氧化至更大程度的存取线可具有比经氧化
至较低程度的存取线高的电阻率。
47.因此，存储器阵列200的不同层级处的存取线(例如字线210或位线215)的电阻率的调节(配置)可经由选择性地氧化存取线至不同程度，以便形成具有所要厚度的相应金属部分230及金属氧化物部分235而实现。举例来说，金属部分230-c可比金属部分230-a厚(例如归因于金属氧化物部分235-c比金属氧化物部分235-a薄，且字线210-c及210-a最初由相同材料形成且具有相同总横截面积)。因此，存储器阵列200的不同叠组205处的存取线可具有不同电阻率。另外或替代地，在一些情况下，存储器阵列200的同一叠组205内但处于不同层级处的存取线可具有不同电阻率。举例来说，金属部分230-b可比金属部分230-a厚(例如归因于金属氧化物部分235-b比金属氧化物部分235-a薄，且位线215-a及字线210-a最初由相同材料形成且具有相同总横截面积)。
48.存取线的氧化可通过包含湿式及干式处理技术的各种氧化工艺来实现。举例来说，存取线的氧化可通过其中将存取线暴露于液态过氧化氢(或另一液态氧化剂)的湿式处理技术来实现。另外或替代地，存取线的氧化可通过其中将存取线暴露于氧(例如呈气体或等离子体形式)的干式处理来实现。湿式及/或干式处理技术可经调制(控制、调节)以便配置氧化物部分235的厚度，使得实现存取线的所要电阻率。在一些情况下，可依序执行存储器阵列200的不同层级处的存取线(例如可在已形成较低层级处的存取线之后形成较高层级处的存取线)。存储器阵列200的给定层级处的存取线可在形成另一(例如较高)层级处的存取线之后及在形成所述存取线之前经氧化。
49.尽管图2的实例将金属部分230及金属氧化物部分235示出为相异子层，其中对应于金属氧化物部分235的子层在对应于相应金属部分230的子层上方，但所属领域的一般技术人员应了解，同一存取线的金属部分230及金属氧化物部分235可视制造技术及氧化存取线的制造阶段而以其它方式分布。举例来说，当存取线的上表面暴露于氧化剂(例如液态过氧化氢、呈气体或等离子体形式的氧)时氧化存取线可使得金属氧化物部分235形成为金属部分230上方的子层，但金属氧化物部分235可另外或替代地形成于金属部分230的侧壁上。
50.此外，所属领域者的技术人员或一般技术人员应了解，一些存取线(例如在一个层级处)可不经氧化，以便获得这些存取线的低电阻率，而一或多个其它层级处的存取线可经氧化至一或多个不同程度，以便获得这些存取线的一或多个较高电阻率。此外，本文中所描述的关于电阻率的概念可替代地根据可为电阻率的倒数的导电率来表述。
51.图3示出根据本文所公开的实例的用于配置用于存储器装置中的金属线的电阻率的实例方法300的流程图。在一些情况下，举例来说，方法400可用于配置存取线(例如参考图1所描述的存储器阵列102或参考图2所描述的存储器阵列200的存取线)的电阻率。尽管以特定顺序或次序展示，但除非另有规定，否则可修改所述工艺的次序。因此，所示实施例应仅被理解为实例，且所示工艺可以不同次序执行，且某些工艺可并行执行。另外，在各种实施例中，可省略一或多个工艺。因此，并非所有工艺在每一实施例中都必需。其它工艺流程是可能的。
52.在305处，可在存储器装置的第一层级处形成金属线。举例来说，金属线可为存储器阵列内的存取线(例如字线或位线)。可使用许多掩蔽(例如图案化)、去除(例如蚀刻)或形成(例如沉积)技术形成金属线。举例来说，可在衬底上方(例如在同样形成于衬底上方的介入材料堆叠上方)形成金属层(材料)，且可将金属层图案化以形成任何数目的金属线。
53.在310处，可根据第一参数值集合将第一层级处的金属线暴露于氧。将金属线暴露于氧可氧化制成金属线的金属，且从而增加金属线的电阻率(例如降低有效厚度)。可选择(调节)第一参数集合以配置第一层级处的金属线经氧化的程度且因此配置第一层级处的金属线的电阻率。第一层级处的金属线的总横截面积可在310之后与在305之后保持相同，但第一层级处的金属线内的金属的有效厚度可与氧化程度成比例减小。因此，可实现调节第一层级处的金属线的电阻率而无关于最初在305处形成金属线的方式。
54.可以多种方式将在305处形成的金属线暴露于氧。举例来说，可将在305处形成的金属线暴露于呈气体及/或等离子体形式的氧，其可称作干式工艺或技术，且其可氧化金属线(例如钨线)以形成金属氧化物(例如氧化钨)。
55.在一些情况下，310可包含使用扩散工艺。举例来说，可在用于扩散的等离子体腔室中将金属线暴露于氧等离子体。扩散工艺的实例可为化学气相沉积(cvd)工艺、原子层沉积(ald)工艺、等离子体增强型化学气相沉积(pcdev)工艺或其它可使用氧等离子体的工艺。在这些工艺中，可基于各种可针对扩散工艺而调整的参数使金属从更导电的金属选择性地转化成较不导电的金属氧化物达所要程度(例如金属氧化物部分235的所要厚度)。作为一个实例参数，可改变等离子体腔室的压力以达到所要氧化程度。在这种情况下，归因于所述腔室内可用于氧化金属的氧的量增加，等离子体腔室的压力越高，氧化度(程度)可越大。作为另一实例参数，可改变暴露时间(例如金属暴露于氧等离子体的持续时间)以达到所要氧化程度。在这种情况下，金属暴露于氧的时间越长，氧化程度可越大。作为又一实例参数，可改变氧等离子体的激励功率以达到所要氧化程度。在这种情况下，等离子体的激励功率越大，金属氧化程度越大。在一些实例中，可调整扩散工艺的其它参数。且作为又一实例参数，可改变氧等离子体内的氧以达到所要氧化程度。在这种情况下，氧浓度越大，金属氧化程度越大。在一些实例中，可调整扩散工艺的其它参数。这些或许多与扩散工艺相关联的其它参数可独立地或组合地经设定(调整、配置)，以调节氧化程度且因此调节在305处形成的金属线的电阻率。
56.在一些情况下，310可包含使用干式蚀刻工艺。在干式蚀刻工艺中，可将金属线暴露于已在干式蚀刻腔室中点燃的氧。当金属线暴露于氧时，可施加电压以使干式蚀刻腔室中的静电卡盘偏压。举例来说，金属线可经由上方形成金属线的衬底或以其它方式与静电卡盘电子通信，且可选择性地调节(配置)施加到静电卡盘的偏压电压以便影响金属线的氧化程度(例如通过调节金属线及离子沉积工具之间的电压电位差)。因此，作为一个实例参数，可改变电压差以达到所要氧化程度(例如通过改变卡盘、离子沉积工具或两者的偏压电压)。在这种情况下，电压差越大，氧化程度可越大。
57.干式蚀刻工艺还可支持310处可用于控制氧化程度的许多其它可配置参数。举例来说，类似于扩散工艺，可调整干式蚀刻腔室压力、暴露时间及激励功率。在一些情况下，可在干式蚀刻工艺中调整额外参数以进一步增大氧化程度的选择性(控制度)。作为一个实例参数，可调整等离子体的氧比率以达到所要氧化程度。在这种情况下，等离子体的氧含量越高，氧化程度可越大。作为另一实例参数，可调整干式蚀刻腔室中磁场的射频(rf)功率。在这种情况下，rf功率越高，氧化程度可越大。作为又一实例参数，可调整干式蚀刻腔室的内部线圈与外部线圈比率以修改腔室中的电源功率分布。在这种情况下，调整干式蚀刻腔室的内部线圈与外部线圈比率可影响跨晶片或其它结构的不同方面的氧化均匀性(例如较高
内部线圈与外部线圈比率可使得晶片或其它结构的中心附近的氧化程度比更远离晶片或其它结构的中心处的氧化程度大，而较低内部线圈与外部线圈比率可使得晶片或其它结构的中心附近的氧化程度比更远离晶片或其它结构的中心处的氧化程度小)。因此，举例来说，存储器装置的给定层级处的存取线的氧化程度(及因此电阻率)可在一些情况下沿存取线的长度变化(例如更远离相关联晶片的中心的部分氧化程度较小且因此电阻较小)。且作为又一实例参数，可调整卡盘、金属线或相关联晶片的温度或干式蚀刻腔室或工艺的另一方面的温度。在这种情况下，温度越高，氧化程度可越大。这些或许多与扩散工艺相关联的其它参数可独立地或组合地经设定(调整、配置)，以调节氧化程度且因此调节在305处形成的金属线的电阻率。
58.在315处，可在存储器装置的第二层级处形成金属线。举例来说，金属线可为存储器阵列内的存取线(例如字线或位线)。可使用许多掩蔽(例如图案化)、去除(例如蚀刻)或形成(例如沉积)技术在第二层级处形成金属线。举例来说，可在第二层级处形成金属层(材料)，所述第二层级可在第一层级上方(例如在同样形成于第一层级上方的一或多种材料或结构的介入堆叠上方)，且可将第二层级处的金属层图案化以在第二层级处形成任何数目的金属线。在一些情况下，可使用与在305处用于形成金属线的工艺相同或类似的工艺形成在315处形成的金属线，但在存储器装置的不同层级处进行应用。因此，在一些情况下，在315处形成的金属线的材料及横截面积可与在305处形成的金属线相同或至少大体上相同。
59.在一些情况下，在305处形成的金属线集合及在310处形成的金属线集合可为同一类型的金属线(例如两个集合可都为字线，或两个集合可都为位线)。在其它情况下，在305处形成的金属线集合及在310处形成的金属线集合可为不同类型的金属线(例如一个集合可为字线，且另一集合可为位线)。此外，任何数目的额外材料或结构可形成于第一层级处的金属线下方、第二层级处的金属线上方或第一层级与第二层级之间。举例来说，第一层级及第二层级可均包含于存储器单元的同一叠组205中或可包含于存储器单元的不同叠组205中。
60.在320处，可根据第二参数值集合将第二层级处的金属线暴露于氧。可在320处单独或以任何组合使用参考310描述的所述技术中的任何各者，以将第二层级处的金属线氧化至所要程度。举例来说，可单独或以任何组合调整参考320描述的任何数目的各种参数(例如可使320处的第二参数集合与310处的第一参数集合不同)，以便第二层级处的金属线相较于第一层级处的金属线达到不同氧化程度且因此达到不同电阻率。因此，举例来说，参考310描述的任何参数可在310处具有第一值(设定)且在320处具有第二值。
61.可在至少部分暴露在305处形成的存取线(例如于晶片的表面暴露在305处形成的存取线中的每一者的至少一个表面)时执行与310相关联的一或多个操作，且可在至少部分暴露在315处形成的存取线(例如于晶片的表面暴露在315处形成的存取线中的每一者的至少一个表面)时执行与320相关联的一或多个操作。在一些情况下，可在305与310之间执行第一清洗操作，且可在315与320之间执行第二清洗操作。
62.图4示出根据本文中所公开的实例的用于配置用于存储器装置中的线的电阻率的实例方法400的流程图。在一些情况下，举例来说，方法400可用于配置存取线(例如参考图1所描述的存储器阵列102或参考图2所描述的存储器阵列200的存取线)的电阻率。尽管以特定顺序或次序展示，但除非另有规定，否则可修改所述工艺的次序。因此，所示实施例应仅
被理解为实例，且所示工艺可以不同次序执行，且某些工艺可并行执行。另外，在各种实施例中，可省略一或多个工艺。因此，并非所有工艺在每一实施例中都是必需。其它工艺流程是可能的。
63.在405处，可在存储器装置的第一层级处形成金属线。举例来说，金属线可为存储器阵列内的存取线(例如字线或位线)。可使用许多掩蔽(例如图案化)、去除(例如蚀刻)或形成(例如沉积)技术形成金属线。举例来说，可在衬底上方(例如在同样形成于衬底上方的介入材料堆叠上方)形成金属层(材料)，且可将金属层图案化以形成任何数目的金属线。
64.在410处，可根据第一参数值集合将第一层级处的金属线暴露于氧化剂(例如溶液)。在一些情况下，氧化剂可为或包含过氧化物。举例来说，氧化剂可为过氧化氢或包含过氧化氢的溶液。在一些情况下，氧化剂可包含于也可充当清洁溶液的溶液中。举例来说，包含铵、氢氧化铵及过氧化氢的溶液(可能除去离子水以外)可用作氧化剂且另外或替代地用作清洁溶液。这种溶液在一些情况下可称作apm或标准清洁1(sc1)溶液。
65.在410处将金属线暴露于氧化剂可氧化制成金属线的金属，且从而增加金属线的电阻率(例如降低有效厚度)。可选择(调节)第一参数集合以配置第一层级处的金属线经氧化的程度且因此配置405处形成的金属线的电阻率。第一层级处的金属线的总横截面积可在410之后与在405之后保持相同，但第一层级处的金属线内的金属的有效厚度可与氧化程度成比例减小。因此，可实现调节第一层级处的金属线的电阻率而无关于最初在405处形成金属线的方式。
66.可以多种方式将在305处形成的金属线暴露于氧化剂。举例来说，可使用溶液或氧化剂将在305处形成的金属线暴露于氧化剂，这种操作可称作湿式工艺。在一些情况下，在于405处形成金属线之后，可进行清洁工艺以准备将包含金属线的结构用于后续处理。清洁工艺可包含将在405处形成的金属线暴露于清洁溶液。清洁溶液可包含例如氢氧化铵。在一些情况下，可将氧化剂添加到清洁溶液(例如可将过氧化氢添加到清洁溶液)，使得在410处并行地进行清洁及氧化两者。在其它情况下，可在清洁工艺(例如，可使用不包含氧化剂的清洁溶液清洁在405处形成的金属线)之后将在405处形成的金属线暴露于氧化剂，使得在405与410之间进行清洁。即使在使用缺少氧化剂的清洁溶液的相异清洁步骤用于405与410之间的情况下，在410处使用的氧化剂仍然可包含于具有清洁能力的溶液中(例如，缺乏氧化剂的第一清洁溶液可用作405与410之间的清洁工艺的部分，且随后可在410处使用包含氧化剂的第二不同清洁溶液)。此外，在一些情况下，可并行地或依序(例如作为单一溶液的部分或作为不同依序应用的溶液的部分)使用超过一种氧化剂。
67.在湿式工艺中，可基于各种可针对湿式工艺而调整的参数使金属从更导电的金属选择性地转化成较不导电的金属氧化物达所要程度(例如金属氧化物部分235的所要厚度)。作为一个实例参数，可改变金属线在410处所暴露于的溶液内的氧化剂(例如过氧化物，例如过氧化氢)的浓度以达到所要氧化程度。在这种情况下，氧化剂的浓度越高，氧化程度可越大。作为另一实例参数，可改变暴露时间(例如金属线在410处暴露于氧化剂的持续时间)以达到所要氧化程度。作为又一实例参数，可选择氧化剂(且因此使其因层级不同而变化)以达到所要氧化程度。在这种情况下，氧化剂可越强(例如在给定浓度及暴露时间下更具氧化性)，氧化程度可越大。这些或许多与湿式工艺相关联的其它参数可独立地或组合地经设定(调整、配置)，以调节氧化程度且因此调节在405处形成的金属线的电阻率。
68.在415处，可在存储器装置的第二层级处形成金属线。举例来说，金属线可为存储器阵列内的存取线(例如字线或位线)。可使用许多掩蔽(例如图案化)、去除(例如蚀刻)或形成(例如沉积)技术在第二层级处形成金属线。举例来说，可在第二层级处形成金属层(材料)，所述第二层级可在第一层级上方(例如在同样形成于第一层级上方的一或多种材料或结构的介入堆叠上方)，且可将第二层级处的金属层图案化以在第二层级处形成任何数目的金属线。在一些情况下，可使用与在405处用于形成金属线的工艺相同或类似的工艺形成在415处形成的金属线，但在存储器装置的不同层级处进行应用。因此，在一些情况下，在415处形成的金属线的材料及横截面积可与在405处形成的金属线相同或至少大体上相同。
69.在一些情况下，在405处形成的金属线集合及在410处形成的金属线集合可为同一类型的金属线(例如两个集合可都为字线，或两个集合可都为位线)。在其它情况下，在405处形成的金属线集合及在410处形成的金属线集合可为不同类型的金属线(例如一个集合可为字线，且另一集合可为位线。此外，任何数目的额外材料或结构可形成于第一层级处的金属线下方、第二层级处的金属线上方或第一层级与第二层级之间。举例来说，第一层级及第二层级可均包含于存储器单元的同一叠组205中或可包含于存储器单元的不同叠组205中。
70.在420处，可根据第二参数值集合将第二层级处的金属线暴露于氧化剂。可在420处单独或以任何组合使用参考410描述的所述技术中的任何各者，以将第二层级处的金属线氧化至所要程度。举例来说，可单独或以任何组合调整参考420描述的任何数目的各种参数(例如可使420处的第二参数集合与410处的第一参数集合不同)，以便第二层级处的金属线相较于第一层级处的金属线达到不同氧化程度且因此达到不同电阻率。因此，举例来说，参考410描述的任何参数可在410处具有第一值(设定)及在420处具有第二值。
71.可在至少部分暴露在405处形成的存取线(例如于晶片的表面暴露在405处形成的存取线中的每一者的至少一个表面)时执行与410相关联的一或多个操作，且可在至少部分暴露在415处形成的存取线(例如于晶片的表面暴露在415处形成的存取线中的每一者的至少一个表面)时执行与420相关联的一或多个操作。此外，可在420处以关于410所描述的类似方式与清洁工艺同时或在清洁工艺之后将金属线暴露于氧化剂。
72.图5展示流程图，其示出根据本发明的方面的支持用于存储器装置中的线的可配置电阻率的一或多种方法500。可如本文中所描述通过形成工具或干式处理工具或湿式处理工具或其组件实施方法500的操作。
73.在505处，可形成用于存储器装置的第一存取线集合。可根据本文中所描述的方法执行505的操作。在一些实例中，可通过形成工具执行505的操作的方面。
74.在510处，可将第一存取线集合氧化至第一程度。可根据本文中所描述的方法执行510的操作。在一些实例中，可通过湿式处理工具或干式处理工具执行510的操作的方面。
75.在515处，在氧化第一存取线集合之后，可形成用于存储器装置的第二存取线集合。可根据本文中所描述的方法执行515的操作。在一些实例中，可通过形成工具执行515的操作的方面。
76.在520处，可将第二存取线集合氧化至第二程度。可根据本文中所描述的方法执行520的操作。在一些实例中，可通过湿式处理工具或干式处理工具执行520的操作的方面。
77.在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法500。所述
设备可包含用于形成用于存储器装置的第一存取线集合、将第一存取线集合氧化至第一程度、在氧化第一存取线集合之后形成用于存储器装置的第二存取线集合及将第二存取线集合氧化至第二程度的操作、特征或构件。
78.在本文中所描述的方法500及设备的一些实例中，第二存取线集合可在第一存取线集合上方。
79.在本文中所描述的方法500及设备的一些实例中，第二程度可小于第一程度。
80.本文中所描述的方法500及设备的一些实例可进一步包含用于形成与第一存取线集合耦合的第一存储器单元叠组及形成与第二存取线集合耦合的第二存储器单元叠组的操作、特征或构件。
81.在本文中所描述的方法500及设备的一些实例中，用于氧化第一存取线集合的操作、特征或构件可包含用于将第一存取线集合暴露于包含氧的等离子体的操作、特征或构件，且用于氧化第二存取线集合的操作、特征或构件可包含用于将第二存取线集合暴露于包含氧的等离子体的操作、特征或构件。
82.在本文中所描述的方法500及设备的一些实例中，可将第一存取线集合暴露于作为第一干式蚀刻工艺的部分的包含氧的等离子体，且可将第二存取线集合暴露于作为第二干式蚀刻工艺的部分的包含氧的等离子体。
83.在一些实例中，第一存取线集合及第二存取线集合可形成于晶片上。本文中所描述的方法500及设备的一些实例可进一步包含用于在第一存取线集合可暴露于包含氧的等离子体时施加第一电压到晶片(其中第一程度可基于第一电压)及在第二存取线集合可暴露于包含氧的等离子体时施加第二电压到晶片(其中第二程度可基于第二电压)的操作、特征或构件。
84.在本文中所描述的方法500及设备的一些实例中，可将第一存取线集合暴露于包含氧的等离子体达第一时间量，第一程度基于第一时间量，且可将第二存取线集合暴露于包含氧的等离子体达第二时间量，第二程度基于第二时间量。
85.在一些实例中，第一存取线集合及第二存取线集合可形成于晶片上。本文中所描述的方法500及设备的一些实例可进一步包含用于在第一存取线集合可暴露于包含氧的等离子体时将晶片加热至第一温度(其中第一程度可基于第一温度)及在第二存取线集合可暴露于包含氧的等离子体时将晶片加热至第二温度(其中第二程度可基于第二温度)的操作、特征或构件。
86.本文中所描述的方法500及设备的一些实例可进一步包含用于使用第一功率量激励第一存取线集合可暴露于的等离子体(其中第一程度可基于第一功率量)及使用第二功率量激励第二存取线集合可暴露于的等离子体(其中第二程度可基于第二功率量)的操作、特征或构件。
87.在本文中所描述的方法500及设备的一些实例中，可在第一压力量下将第一存取线集合暴露于包含氧的等离子体，第一程度基于第一压力量，且可在第二压力量下将第二存取线集合暴露于包含氧的等离子体，第二程度基于第二压力量。
88.在本文中所描述的方法500及设备的一些实例中，可将第一存取线集合暴露于包含第一浓度的氧的等离子体，第一程度基于第一浓度，且可将第二存取线集合暴露于包含第二浓度的氧的等离子体，第二程度基于第二浓度。
89.在本文中所描述的方法500及设备的一些实例中，用于氧化第一存取线集合的操作、特征或构件可包含用于将第一存取线集合暴露于过氧化氢的操作、特征或构件，且用于氧化第二存取线集合的操作、特征或构件可包含用于将第二存取线集合暴露于过氧化氢的操作、特征或构件。
90.本文中所描述的方法500及设备的一些实例可进一步包含用于在第一存取线集合可暴露于过氧化氢时将第一存取线集合暴露于氢氧化铵及在存取线的存取线集合的第二集合可暴露于过氧化氢时将第二存取线集合暴露于氢氧化铵的操作、特征或构件。
91.本文中所描述的方法500及设备的一些实例可进一步包含用于在第一存取线集合可暴露于过氧化氢之前将第一存取线集合暴露于氢氧化铵及在存取线的存取线集合的第二集合可暴露于过氧化氢之前将第二存取线集合暴露于氢氧化铵的操作、特征或构件。
92.在本文中所描述的方法500及设备的一些实例中，可将第一存取线集合暴露于过氧化氢达第一时间量，第一程度基于第一时间量，且可将第二存取线集合暴露于过氧化氢达第二时间量，第二程度基于第二时间量。
93.在本文中所描述的方法500及设备的一些实例中，用于将第一存取线集合暴露于过氧化氢的操作、特征或构件可包含用于将第一存取线集合暴露于包含第一浓度的过氧化氢的第一溶液的操作、特征或构件，且用于将第二存取线集合暴露于过氧化氢的操作、特征或构件可包含用于将第二存取线集合暴露于包含第二浓度的过氧化氢的第二溶液的操作、特征或构件。
94.图6展示流程图，其示出根据本发明的方面的支持用于存储器装置中的线的可配置电阻率的一或多种方法600。可如本文中所描述通过形成工具或干式处理工具或其组件实施方法600的操作。
95.在605处，可形成用于存储器装置的第一存取线集合。可根据本文中所描述的方法执行605的操作。在一些实例中，可通过形成工具执行605的操作的方面。
96.在610处，可将第一存取线集合氧化至第一程度，其可包含将第一存取线集合暴露于包含氧的等离子体。可根据本文中所描述的方法执行610的操作。在一些实例中，可通过干式处理工具执行610的操作的方面。
97.在615处，在氧化第一存取线集合之后，可形成用于存储器装置的第二存取线集合。可根据本文中所描述的方法执行615的操作。在一些实例中，可通过形成工具执行615的操作的方面。
98.在620处，可将第二存取线集合氧化至第二程度，其可包含将第二存取线集合暴露于包含氧的等离子体。可根据本文中所描述的方法执行620的操作。在一些实例中，可通过干式处理工具执行620的操作的方面。
99.图7展示流程图，其示出根据本发明的方面的支持用于存储器装置中的线的可配置电阻率的一或多种方法700。可如本文中所描述通过形成工具或湿式处理工具或其组件实施方法700的操作。
100.在705处，可形成用于存储器装置的第一存取线集合。可根据本文中所描述的方法执行705的操作。在一些实例中，可通过形成工具执行705的操作的方面。
101.在710处，可将第一存取线集合氧化至第一程度，其可包含将第一存取线集合暴露于过氧化氢。可根据本文中所描述的方法执行710的操作。在一些实例中，可通过湿式处理
工具执行710的操作的方面。
102.在715处，在氧化第一存取线集合之后，可形成用于存储器装置的第二存取线集合。可根据本文中所描述的方法执行715的操作。在一些实例中，可通过形成工具执行715的操作的方面。
103.在720处，可将第二存取线集合氧化至第二程度，其可包含将第二存取线集合暴露于过氧化氢。可根据本文中所描述的方法执行720的操作。在一些实例中，可通过湿式处理工具执行720的操作的方面。
104.图8展示流程图，其示出根据本发明的方面的支持用于存储器装置中的线的可配置电阻率的一或多种方法800。可如本文中所描述通过形成工具或干式处理工具或湿式处理工具或其组件实施方法800的操作。
105.在805处，可形成存储器单元的叠组的集合。可根据本文中所描述的方法执行805的操作。在一些实例中，可通过形成工具执行805的操作的方面。
106.在810处，可形成多个存取线集合，其中存取线集合中的每一者与存储器单元叠组中的至少一者耦合。可根据本文中所描述的方法执行810的操作。在一些实例中，可通过形成工具执行810的操作的方面。
107.在815处，可氧化包含于多个存取线集合中的一存取线集合。可根据本文中所描述的方法执行815的操作。在一些实例中，可通过湿式处理工具或干式处理工具执行815的操作的方面。
108.在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法800。所述设备可包含用于形成存储器单元的叠组的集合、形成多个存取线集合(其中多个存取线集合中的每一者与存储器单元叠组中的至少一者耦合)及氧化包含于多个存取线集合中的一存取线集合的操作、特征或构件。
109.本文中所描述的方法800及设备的一些实例可进一步包含用于氧化包含于多个存取线集合中的第二存取线集合的操作、特征或构件。在一些实例中，氧化存取线集合包含在所述集合中的每一存取线内形成具有第一厚度的相应第一金属氧化物层，且氧化第二存取线集合包含在第二集合中的每一存取线内形成具有第二厚度的相应第二金属氧化物层。
110.本文中所描述的方法800及设备的一些实例可包含用于基于将存取线集合暴露于包含氧的等离子体或将存取线集合暴露于过氧化氢而氧化存取线集合的操作、特征或构件。
111.应注意，上文所描述的方法描述可能的实施方案，且操作及步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合方法中的两者或更多者的部分。
112.描述了一种设备。所述设备可包含与第一存取线集合耦合的第一存储器单元叠组，其中第一存取线集合各自包含具有第一厚度的金属氧化物，且第二存储器单元叠组在第一存储器单元叠组上方，其中第二存储器单元叠组与第二存取线集合耦合，且其中第二存取线集合各自包含具有第二厚度的金属氧化物。
113.在一些实例中，第一厚度可大于第二厚度。
114.在一些实例中，第一存取线集合可各自包含在具有第一厚度的金属氧化物下方的具有第三厚度的金属，且第二存取线集合可各自包含在具有第二厚度的金属氧化物下方的具有第四厚度的金属。在一些实例中，第四厚度可大于第三厚度。
115.在一些实例中，第一存取线集合及第二存取线集合可各自包含钨，且金属氧化物可包含氧化钨。
116.可使用各种不同技术及技艺中的任一者来表示本文中所描述的信息及信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示在整个上文描述中可能提及的数据、指令、命令、信息、信号、位、符号及码片。一些图式可将信号示出为单一信号；然而，所属领域的一般技术人员应理解，所述信号可表示信号的总线，其中所述总线可具有各种位宽度。
117.术语“电子通信”、“导电接触”、“连接”及“耦合”可指支持组件之间的信号流动的组件之间的关系。如果在组件之间存在可在任何时候支持组件之间的信号流动的任何导电路径，那么组件被视为彼此电子通信(或导电接触或连接或耦合)。在任何给定时间，彼此电子通信(或导电接触或连接或耦合)的组件之间的导电路径可基于包含所连接组件的装置的操作而为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。
118.术语“耦合”指代从信号目前不能够经由导电路径在组件之间传达的组件之间的开路关系到信号能够经由导电路径在组件之间传达的组件之间的闭路关系移动的条件。当例如控制器的组件将其它组件耦合在一起时，所述组件引发允许信号经由先前并不准许信号流动的导电路径而在其它组件之间流动的改变。
119.术语“隔离”指代信号当前不能够在组件之间流动的所述组件之间的关系。如果在组件之间存在开路，那么所述组件彼此隔离。举例来说，由定位于组件之间的开关分离的两个组件在开关断开时彼此隔离。在控制器隔离两个组件时，控制器影响防止信号使用先前准许信号流动的导电路径在组件之间流动的改变。
120.本文所用的术语“层”或“层级”是指几何结构(例如，相对于衬底)的阶层或薄片。每一层或层级可具有三个维度(例如，高度、宽度及深度)且可覆盖表面的至少一部分。举例来说，层或层级可为其中两个维度大于第三维度的三维结构，例如薄膜。层或层级可包含不同元件、组件及/或材料。在一些实例中，一个层或层级可由两个或更多个子层或子层级构成。
121.如本文所用，术语“大体上”意味着经修饰的特性(例如通过术语大体上修饰的动词或形容词)不必为绝对值但足够接近以便实现所述特性的优点。
122.如本文中所使用，术语“电极”可指电导体，且在一些实例中，可用作与存储器单元或存储器阵列的其它组件的电接点。电极可包含提供存储器阵列的元件或组件之间的导电路径的迹线、导线、导电线、导电层或其类似者。
123.本文所论述的包含存储器阵列的装置可形成于半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等上。在一些实例中，衬底为半导体晶片。在其它实例中，衬底可为例如玻璃层上硅(sog)或蓝宝石上硅(sop)的绝缘体上硅(soi)衬底或另一衬底上的半导体材料的外延层。可经由使用包含但不限于磷、硼或砷的各种化学物质掺杂而控制衬底或衬底的子区的导电性。可通过离子植入或通过任何其它掺杂方式在衬底的初始形成或生长期间执行掺杂。
124.本文中所论述的切换组件或晶体管可表示场效应晶体管(fet)且包括包含源极、漏极及栅极的三端装置。所述端可经由导电材料(例如金属)连接到其它电子元件。源极及漏极可为导电的，且可包括重掺杂(例如简并)的半导体区。源极与漏极可通过轻掺杂的半导体区或通道分隔。如果通道为n型(即，大多数载波为信号)，那么fet可称作n型fet。如果通道为p型(即，大多数载波为空穴)，那么fet可称作p型fet。通道可由绝缘栅极氧化物覆盖。可通过将电压施加到栅极来控制通道导电性。举例来说，将正电压或负电压分别施加到n型fet或p型fet可使得通道变得导电。在将大于或等于晶体管的临限电压的电压施加到晶体管栅极时，晶体管可“接通”或“启动”。当将小于晶体管的临限电压的电压施加到晶体管栅极时，晶体管可“断开”或“停用”。
125.本文中结合附图阐述的实施方式描述实例配置，且并不表示可实施或在权利要求书的范围内的所有实例。本文所用的术语“示范性”意味着“充当实例、例子或说明”且并不意味着“优选”或“优于其它实例”。实施方式包含特定细节以提供对所描述技术的理解。然而，可在没有这些具特定细节的情况下实践这些技术。在一些情况下，以框图展示熟知的结构及装置以避免混淆所描述实例的概念。
126.在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标记之后加上短划线及在类似组件之间进行区分的第二标记来区分同一类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一者。
127.可使用各种不同技术及技艺中的任一者来表示本文中所描述的信息及信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示在整个上文描述中可能提及的数据、指令、命令、信息、信号、位、符号及码片。
128.结合本文中的公开内容所描述的各种说明性块及模块可使用通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散闸或晶体管逻辑、离散硬件组件或经设计以执行本文所描述的功能的其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，dsp与微处理器的组合、多个微处理器、一或多个微处理器结合dsp核心或任一其它这种配置)。
129.本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案在本发明及所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任何各者的组合来实施。实施功能的特征也可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。此外，如本文所用(包含在权利要求书中)，“或”在用于项目列表(例如，以例如“中的至少一者”或“中的一或多者”的短语作为结尾的项目列表)中时指示包含性列表，使得例如a、b或c中的至少一者的列表意味着a或b或c或ab或ac或bc或abc(即，a及b及c)。此外，如本文所用，短语“基于”不应被认作对封闭条件集合的参考。举例来说，描述为“基于条件a”的示范性步骤在不脱离本发明的范围的情况下可为基于条件a及条件b两者。换句话说，如本文所用，应以与短语“至少部分基于”相同的方式来解释短语“基于”。
130.提供本文中的描述以使得本领域的技术人员能够进行或使用本发明。对本发明的各种修改对于本领域的技术人员而言将显而易见，且本文中所定义的一般原理可在不脱离本发明的范围的情况下应用于其它变体。因此，本发明并不限于本文中所描述的实例及设计，而是应符合与本文中所公开的原理及新颖特征相一致的最广范围。

技术特征：

1.一种方法，其包括：形成用于存储器装置的第一存取线集合；将所述第一存取线集合氧化至第一程度；在氧化所述第一存取线集合之后，形成用于所述存储器装置的第二存取线集合；及将所述第二存取线集合氧化至第二程度。2.根据权利要求1所述的方法，其中所述第二存取线集合在所述第一存取线集合上方。3.根据权利要求2所述的方法，其中所述第二程度小于所述第一程度。4.根据权利要求1所述的方法，其进一步包括：形成与所述第一存取线集合耦合的第一存储器单元叠组；及形成与所述第二存取线集合耦合的第二存储器单元叠组。5.根据权利要求1所述的方法，其中：氧化所述第一存取线集合包括将所述第一存取线集合暴露于包括氧的等离子体；且氧化所述第二存取线集合包括将所述第二存取线集合暴露于包括氧的等离子体。6.根据权利要求5所述的方法，其中：所述第一存取线集合暴露于作为第一干式蚀刻工艺的一部分的包括氧的等离子体；且所述第二存取线集合暴露于作为第二干式蚀刻工艺的一部分的包括氧的等离子体。7.根据权利要求5所述的方法，其中所述第一存取线集合及所述第二存取线集合形成于晶片上，所述方法进一步包括：当所述第一存取线集合暴露于包括氧的等离子体时，施加第一电压到所述晶片，其中所述第一程度至少部分基于所述第一电压；且当所述第二存取线集合暴露于包括氧的等离子体时，施加第二电压到所述晶片，其中所述第二程度至少部分基于所述第二电压。8.根据权利要求5所述的方法，其中：所述第一存取线集合暴露于包括氧的等离子体达第一时间量，所述第一程度至少部分基于所述第一时间量；且所述第二存取线集合暴露于包括氧的等离子体达第二时间量，所述第二程度至少部分基于所述第二时间量。9.根据权利要求5所述的方法，其中所述第一存取线集合及所述第二存取线集合形成于晶片上，所述方法进一步包括：当所述第一存取线集合暴露于包括氧的等离子体时，将所述晶片加热到第一温度，其中所述第一程度至少部分基于所述第一温度；且当所述第二存取线集合暴露于包括氧的等离子体时，将所述晶片加热到第二温度，其中所述第二程度至少部分基于所述第二温度。10.根据权利要求5所述的方法，其进一步包括：使用第一功率量激励所述第一存取线集合所暴露于的所述等离子体，其中所述第一程度至少部分基于所述第一功率量；且使用第二功率量激励所述第二存取线集合所暴露于的所述等离子体，其中所述第二程度至少部分基于所述第二功率量。11.根据权利要求5所述的方法，其中：
所述第一存取线集合在第一压力量下暴露于包括氧的等离子体，所述第一程度至少部分基于所述第一压力量；且所述第二存取线集合在第二压力量下暴露于包括氧的等离子体，所述第二程度至少部分基于所述第二压力量。12.根据权利要求5所述的方法，其中：所述第一存取线集合暴露于包括第一浓度的氧的等离子体，所述第一程度至少部分基于所述第一浓度；且所述第二存取线集合暴露于包括第二浓度的氧的等离子体，所述第二程度至少部分基于所述第二浓度。13.根据权利要求1所述的方法，其中：氧化所述第一存取线集合包括将所述第一存取线集合暴露于过氧化氢；且氧化所述第二存取线集合包括将所述第二存取线集合暴露于过氧化氢。14.根据权利要求13所述的方法，其进一步包括：在所述第一存取线集合暴露于过氧化氢的同时，将所述第一存取线集合暴露于氢氧化铵；且在所述第二存取线集合暴露于过氧化氢的同时，将所述第二存取线集合暴露于氢氧化铵。15.根据权利要求13所述的方法，其进一步包括：在所述第一存取线集合暴露于过氧化氢之前，将所述第一存取线集合暴露于氢氧化铵；且在所述第二存取线集合暴露于过氧化氢之前，将所述第二存取线集合暴露于氢氧化铵。16.根据权利要求13所述的方法，其中：所述第一存取线集合暴露于过氧化氢达第一时间量，所述第一程度至少部分基于所述第一时间量；且所述第二存取线集合暴露于过氧化氢达第二时间量，所述第二程度至少部分基于所述第二时间量。17.根据权利要求13所述的方法，其中：将所述第一存取线集合暴露于过氧化氢包括将所述第一存取线集合暴露于包括第一浓度的过氧化氢的第一溶液，所述第一程度至少部分基于所述第一浓度；且将所述第二存取线集合暴露于过氧化氢包括将所述第二存取线集合暴露于包括第二浓度的过氧化氢的第二溶液，所述第二程度至少部分基于所述第二浓度。18.一种设备，其包括：第一存储器单元叠组，其与第一存取线集合耦合，其中所述第一存取线集合各自包括具有第一厚度的金属氧化物；及第二存储器单元叠组，其在所述第一存储器单元叠组上方，其中所述第二存储器单元叠组与第二存取线集合耦合，且其中所述第二存取线集合各自包括具有第二厚度的金属氧化物。19.根据权利要求18所述的设备，其中所述第一厚度大于所述第二厚度。
20.根据权利要求18所述的设备，其中：所述第一存取线集合各自包括在具有所述第一厚度的所述金属氧化物下方的具有第三厚度的金属；且所述第二存取线集合各自包括在具有所述第二厚度的所述金属氧化物下方的具有第四厚度的金属。21.根据权利要求20所述的设备，其中所述第四厚度大于所述第三厚度。22.根据权利要求18所述的设备，其中：所述第一存取线集合及所述第二存取线集合各自包括钨；且所述金属氧化物包括氧化钨。23.一种方法，其包括：形成多个存储器单元叠组；形成多个存取线集合，其中所述多个存取线集合中的每一者与所述多个存储器单元叠组中的至少一者耦合；及氧化包含于所述多个存取线集合中的存取线集合。24.根据权利要求23所述的方法，其进一步包括：氧化包含于所述多个存取线集合中的第二存取线集合，其中：氧化所述存取线集合包括在所述集合中的每一存取线内形成具有第一厚度的相应第一金属氧化物层；且氧化所述第二存取线集合包括在所述第二集合中的每一存取线内形成具有第二厚度的相应第二金属氧化物层。25.根据权利要求23所述的方法，其中：氧化所述存取线集合至少部分基于将所述存取线集合暴露于包括氧的等离子体或将所述存取线集合暴露于过氧化氢。

技术总结

本发明描述支持存储器装置的线、例如存储器阵列中的存取线的可配置电阻率的方法、系统及装置。举例来说，存储器装置的不同层级处的金属线能够经氧化至不同程度，以便所述存储器装置的不同层级处的所述线具有不同电阻率。这能够允许在逐层级基础上调节线的所述电阻率，而无需变更用于最初形成所述不同层级处的所述线的制造技术及相关参数，从而能够具有至少关于降低成本及复杂度方面的益处。线能够使用干式或湿式工艺氧化至受控程度。干式或湿式工艺氧化至受控程度。干式或湿式工艺氧化至受控程度。