FPGA/CPLD 应用技术（ Verilog 语言版）第一章 认识数字系统设计开发环境： 一、填空题
1.
（1）11001，19
（2）45，2D
（3无油涡旋机）111111， 63
开关型直流稳压电源
2.建立工程；输入设计；编译工程；设计仿真；器件编程3.Altera
文具盒生产过程
4.
可编程只读存储器 PROM（ Programmable Read Only Memory ） 可编程逻辑阵列 PLA（
Programmable Logic Array ） 可编程阵列逻辑 PAL（ Programmable Array Logic ） 通用阵列逻辑器件 GAL（ Generic Array Logic ） 可擦除可编程逻辑器件 EPLD（ Erasable Programmable Logic Device ） 复杂可编程逻辑器件 CPLD（ Complex Programmable Logic Device ） 现场可编程门阵列 FPGA（ Field Programmable Gate Array ）
5.低密度可编程逻辑器件 （LDPLD） 、高密度可编程逻辑器件 （HDPLD）
6.“与或阵列” 、“门阵列”、 “与或阵列”
7.输入电路、与阵列、或阵列、输出电路
8.可编程功能单元、可编程 I/O 引脚、可编程布线资源和片内存储块 RAM
9.电子设计自动化、 Electronic Design Automatic
10.硬件描述语言、 Hardware Description Language
11.
Programmable Read Only Memory
Programmable Logic Array 可编程逻辑阵列
Programmable Array Logic 可编程阵列逻辑
Generic Array Logic 通用阵列逻辑器件
Erasable Programmable Logic Device 可擦除可编程逻辑器件 Complex Programmable Logic Device 复杂可编程逻辑器件 Field Programmable Gate Array 现场可编程门阵列
Very-High-Speed Hardware Description Language 超高速硬件描述语言
In System Programming 在系统可编程
Look-Up Table 查表
Programmable Logic Device 可编程逻辑器件
Logic Array Blocks 逻辑阵列块
Computer Aided Design 计算机辅助设计技术 CAD
12. 写出下列英文单词的中文意思。 |
（1）工程、项目 | （2） | 向导 |
（3）器件 | （4） | 封装 |
（5）管脚 | （6） | 系列 |
| | |
(7)原理图
(9 )块
(11)输入
(13)编译
(15)分析
(19)报告
(21)节点
(23)功能的
(25)分配
(27)互连
(29)乘积项
(8)图表
(10)符号
(12)输出
(14)信息
(16)综合
(18)汇编、装配
(20)波形
(22)仿真器
(24)时序的
(26)熔丝
(28)宏单元
(30)进位
、问答题
1.画出Quartus II软件的完整设计流程。
答案：如图T1.1所示。
设计输入
完成设计的输入；设计输入可以
有多种形式
块与符号编辑器 宏向导插件管理器
采油助剂约束输入
多媒体音频控制器完成约束的输入；如速度约束、 面积与速度的优先关系、引脚设 置设计输入可以有多种形式
分配编辑器 引脚规划器 设置对话框 布局图编辑器 设计分割窗口
综合
完成设计综合，生成综合网表文 件
布局布线
完成综合网表文件到器件的布局
布线
时序分析
完成综合后电路的时序分析
分析和综合器
RTL查看器
辅助工具
布局布线器
分配编辑器 布局图编辑器 增量布局连线工具 芯片编辑器
Fitter工具
时序分析
报告窗口
技术映射查看器
仿真
完成电路的仿真，包括功能仿真 和时序仿真两种工具
器件编程与配置 完成生成器件下载文件
仿真器
波形编辑器
汇编器
编程器
转换编程文件
图T1.1 Quartus II软件的完整设计流程
2.
答案：共包括以下5步：①建立工程；②输入设计；③编译工程；④设计仿真;
⑤器件编程,
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议