FPGA最⼩系统分析与电路设计
《FPGA最⼩系统分析与电路设计》
部分节选⾃《FPGA应⽤开发⼊门与典型.pdf 》
账本网FPGA最⼩系统包括：FPGA芯⽚、下载电路、外部时钟、复位电路和电源。 如果使⽤NIOS II软嵌⼊式处理器还要包括SDRAM和Flash。
MSEL[1..0]：⽤于选择配置模式，FPGA有多种配置模式，如主动、被动、 快速、正常、串⾏、并⾏等，以此管脚进⾏选择；
DATA0:FPGA串⾏数据输⼊，连接置配置芯⽚的串⾏数据输出管脚；
DCLK:FPGA串⾏时钟输出，为配置器件提供串⾏时钟； nCSO(I/O):FPGA⽚选信号输出，连接⾄配置器件的nCS管脚；
ASDO(I/O):FPGA串⾏数据输出，连接⾄配置器件的ASDI管脚；
nCEO：下载链器件使能输出，在⼀条下载链种，当⼀个器件配置完成后，
实验室废液桶
此信号使能下⼀个器件开始进⾏配置。下载链的最后⼀个器件的nCEO应
悬空。
nCE：下载链器件使能输⼊，连接⾄上⼀个器件的nCEO，下载链的第⼀个
磁盘阵列柜
器件的nCE接地。
nCONFIG:⽤户配置模式起始信号；
nSTATUS：配置状态信号；
CONF_DONE：配置结束信号。
（2）电源引脚
VCCINT：内核电压，与⼯艺有关，例如130nm⼯艺为1.5V，90nm⼯艺为1.2V；
VCCIO：端⼝电压，⼀般为3.3V，也可以选择为5V、1.8V、1.5V；
VREF：参考电压；
GND：信号地。
（4）时钟管脚
VCC_PLL：锁相环管脚电压，直接连VCCIO。
VCCA_PLL：锁相环模拟电压，⼀般通过滤波器连到VCCINT上。
GNDA_PLL：锁相环模拟地。
GNDD_PLL：锁相环数字地。
CLKnum(LVDSCLKnump)：锁相环时钟输⼊，⽀持LVDS时钟输⼊，p接正端,num
表⽰PLL序号。
CLKnum(LVDSCLKnumn)：锁相环时钟输⼊，⽀持LVDS时钟输⼊，n接负端,num
表⽰PLL序号。
PLLnum_OUTp(I/O)：锁相环时钟输出，⽀持LVDS时钟输⼊，p接正端,num
表⽰PLL序号。
PLLnum_OUTn(I/O)：锁相环时钟输出，⽀持LVDS时钟输⼊，n接正端,num
表⽰PLL序号。
（4）JTAG模式与AS模式
FPGA是SRAM型结构，本⾝不能固话程序。因此FPGA需要⼀⽚Flash结构的配置
芯⽚来存储逻辑配置信息，⽤于上电配置。
以Altera公司的FPGA为例，配置芯⽚分为串⾏（EPCSx系列）和并⾏（EPCx系列）其中EPCx为⽼款配置芯⽚，体积⼤，价格⾼，现在常⽤EPCSx系列芯⽚。
JTAG模式是直接将程序下载到FPGA芯⽚上运⾏，可以⽆限擦写，AS模式是将程序下载到编程配置芯⽚上，然后再配置FPGA。
（5）⾼速SDRAM
SDRAM可作为软嵌⼊式系统的(NIOS II)的程序运⾏空间，或者作为⼤量数据的缓冲区。SDRAM是通⽤的存储设备，只要容量和数据位宽相同，不同公司⽣产的芯⽚都是兼容的。
常⽤的有HY57V系列、三星K4S系列和美光MT48LC系列。
（6）电源设计：
AMS11117可以提供1A 电流，线性电源（适⽤于144管脚以下、5万逻辑门以
下的FPGA ）。
AS2830(或LT1085/6)可以提供3A 电流，线性电源（适⽤于240管脚以下，
30万逻辑门以下的FPGA ）。
TPS54350可以提供3A 电流，开关电源（适⽤于⼤封装⼤规模的⾼端FPGA ）。
（7）硬件调试⽅法
（1）先焊接电源部分，使⽤万⽤表测试，排除电源短路等情况后，上电测
试电压是否正确。
（2）然后焊接FPGA及其相关的下载电路，排除引脚粘连，再次测了电源地
之间是否有短路现象，上电测试电压是否正确，然后将⼿排除静电后触摸
触摸调光icFPGA有⽆发烫现象。如果出现FPGA发烫现象，⼀般是出现总线冲突的现象。
这种情况下需要检查外围总线是否出现竞争问题，通常是多⽚存储器⽚选
信号同时选通造成。
（3）以上步骤通过后，连接JTAG，上电运⾏，打开Quartus II，并打开
Programmer，点击Auto DEtect看能否检测到FPGA。
（4）焊接时钟电路、复位电路，并向FPGA下载⼀个程序，检查是否正常⼯作。
普及下来⾃⽹友COM张
刚学FPGA，谁能给俺解释⼀下SDRAM ，SRAM ，FLASH在FPGA中起的作⽤？最好能详细点~谢谢啦
在FPGA开发板上除了内部onchip memory，都有⼏种不同的存储器，⽐如SDRAM，SRAM，FLASH，EPCS。
1.EPCS
FPGA只是⼀个装载软核配置信息的⼀个⼯具，它是基于SRAM的查表，上电的时候需要重新配置，因此⼀定需要⼀个配置芯⽚。⼀般来说Altera公
司Cyclone或者CycloneII系列FPGA相应的配置器件会选择EPCS系列串⾏FLASH。⼀般使⽤AS模式下载EPCS系列器件。但有时候可能遇到AS模式不能成功下载的案例，原理图以及PCB板都是按照推荐电路设计，这时候我们可以通过Flash Loader检验EPCS器件是否良好。即通过JTAG⽅式下载EPCS系列器件。如果这种⽅式还是不能进⾏正确的AS模式的下载的话，可能EPCS器件本⾝已经不能正常⼯作了，此时可以建议更换配置芯⽚了。
在AS模式下，由⽬标FPGA来主动输出控制和同步信号（包括配置始终）给Altera专⽤的串⾏配置芯⽚EPCS*。
2.FLASH
属于EEPROM(电擦除可编程只读存储器)，⼀种不挥发性（Non-Volatile ）内存，在没有电流供应的条件下也能够长久地保持数据，其存储特性相当于硬盘，这项特性正是闪存得以成为各类便携型数字设备的存储介质的基础。
拳击架
在FPGA开发板中⼀般⽤来存储应⽤程序（C程序等）。⽤户可以将程序或⽤户数据烧写⼊Flash，可以通过NiosII IDE中提供的⼯具“Flash Programmer”来实现，⾮常⽅便，当然也可以⾃⼰写代码来将数据烧写⼊Flash。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议