亿道电子技术有限公司(Altium中国一级总代理) Email: Info@51protel
在Altium Designer的Protel中进行FPGA设计综合布线及生成下载文件。 在DXP主页面下（打开软件时缺省设置就出现DXP主页），用鼠标左键点击 File\New\Project\FPGA Project，左边的工程资源管理器中就出现了一个名为发电解液比重计
FPGA_Project1.PrjFpg的FPGA 工程, 现在可以左键点击File\Save Project as 来改变项目的保存路径和项目名称。钢水脱氧
在项目名称上右键点击，在引处的菜单中选择Add new to Project\Schematic，这样，在当前的工程当中添加了一个新的原理图（这里的原理图是指设计FPGA的原理图文件） Sheet1.schDoc, 在原理图文件上右键点击，在引处的菜单中选择Save as 来改变原理图名称和保存路径。
在项目名称上右键点击，在引处的菜单中选择 Add new to Project\VHDL Document ,
这样，在当前的工程当中添加了一个新的VHDL文件VHDL1.Vhd, 在VHDL文件上右键点击，在引处的菜单中选择Save as 来改变VHDL文件名称和保存路径。
现在，我们已经在一个FPGA工程中添加了一张空白的原理图和一个空白的VHDL文件了。
接下来，我们在空白的VHDL文件中输入VHDL源代码，保存文件。
完成VHDL文件设计后，左键VHDL文件名称，在引出的菜单中左键点击 Compile Document xxx.Vhd ,(xxx是用户自己定义的文件名)，对这个VHDL文件进行编译，如果有什么错误信息就会自动启动消息窗口（Message），来提示用户那里有什么样的错误。
经检查没有错误后，保存VHDL文件。
左键双击原理图名称，打开原理图文件，在当前的原理图编辑器环境下，左键点击Design\Creat Sheet Symbol From Sheet, ，在冒出来的对话框上左键点击要生成一个图表符的VHDL文件，选中这个文件，按OK键，这时，光标上就会粘上一个绿的图表符，移动鼠标，把这个图表符放到合适的位置，这时，我们可以看到，源代码的所有端口都在图表符上列出了，如果我们有多个VHDL文件模块，我们可以重复这个操作，在原理图中以生成图表符的方式调用各个VHDL文件模块，
编译以后，就会看到，以生成图表符的方式被调用各个VHDL文件模块自动的的成为原理图文件的子
文件，体现了各个模块文件和上层文件的调用关系。远控多叶排烟口
经检查没有错误后，保存原理图。
在原理图的下方偏右的边框上，左键点击System\Libraries，打开库文件，在库文件的面板里左键点击Libraries可以对当前使用的库文件进行添加，移出和排序。
从FPGA元器件库选中需要的元器件，按Place或拖出我们需要的元器件，用PLACE\WIRE线或PLACE\Bus 总线把它们和我们设计的FPGA模块的图表符连起来，并且给所有的元器件加上相应的标号（Designator）, 保存完成原理图设计。
左键点击Place\Bus 和Plaec\Wire ，用线和总线把各个模块连起来。对要接到FPGA芯片I/O口上的信号，左键点击Place\Port，给每个信号加上一个端口，并且选择好各个端口的属性和名称。
完成原理图设计后，左键点击原理图名称，在引出的菜单中左键点击 Compile Document xxx.SCHDOC ,(xxx是用户自己定义的文件名)，对这个原理图文件进行编译，如果有什么错误信息就会自动启动消息窗口（Message），来提示用户那里有什么样的错误。
亿道电子技术有限公司(Altium中国一级总代理) Email: Info@51protel 经检查没有错误后，保存原理图。
我们已经完成了各个源代码模块的设计，并且已经在顶层将各个模块与器件连接了起来，现在，我们需要一个约束文件来配置FPGA 器件里面逻辑设计中信号的I/O口位置。
在项目名称上右键点击，在引处的菜单中选择Add new to Project\Constraint File ，这样，在当前的工程当中添加了一个新的约束文件straint, 在约束文件上右键点击，在引处的菜单中选择Save as 来改变约束名称和保存路径。
在项目名称上右键点击，保存整个工程，在编译整个工程。
左键点击约束文件，进入约束文件的编辑环境，左键点击Design\Add/Modify….\Parts… 在冒出来的器件对话框中选择目标器件，如选择Xilinx 公司的Spartan2E系列的
XC2S300E-PQ208器件。在列表中双击这个器件，则器件对话框关闭，且在约束文件中就多了一条约束，如Record=Constraint | TargetKind=Part |支的结构
TargetId=XC2S300E-7PQ208C ，表明当前设计的目标器件是XC2S300E-7PQ208C 左键点击Design\Import Port Constraint from Project 当前FPGA工程中的所有的端口就会自动添加到约束文件
中来。
左键点击Design\Fpga Signal Manager，在冒出来信号管理器对话框中，右键点击，在引出的菜单中选择Show\Hide Columns\Pin Number，器件的Pin Number列就会显现，左键点击Assign Unconstrained Signals 按键，给所有的信号加上Pin Number 。右键点击OK按键，关闭信号管理器对话框。保存约束文件。
左键点击Project\Configuration Manager。。。在冒出来配置管理器对话框中，左键点击左下角Configurations 右边的Add 按键，在冒出来命名框里输入一个配置名称，这个配置名称是和约束文件相对应的。在配置管理器对话框中选中配置。（配置名称下面的格子打上勾）。右键点击OK按键，关闭配置管理器对话框。
在项目名称上右键点击，保存整个工程，在编译整个工程。
左键点击View\Device View，进入器件界面，如下图1所示：
亿道电子技术有限公司(Altium中国一级总代理) Email: Info@51protel
图1
如果这时器件界面上有其他无关器件，如下图所示，可右键点击，在拖出的菜单中选择Remove 来删除这个无关的器件，
t恤转印纸
羽毛球发球机在图1 中No Hard Devices附近，可右键点击，在拖出的菜单中选择Add来添加在约束文件中定义使用的器件，同时，整个编译，综合，布局布线标示也出现了。注意，因为硬件板子没有上电，所以Program FPGA 是灰的。
可以一步步运行各个进程，也可以直接点击Build按键，软件就会自动的进行编译，综合，布局布线，并且生成下载文件。如过那一个过程出错，则自动终止进程并出现紫标记，这时就可以在Message 栏中查到相应的出错信息。
如果硬件板子已经加上了电并且联接了Altium的电缆，也可以直接点击Program FPGA 按键，则可以完成所有进程，并且把bit 文件下载到FPGA 中去。
生成的这个下载文件可以用Altium 公司的下载电缆进行下载，也可以用各个FPGA 原厂商的软件和电缆进行下载这个bit 文件
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议