多存储卡的测试方法、装置、计算机设备及存储介质与流程

1.本技术涉及存储技术领域，尤其涉及多存储卡的测试方法、装置、计算机设备及存储介质。

背景技术：

2.随着信息处理技术的发展，对存储装置的需求显著增加。小型的存储装置，如存储卡，由于携带方便、高数据储存量及易于存取的优点而广为使用。基于存储卡的需求增加，于存储卡量产前，存储卡测试流程的重要性也相对提升，并进一步确保存储卡的效能及兼容性。因此，对系统制造商及设计者而言，低成本及高效能的存储卡测试成为一个重要的课题。
3.传统对存储卡测试时，需测试人员手动及逐步地处理测试，用以确保存储卡的效能。举例来说，需通过测试人员手动地插入或拔除每一张存储卡来进行测试。在测试流程中，需要各种不同的测试装置，用以确保存储卡的效能及兼容性。可见传统使用的存储卡测试流程不仅费时也成本昂贵。现有技术中对存储卡的测试原理是，将同一笔数据写入多个存储卡中，然后将数据读出来，验证读出来的数据和写入的数据的吻合度，以此来进行存储卡的操作。
4.此项测试操作有几个特点：一是数据量比较大，比如，待测试的存储设备为存储卡时，若是存储卡的容量为256gb，那么测试数据就是256gb；若是待测试的存储设备为硬盘时，若是硬盘的容量为2t，那么测试数据就得是2t；二是待测试数据都是从主机端(电脑)写入到多个待测试的存储设备。写入
‑‑
读取
‑‑
数据比对；再写入
‑‑
擦除区块—读取
‑‑
数据比对。通常来讲，此类测试流程会反复几次，以此来测试存储设备的存储数据的稳定性。可见测试过程非常漫长，效率低下。

技术实现要素：

5.本技术实施例的目的在于提出一种多存储卡的测试方法、装置、计算机设备及存储介质，以解决现有技术中多存储卡测试过程非常漫长，效率低下的问题。
6.为了解决上述技术问题，本技术提供一种多存储卡的测试方法，采用了如下所述的技术方案，包括下述步骤：
7.获取将数据和多存储卡的编号写入多存储卡的写入命令，所述写入命令包括所述数据和所述编号；
8.解析所述写入命令，获得所述数据和所述编号，将所述数据按照所述编号写入多存储卡中；
9.从每两个不同编号的多存储卡中读取所述数据，将读取到的数据存入比对电路中进行异或运算，根据异或运算的结果来判断所述两个不同编号的多存储卡是否正常。
10.进一步的，在所述获取将数据和多存储卡的编号写入多存储卡的写入命令，所述写入命令携带所述数据和所述编号的步骤之前还包括：
11.设置写入命令的规则。
12.进一步的，所述解析所述写入命令，获得所述数据和所述编号，将所述数据按照所述编号写入多存储卡中的步骤具体包括：
13.解析所述写入命令，获得所述数据和所述编号；
14.将获得的所述数据缓存至缓存区中；
15.将缓存区中的数据按照所述编号写入多存储卡中。
16.进一步的，所述从每两个不同编号的多存储卡中读取所述数据，将读取到的数据放入比对电路中进行异或运算，根据异或运算结果判断多存储卡是否正常的步骤具体包括：
17.按照多存储卡的编号进行两两分组；
18.从每两个不同编号的多存储卡中读取所述数据，将读取到的数据放入比对电路中进行异或运算；
19.如果异或运算结果为0，则判断这两个不同编号的多存储卡是正常的，如果异或运算结果为1，则判断这两个不同编号的多存储卡有一个卡是异常的；
20.对有异常的多存储卡的组别进行标识，再将有异常的多存储卡的组别中的每一个多存储卡与已经检测出的正常的多存储卡进行异或运算，直到检测出所有多存储卡的正常与异常情况。
21.进一步的，所述设置写入命令的规则包括：
22.设置写入命令的第一个字节代表多存储卡的编号。
23.进一步的，在所述从每两个不同编号的多存储卡中读取所述数据，将读取到的数据放入比对电路中进行异或运算，根据异或运算结果判断多存储卡是否正常的步骤之后还包括：
24.显示有异常的多存储卡编号。
25.为了解决上述技术问题，本技术还提供一种多存储卡的测试装置，采用了如下所述的技术方案，包括：
26.获取模块，用于获取将数据和多存储卡的编号写入多存储卡的写入命令，所述写入命令携带所述数据和所述编号；
27.写入模块，用于解析所述写入命令，获得所述数据和所述编号，将所述数据按照所述编号写入多存储卡中；
28.判别模块，用于从每两个不同编号的多存储卡中读取所述数据，将读取到的数据放入比对电路中进行异或运算，根据异或运算结果判断多存储卡是否正常。
29.进一步的，所述写入模块包括：
30.解析模块，用于解析所述写入命令，获得所述数据和所述编号；
31.缓存模块，用于将所述数据缓存至缓存区sram中；
32.输出模块，用于由缓存区sram将所述数据按照所述编号写入多存储卡中。
33.为了解决上述技术问题，本技术还提供一种计算机设备，采用了如下所述的技术方案，包括存储器和处理器，所述存储器中存储有计算机可读指令，所述处理器执行所述计算机可读指令时实现上述的多存储卡的测试方法的步骤。
34.为了解决上述技术问题，本技术还提供一种计算机可读存储介质，采用了如下所
述的技术方案，所述计算机可读存储介质上存储有计算机可读指令，所述计算机可读指令被处理器执行时实现上述的多存储卡的测试方法的步骤。
35.与现有技术相比，本技术主要有以下有益效果：通过对多存储卡进行编号，将数据同时写入多个多存储卡，毋须依赖人力，能自动化执行存储卡的测试，节省成本且能够提升测试效率，测试可靠且易于实现，可普遍适用于存储卡的测试中。
附图说明
36.为了更清楚地说明本技术中的方案，下面将对本技术实施例描述中所需要使用的附图作一个简单介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
37.图1是本技术可以应用于其中的示例性系统架构图；
38.图2本技术的多存储卡的测试方法的一个实施例的流程图；
39.图3是现有技术中多存储卡的测试原理图；
40.图4是现有技术中多存储卡的测试数据传输时序图；
41.图5是本技术的多存储卡的测试数据传输时序图；
42.图6是本技术的数据同时写入多存储卡的一实施例原理图；
43.图7是本技术的数据同时写入多存储卡的另一实施例原理图；
44.图8是本技术的八位的异或电路图；
45.图9是本技术的逻辑电路图；
46.图10是本技术的多存储卡的测试装置的一个实施例的结构示意图；
47.图11是图10所示写入模块一种具体实施方式的结构示意图；
48.图12是本技术的计算机设备的一个实施例的结构示意图。
49.图中，a-或非门，b-与非门，c-非门。
具体实施方式
50.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术；本技术的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。本技术的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。
51.在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本技术的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
52.为了使本技术领域的人员更好地理解本技术方案，下面将结合附图，对本技术实施例中的技术方案进行清楚、完整地描述。
53.如图1所示，系统架构100可以包括第一终端设备101、第二终端设备102、第三终端设备103，网络104和服务器105。网络104用以在第一终端设备101、第二终端设备102、第三
终端设备103和服务器105之间提供通信链路的介质。网络104可以包括各种连接类型，例如有线、无线通信链路或者光纤电缆等等。
54.用户可以使用第一终端设备101、第二终端设备102、第三终端设备103通过网络104与服务器105交互，以接收或发送消息等。第一终端设备101、第二终端设备102、第三终端设备103上可以安装有各种通讯客户端应用，例如网页浏览器应用、购物类应用、搜索类应用、即时通信工具、邮箱客户端、社交平台软件等。
55.第一终端设备101、第二终端设备102、第三终端设备103可以是具有显示屏并且支持网页浏览的各种电子设备，包括但不限于智能手机、平板电脑、电子书阅读器、mp3播放器(moving picture e多存储卡的测试pertsgroup audiolayer iii，动态影像专家压缩标准音频层面3)、mp4(moving picturee多存储卡的测试perts group audio layer iv，动态影像专家压缩标准音频层面4)播放器、膝上型便携计算机和台式计算机等等。
56.服务器105可以是提供各种服务的服务器，例如对第一终端设备101、第二终端设备102、第三终端设备103上显示的页面提供支持的后台服务器。
57.需要说明的是，本技术实施例所提供的多存储卡的测试方法一般由服务器/终端设备执行，相应地，多存储卡的测试装置一般设置于服务器/终端设备中。
58.应该理解，图1中的终端设备、网络和服务器的数目仅仅是示意性的。根据实现需要，可以具有任意数目的终端设备、网络和服务器。
59.实施例一
60.继续参考图2，示出了本技术的多存储卡的测试方法的一个实施例的流程图。所述的多存储卡的测试方法，包括以下步骤：
61.步骤s201，获取将数据和多存储卡的编号写入多存储卡的写入命令，所述写入命令包括所述数据和所述编号。
62.图3是现有技术中多存储卡的测试原理图。如图3所示，现有技术中多存储卡的测试，通常由终端、usb集线器和多存储卡组成测试系统。usb集线器一头是usb接口，另外一头可以是多个接口。多个接口可以相同，也可以不相同。多个接口可以包括sata接口，usb接口，type-c接口等。通过sata接口、usb接口、type-c等接口，连接多存储卡。测试过程中，需要测试人员手动地插入或拔除每一张存储卡如多存储卡1、多存储卡2、多存储卡3、多存储卡4来进行测试。可见，测试起来费时费力。
63.图4是现有技术中多存储卡的测试数据传输时序图。如图4所示，同一笔数据从终端写入到多个存储卡，数据由w1、w2、w3、w4组成；t1时间时数据w1写入到卡1中，t2时间时数据w2写入到卡1中，t3时间时数据w3写入到卡1中，t4时间时数据w4写入到卡1中。可见，数据存储是串行进行的。
64.在本实施例的一些可选的实现方式中，在步骤s201、在获取将数据和多存储卡的编号写入多存储卡的写入命令，所述写入命令包括所述数据和所述编号的步骤之前，上述电子设备还可以执行以下步骤：设置写入命令的规则。
65.例如所述设置写入命令的规则包括：设置写入命令的第一个字节代表多存储卡的编号。当然，也可以根据实际需要，按照实际需要测试的多存储卡数量来定义字节数代表多存储卡的编号。这里，不对多存储卡的编号字节数形成限制。
66.本技术中，对多存储卡进行编号，将编号信息写入多存储卡内，这样方便进行跟踪
测试。
67.在本实施例中，多存储卡的测试方法运行于其上的电子设备(例如图1所示的服务器/终端设备)可以通过有线连接方式或者无线连接方式接收多存储卡的测试请求。需要指出的是，上述无线连接方式可以包括但不限于3g/4g/5g连接、wifi连接、蓝牙连接、wima多存储卡的测试连接、zigbee连接、uwb(ultra wideband)连接、以及其他现在已知或将来开发的无线连接方式。
68.步骤s202，解析所述写入命令，获得所述数据和所述编号，将所述数据按照所述编号写入多存储卡中。
69.在本实施例的一些可选的实现方式中，所述解析所述写入命令，获得所述数据和所述编号，将所述数据按照所述编号写入多存储卡中的步骤具体包括：
70.解析所述写入命令，获得所述数据和所述编号；
71.将获得的所述数据缓存至缓存区中；
72.将缓存区中的数据按照所述编号写入多存储卡中。
73.图5是本技术的多存储卡的测试数据传输时序图。如图5所示，可以在一个t1时间内将数据w1、w2、w3和w4同时写入到存储卡1中，以及控制电路(主控)也可以在t1时间内将数据w1、w2、w3和w4写入到存储卡2或者/和存储卡3或/和存储卡4中。存储卡1、存储卡2、存储卡3、存储卡4等编号是通过解析写入命令所获得的。在t1时间内将数据w1、w2、w3和w4写入到存储卡2或者/和存储卡3或/和存储卡4中之前，可以将数据w1、w2、w3和w4先缓存至缓存区中。设置数据输出缓冲区，用以暂时存放写期间的数据而在内存区预留的一定空间。即利用主存的存储空间来暂存从磁盘中输出的信息。目的是缓和cpu与i/o设备间速度不匹配的矛盾。减少对cpu的中断频率，放宽对cpu中断响应时间的限制。提高cpu和i/o设备之间的并行性。可见采用本实施例，数据存储是并行进行的，可以节省时间。
74.图6是本技术的数据同时写入多存储卡的一实施例原理图。如图6所示，终端发出数据写入到各个存储卡中的指令，cpu执行该指令，cpu控制终端(主机端)的数据先缓存至缓存区sram中。主控是指测试装置的主控，该主控焊接到一个pcb上，pcb一头有连接主机端的接口，另外一头有插接多个存储卡的卡槽，用以实现卡连接到测试板。
75.具体地，开始测试时，主控中的cpu将主机端的数据w1、w2、w3和w4先写入到缓冲区，再将缓冲区的该w1、w2、w3和w4数据写入到各个卡中，以此来实现数据同时写入到各个卡中。
76.步骤s203，从每两个不同编号的多存储卡中读取所述数据，将读取到的数据存入比对电路中进行异或运算，根据异或运算的结果来判断所述两个不同编号的多存储卡是否正常。
77.在本实施例的一些可选的实现方式中，所述从每两个不同编号的多存储卡中读取所述数据，将读取到的数据放入比对电路中进行异或运算，根据异或运算结果判断多存储卡是否正常的步骤具体包括：
78.按照多存储卡的编号进行两两分组；
79.从每两个不同编号的多存储卡中读取所述数据，将读取到的数据放入比对电路中进行异或运算；
80.如果异或运算结果为0，则判断这两个不同编号的多存储卡是正常的，如果异或运
算结果为1，则判断这两个不同编号的多存储卡有一个卡是异常的；
81.对有异常的多存储卡的组别进行标识，再将有异常的多存储卡的组别中的每一个多存储卡与已经检测出的正常的多存储卡进行异或运算，直到检测出所有多存储卡的正常与异常情况。
82.本技术实施例还进一步要求保护同时读取各个卡中的数据，以此来判断数据是否能够被读取和准确地读取(和主机端写入的数据相比较，数据没错误)。基于数据能够被读取和准确地读取来实现对各个卡的性能的测试。
83.图7是本技术的数据同时写入多存储卡的另一实施例原理图。如图7所示，基于此，本技术实施例的主控中还进一步包括一比对电路，更为具体地讲是异或电路。由于是同一笔数据写入到各个卡中，因此主控中的cpu控制从每两个卡中读取数据，将该读取除的数据放入到比对电路中进行异或运算。两个卡中的同一笔数据，数据表达方式是二进制的“0”、“1”，用异或电路来对这些数据进行异或运算处理，若是该两个卡是ok的，那么对从两个卡中读出的数据进行异或运算，异或运算的结果就为“0”；若是两个卡中有一个卡是ng(not good，failed，即失败)的，那么异或运算的结果就为“1”。
84.具体地，由于是从存储卡中读出数据，其数据读出的方式是一个字节一个字节地读出，因此，数据对比即异或运算是逐字节对比，存储卡的数据读写原理为按照一个字节一个字节地读写。
85.进一步，由于数据是由多个字节组成的，因此，比对电路，或者说异或电路实际上是一个字节异或累加电路，数据是连续的，一个字节一个字节地异或运算，实际上是一个累加的逻辑。累加的硬件可以是寄存器。
86.具体地，只要出现一个字节异或运算结果为“1”，则表示有一个卡的测试结果是ng的，那么存储卡的测试结果就可以获知。
87.示例性地，图7中有4个卡，卡1和卡2中的数据进行异或运算，卡3和卡4中的数据进行异或运算，若是卡1和卡2中的数据进行异或运算的结果为“0”，卡3和卡4中的数据进行异或运算的结果为“1”，那么表示卡3和卡4中至少有一个卡是ng的，将卡1和卡3中的数据进行异或运算或者将卡1和卡4中的数据进行异或运算；或者将卡2和卡3中的数据进行异或运算或者将卡2和卡4中的数据进行异或运算。如此一定可以对所有卡中的ng，或者说可以对所有卡进行测试。
88.a与b异或等价于a与b同或取反，即
[0089][0090]
变形得到上述逻辑代数式。
[0091]
对应逻辑电路为两个或非门和一个与门组成。对于8位二进制比较，通过将该逻辑电路串联8组即可。
[0092]
对应单个cmos异或门电路，由一级或非门和一级与或非门组成。对于输入a和b，首先经过或非门得到再经过与或非门得到a和b异或输出。
[0093]
真值表：
[0094]
ab或非门输出与或非门输出0010
010110011100
[0095]
对对存储卡进行测试的流程是：外部数据经过多接口如usb接口，首先输入到sram的bulk fifo等待处理，根据sram1235的data数据要求一次2k或者其他，即部分输入，再将fifo数据根据sram1235的读写要求(sram需要传递给异或电路data，w/r)对其进行编译码操作，操作完成再返回至sram中，根据需要，重新存储到usb或者其他操作。每次写入数据都会覆盖sram fifo之前数据。
[0096]
数据比对举例说明：
[0097]
1001 1100 0011 0001 0101 1110 1011 0111(母卡32位二进制数据)；
[0098]
9 c 3 1 5 e b 7(32位16进制)；
[0099]
1001 1100 0011 0011 0101 1100 1011 0111(子卡32位二进制数据)；
[0100]
9 c3 35 c b 7(16进制)；
[0101]
可见，第4个和第6个8bit位出现错误。
[0102]
异或比对结果：
[0103]
0000 0000 0000 0010 0000 0010 0000 0000(2进制)；
[0104]
0 0 0 2 0 2 0 0(16进制)。
[0105]
图8是本技术的8位的异或电路图。如图8所示，主要包括两种器件nmos与pmos。pmos1的源极s与pmos2的漏极d连接，pmos2的源极分别与pmos5的栅极g、nmos3的栅极g、nmos2的漏极d、nmos1漏极d连接，pmos1、pmos2、nmos1、nmos2构成或非门a。pmos3、pmos4、nmos4、nmos5构成或与非门b。pmos3的漏极d与pmos4的漏极d连接，pmos4的栅极与nmos4的栅极连接，nmos4的源极与nmos5的漏极连接，nmos4的漏极分别与pmos5的源极、nmos3的漏极连接。pmos5与nmos3构成非门c。pmos5的源极与与nmos3的漏极连接。nmos对于g极高电平(为1)则源漏极导通，反之pmos中栅极低电平，源漏极导通。工作原理是：或非门部分对于输入a、b，只有当a、b同时为1(高电平)，输出才为高电平。与非门对于输出a、b，只有当a、b同时为1，输出才是0(低电平)。非门对输入取反。
[0106]
与非门与非门串联对应逻辑代数式：a与b或非，输出值取反(非门)再与a和b的与非门进行与(对应串联)。
[0107]
图9是本技术的逻辑电路图。如图9所示，参照代数式中a与b相与，输出值与a与b的或非值再进行或非操作。
[0108]
在本实施例的一些可选的实现方式中，步骤s203、从每两个不同编号的多存储卡中读取所述数据，将读取到的数据存入比对电路中进行异或运算，根据异或运算的结果来判断所述两个不同编号的多存储卡是否正常之后，还可以包括步骤：显示有异常的多存储卡编号。通过设置显示界面，显示出有异常的多存储卡编号，这样方便用户得知哪些多存储卡需要重新测试或者需要进行维修等，方便用户对有异常的多存储卡进行质量跟进。
[0109]
通过对多存储卡进行编号，将数据同时写入多个多存储卡，毋须依赖人力，能自动化执行存储卡的测试，节省成本且能够提升测试效率，测试可靠且易于实现，可普遍适用于存储卡的测试中。
[0110]
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机可读指令来指令相关的硬件来完成，该计算机可读指令可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，前述的存储介质可为磁碟、光盘、只读存储记忆体(read-only memory，rom)等非易失性存储介质，或随机存储记忆体(random access memory，ram)等。
[0111]
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
[0112]
实施例二
[0113]
进一步参考图10，作为对上述图2所示方法的实现，本技术提供了一种多存储卡的测试装置的一个实施例，该装置实施例与图2所示的方法实施例相对应，该装置具体可以应用于各种电子设备中。
[0114]
如图10所示，本实施例所述的多存储卡的测试装置400包括：获取模块401、写入模块402和判别模块403。其中：
[0115]
获取模块401，用于获取将数据和多存储卡的编号写入多存储卡的写入命令，所述写入命令包括所述数据和所述编号；
[0116]
写入模块402，用于解析所述写入命令，获得所述数据和所述编号，将所述数据按照所述编号写入多存储卡中；
[0117]
判别模块403，用于从每两个不同编号的多存储卡中读取所述数据，将读取到的数据存入比对电路中进行异或运算，根据异或运算的结果来判断所述两个不同编号的多存储卡是否正常。
[0118]
通过对多存储卡进行编号，将数据同时写入多个多存储卡，毋须依赖人力，能自动化执行存储卡的测试，节省成本且能够提升测试效率，测试可靠且易于实现，可普遍适用于存储卡的测试中。
[0119]
参阅图11，为写入模块402一种具体实施方式的结构示意图,写入模块402进一步包括解析模块4021、缓存模块4022和输出模块4023。其中，
[0120]
解析模块4021，用于解析所述写入命令，获得所述数据和所述编号；
[0121]
缓存模块4022，用于将获得的所述数据缓存至缓存区中；
[0122]
输出模块4023，用于将缓存区中的数据按照所述编号写入多存储卡中。
[0123]
通过设置缓存模块，缓和cpu与i/o设备间速度不匹配的矛盾。减少对cpu的中断频率，放宽对cpu中断响应时间的限制，保护了写入数据的完整性。
[0124]
实施例三
[0125]
为解决上述技术问题，本技术实施例还提供计算机设备。具体请参阅图12，图12为本实施例计算机设备基本结构框图。
[0126]
所述计算机设备6包括通过系统总线相互通信连接存储器61、处理器62、网络接口63。需要指出的是，图中仅示出了具有组件存储器61、处理器62和网络接口63的计算机设备
6，但是应理解的是，并不要求实施所有示出的组件，可以替代的实施更多或者更少的组件。其中，本技术领域技术人员可以理解，这里的计算机设备是一种能够按照事先设定或存储的指令，自动进行数值计算和/或信息处理的设备，其硬件包括但不限于微处理器、专用集成电路(application specific integrated circuit，asic)、可编程门阵列(field－programmable gate array，fpga)、数字处理器(digital signal processor，dsp)、嵌入式设备等。
[0127]
所述计算机设备可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。所述计算机设备可以与用户通过键盘、鼠标、遥控器、触摸板或声控设备等方式进行人机交互。
[0128]
所述存储器61至少包括一种类型的可读存储介质，所述可读存储介质包括闪存、硬盘、多存储卡、卡型存储器(例如，sd或d多存储卡的测试存储器等)、随机访问存储器(ram)、静态随机访问存储器(sram)、只读存储器(rom)、电可擦除可编程只读存储器(eeprom)、可编程只读存储器(prom)、磁性存储器、磁盘、光盘等。在一些实施例中，所述存储器61可以是所述计算机设备6的内部存储单元，例如该计算机设备6的硬盘或内存。在另一些实施例中，所述存储器61也可以是所述计算机设备6的外部存储设备，例如该计算机设备6上配备的插接式硬盘，智能存储卡(smart media card,smc)，安全数字(secure digital,sd)卡，闪存卡(flash card)等。当然，所述存储器61还可以既包括所述计算机设备6的内部存储单元也包括其外部存储设备。本实施例中，所述存储器61通常用于存储安装于所述计算机设备6的操作系统和各类应用软件，例如多存储卡的测试方法的计算机可读指令等。此外，所述存储器61还可以用于暂时地存储已经输出或者将要输出的各类数据。
[0129]
所述处理器62在一些实施例中可以是中央处理器(central processing unit，cpu)、控制器、微控制器、微处理器、或其他数据处理芯片。该处理器62通常用于控制所述计算机设备6的总体操作。本实施例中，所述处理器62用于运行所述存储器61中存储的计算机可读指令或者处理数据，例如运行所述多存储卡的测试方法的计算机可读指令。
[0130]
所述网络接口63可包括无线网络接口或有线网络接口，该网络接口63通常用于在所述计算机设备6与其他电子设备之间建立通信连接。
[0131]
通过对多存储卡进行编号，将数据同时写入多个多存储卡，毋须依赖人力，能自动化执行存储卡的测试，节省成本且能够提升测试效率，测试可靠且易于实现，可普遍适用于存储卡的测试中。
[0132]
实施例四
[0133]
本技术还提供了另一种实施方式，即提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机可读指令，所述计算机可读指令可被至少一个处理器执行，以使所述至少一个处理器执行如上述的多存储卡的测试方法的步骤。
[0134]
通过对多存储卡进行编号，将数据同时写入多个多存储卡，毋须依赖人力，能自动化执行存储卡的测试，节省成本且能够提升测试效率，测试可靠且易于实现，可普遍适用于存储卡的测试中。
[0135]
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本技术的技术方案本质上或者说对现有技术做
出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如rom/ram、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本技术各个实施例所述的方法。
[0136]
显然，以上所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例，附图中给出了本技术的较佳实施例，但并不限制本技术的专利范围。本技术可以以许多不同的形式来实现，相反地，提供这些实施例的目的是使对本技术的公开内容的理解更加透彻全面。尽管参照前述实施例对本技术进行了详细的说明，对于本领域的技术人员来而言，其依然可以对前述各具体实施方式所记载的技术方案进行修改，或者对其中部分技术特征进行等效替换。凡是利用本技术说明书及附图内容所做的等效结构，直接或间接运用在其他相关的技术领域，均同理在本技术专利保护范围之内。

技术特征：

1.一种多存储卡的测试方法，其特征在于，包括下述步骤：获取将数据和多存储卡的编号写入多存储卡的写入命令，所述写入命令包括所述数据和所述编号；解析所述写入命令，获得所述数据和所述编号，将所述数据按照所述编号写入多存储卡中；从每两个不同编号的多存储卡中读取所述数据，将读取到的数据存入比对电路中进行异或运算，根据异或运算的结果来判断所述两个不同编号的多存储卡是否正常。2.根据权利要求1所述的多存储卡的测试方法，其特征在于，在所述获取将数据和多存储卡的编号写入多存储卡的写入命令，所述写入命令携带所述数据和所述编号的步骤之前还包括：设置写入命令的规则。3.根据权利要求1所述的多存储卡的测试方法，其特征在于，所述解析所述写入命令，获得所述数据和所述编号，将所述数据按照所述编号写入多存储卡中的步骤具体包括：解析所述写入命令，获得所述数据和所述编号；将获得的所述数据缓存至缓存区中；将缓存区中的数据按照所述编号写入多存储卡中。4.根据权利要求1所述的多存储卡的测试方法，其特征在于，所述从每两个不同编号的多存储卡中读取所述数据，将读取到的数据放入比对电路中进行异或运算，根据异或运算结果判断多存储卡是否正常的步骤具体包括：按照多存储卡的编号进行两两分组；从每两个不同编号的多存储卡中读取所述数据，将读取到的数据放入比对电路中进行异或运算；如果异或运算结果为0，则判断这两个不同编号的多存储卡是正常的，如果异或运算结果为1，则判断这两个不同编号的多存储卡有一个卡是异常的；对有异常的多存储卡的组别进行标识，再将有异常的多存储卡的组别中的每一个多存储卡与已经检测出的正常的多存储卡进行异或运算，直到检测出所有多存储卡的正常与异常情况。5.根据权利要求2所述的多存储卡的测试方法，其特征在于，所述设置写入命令的规则包括：设置写入命令的第一个字节代表多存储卡的编号。6.根据权利要求1至5任意一项所述的多存储卡的测试方法，其特征在于，在所述从每两个不同编号的多存储卡中读取所述数据，将读取到的数据放入比对电路中进行异或运算，根据异或运算结果判断多存储卡是否正常的步骤之后还包括：显示有异常的多存储卡编号。7.一种多存储卡的测试装置，其特征在于，包括：获取模块，用于获取将数据和多存储卡的编号写入多存储卡的写入命令，所述写入命令包括所述数据和所述编号；写入模块，用于解析所述写入命令，获得所述数据和所述编号，将所述数据按照所述编号写入多存储卡中；
判别模块，用于从每两个不同编号的多存储卡中读取所述数据，将读取到的数据存入比对电路中进行异或运算，根据异或运算的结果来判断所述两个不同编号的多存储卡是否正常。8.根据权利要求7所述的多存储卡的测试装置，其特征在于，所述写入模块包括：解析模块，用于解析所述写入命令，获得所述数据和所述编号；缓存模块，用于将获得的所述数据缓存至缓存区中；输出模块，用于将缓存区中的数据按照所述编号写入多存储卡中。9.一种计算机设备，包括存储器和处理器，所述存储器中存储有计算机可读指令，所述处理器执行所述计算机可读指令时实现如权利要求1至6中任一项所述的多存储卡的测试方法的步骤。10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机可读指令，所述计算机可读指令被处理器执行时实现如权利要求1至6中任一项所述的多存储卡的测试方法的步骤。

技术总结

本申请属于存储技术领域，涉及一种多存储卡的测试方法、装置、计算机设备及存储介质，所述方法包括步骤：获取将数据和多存储卡的编号写入多存储卡的写入命令，所述写入命令携带所述数据和所述编号；解析所述写入命令，获得所述数据和所述编号，将所述数据按照所述编号写入多存储卡中；从每两个不同编号的多存储卡中读取所述数据，将读取到的数据放入比对电路中进行异或运算，根据异或运算结果判断多存储卡是否正常。采用本申请，通过对多存储卡进行编号，将数据同时写入多个多存储卡，毋须依赖人力，能自动化执行存储卡的测试，节省成本且能够提升测试效率，测试可靠且易于实现，可普遍适用于存储卡的测试中。适用于存储卡的测试中。适用于存储卡的测试中。