首页 > 专利技术

存储系统及其操作方法与流程

存储系统及其操作方法
1.相关申请的交叉引用
2.本技术要求于2020年11月25日提交的、申请号为10-2020-0159453的韩国专利申请的优先权，该韩国专利申请通过引用整体并入本文。
技术领域
3.实施例涉及一种存储系统及其操作方法。

背景技术：

4.存储器系统包括数据存储装置，该数据存储装置基于来自诸如计算机、服务器、智能电话、平板pc或其他电子装置的主机的请求来存储数据。存储器系统的示例涵盖了从传统的基于磁盘的硬盘驱动器(hdd)到诸如固态驱动器(ssd)、通用闪存装置(ufs)或嵌入式mmc(emmc)装置的基于半导体的数据存储装置。
5.存储器系统可以进一步包括用于控制存储器装置的存储器控制器。存储器控制器可以从主机接收命令，并且可以运行命令，或基于所接收的命令，控制对存储器系统中的存储器装置的读取/写入/擦除操作。存储器控制器可以用于运行固件操作，以执行用于控制这些操作的逻辑运算。
6.在基于这种存储器系统的存储系统中，在执行上述操作的过程中内部温度可能会升高。因此，为了防止由于温度的快速升高而引起的错误，存储系统需要将内部温度调节到一定水平以下。

技术实现要素：

7.本公开的实施例可以提供一种能够有效地执行热节流的存储系统及其操作方法。
8.另外，本公开的实施例可以提供一种能够最小化热节流过程期间发生的性能劣化的存储系统及其操作方法。
9.一方面，本公开的实施例可以提供一种存储系统，该存储系统包括n个(n是自然数)温度传感器、m个(m是2或更大的自然数)模块以及用于对m个模块执行热节流的温度处理器电路。
10.温度处理器电路可以基于从n个温度传感器收集的n个温度信息条和与n个温度传感器相对应的n个权重，来确定m个模块中的每一个的热节流等级，其中对于m个模块中的每一个，n个权重是不同的。
11.温度处理器电路可以基于m个模块的热节流等级，分别对m个模块执行热节流。
12.另一方面，本公开的实施例可以提供一种存储系统的操作方法，该存储系统包括n个(n是自然数)温度传感器和m个(m是2或更大的自然数)模块。
13.存储系统的操作方法可以包括从n个温度传感器收集n个温度信息条。
14.存储系统的操作方法可以包括基于n个温度信息条和与n个温度传感器相对应的n个权重，确定m个模块中的每一个的热节流等级，其中对于m个模块中的每一个，n个权重是
不同的。
15.存储系统的操作方法可以包括基于m个模块的热节流等级，分别对m个模块执行热节流。
16.另一方面，本公开的实施例可以提供一种系统，该系统包括模块，该模块分别设置在物理位置处。
17.该系统可以包括n个温度传感器，该n个温度传感器分别设置在物理位置处，并且每个温度传感器都适于通过感测模块的温度来生成温度信息。
18.该系统可以包括热节流控制器，该热节流控制器适于基于n个温度信息条和模块中的所选择的模块的n个权重，对所选择的模块执行热节流操作。
19.根据所选择的模块和n个温度传感器中的相应温度传感器之间的一对距离和热导率来确定n个权重中的每一个，其中n是自然数。
20.根据本公开的实施例，通过对与发热具有高度相关性的模块集中地执行热节流，可以有效地执行热节流并且最小化热节流过程期间发生的性能劣化。
附图说明
21.图1是示出基于所公开技术的实施例的存储器系统的配置的示意图。
22.图2是示意性地示出基于所公开技术的实施例的存储器装置的框图。
23.图3是示出基于所公开技术的实施例的存储器装置的字线和位线的结构的示图。
24.图4是根据本公开实施例的存储系统的示意图。
25.图5是示出根据本公开的实施例的存储系统的操作的流程图。
26.图6是示出根据本公开的实施例的存储系统确定m个模块的热节流等级的示例的示图。
27.图7是示出根据本公开的实施例的存储系统确定m个模块的热节流等级的另一示例的示图。
28.图8是示出确定应用于图7的第一模块的一组权重的示例的示图。
29.图9是示出确定图8中的第一模块与相应的n个温度传感器之间的热导率的示例的示图。
30.图10是示出确定图7中的每个模块的热节流等级的示例的示图。
31.图11是示出确定图7中的每个模块的热节流等级的另一示例的示图。
32.图12是示出根据本公开的实施例的存储系统的操作方法的示图。
33.图13是示出基于所公开技术的一些实施例的计算系统的配置的示图。
具体实施方式
34.在下文中，参照附图详细地描述了本公开的实施例。在整个说明书中，对“实施例”、“另一实施例”等的参考不一定仅针对一个实施例，并且对任何这种短语的不同参考不一定针对相同的实施例。当在本文中使用时，术语“多个实施例”不一定指所有实施例。
35.图1是示出基于所公开技术的实施例的存储器系统100的示意性配置的示图。
36.在一些实施方案中，存储器系统100可以包括被配置为存储数据的存储器装置110以及被配置为控制存储器装置110的存储器控制器120。
37.存储器装置110可以包括多个存储块，每个存储块包括用于存储数据的多个存储器单元。存储器装置110可以被配置为响应于从存储器控制器120接收的控制信号而操作。存储器装置110的操作可以包括例如读取操作、编程操作(也被称为“写入操作”)、擦除操作等。
38.存储器装置110中的存储器单元用于存储数据并且可以布置在存储器单元阵列中。存储器单元阵列可以被划分为存储器单元的存储块，并且每个块包括存储器单元的不同页面。在nand闪速存储器装置的典型实施方案中，存储器单元的页面是可以被编程或写入的最小存储单位，并且存储器单元中存储的数据可以以块层级被擦除。
39.在一些实施方案中，存储器装置110可以被实施为诸如以下的各种类型：双倍数据速率同步动态随机存取存储器(ddr sdram)、第四代低功率双倍数据速率(lpddr4)sdram、图形双倍数据速率(gddr)sram、低功耗ddr(lpddr)、rambus动态随机存取存储器(rdram)、nand闪速存储器、垂直nand闪速存储器、nor闪速存储器、电阻式随机存取存储器(rram)、相变随机存取存储器(pram)、磁阻随机存取存储器(mram)、铁电随机存取存储器(fram)或自旋转移力矩随机存取存储器(stt-ram)。
40.存储器装置110可以以三维阵列结构来实施。所公开技术的一些实施例可以应用于具有电荷存储层的任何类型的闪速存储器装置。在实施方案中，电荷存储层可以由导电材料形成，这种电荷存储层可以被称为浮置栅极。在另一实施方案中，电荷存储层可以由绝缘材料形成，这种闪速存储器装置可以被称为电荷撷取闪存(ctf)。
41.存储器装置110可以被配置为从存储器控制器120接收命令和地址，以访问存储器单元阵列的使用该地址所选择的区域。也就是说，存储器装置110可以在存储器装置的、具有与从存储器控制器120接收的地址相对应的物理地址的存储器区域中，执行与所接收到的命令相对应的操作。
42.在一些实施方案中，存储器装置110可以执行编程操作、读取操作、擦除操作等。在编程操作期间，存储器装置110可以将数据写入由地址选择的区域中。在读取操作期间，存储器装置110可以从由地址选择的存储器区域中读取数据。在擦除操作期间，存储器装置110可以擦除存储在由地址选择的存储器区域中的数据。
43.存储器控制器120可以控制对存储器装置110执行的写入(编程)操作、读取操作、擦除操作和后台操作。后台操作可以包括例如被实施以优化存储器装置110的整体性能的操作，诸如垃圾收集(gc)操作、损耗均衡(wl)操作和坏块管理(bbm)操作。
44.存储器控制器120可以在主机的请求下控制存储器装置110的操作。可选地，当存储器控制器120执行存储器装置的这些后台操作时，即使在没有来自主机的请求的情况下，存储器控制器120也可以控制存储器装置110的操作。
45.存储器控制器120和主机可以是单独的装置。在一些实施方案中，存储器控制器120和主机可以被集成并实施为单个装置。在下面的描述中，作为示例，存储器控制器120和主机将作为单独的装置进行讨论。
46.参照图1，存储器控制器120可以包括存储器接口122、控制电路123和主机接口121。
47.主机接口121可以被配置为提供用于与主机通信的接口。
48.当从主机host接收命令时，控制电路123可以通过主机接口121接收命令，并且可
以执行处理所接收到的命令的操作。
49.存储器接口122可以直接地或间接地连接到存储器装置110以提供用于与存储器装置110通信的接口。也就是说，存储器接口122可以被配置为向存储器装置110和存储器控制器120提供用于存储器控制器120的接口，以基于来自控制电路123的控制信号和指令对存储器装置110执行内存操作。
50.控制电路123可以被配置为通过存储器控制器120来控制存储器装置110的操作。例如，控制电路123可以包括处理器124和工作存储器125。控制电路123可以进一步包括错误检测/校正电路(ecc电路)126等。
51.处理器124可以控制存储器控制器120的全部操作。处理器124可以执行逻辑运算。处理器124可以通过主机接口121与主机host通信。处理器124可以通过存储器接口122与存储器装置110通信。
52.处理器124可以用于执行与闪存转换层(ftl)相关联的操作，以有效地管理对存储器系统100的内存操作。处理器124可以通过ftl将由主机提供的逻辑块地址(lba)转换为物理块地址(pba)。ftl可以接收lba并且通过使用映射表将lba转换为pba。
53.基于映射单元，存在ftl可以采用的多种地址映射方法。典型的地址映射方法可以包括页面映射方法、块映射方法和混合映射方法。
54.处理器124可以被配置为使从主机接收到的数据随机化，以将经随机化的数据写入存储器单元阵列。例如，处理器124可以通过使用随机化种子来使从主机接收到的数据随机化。经随机化的数据被提供到存储器装置110，并且被写入存储器单元阵列。
55.处理器124可以被配置为在读取操作期间使从存储器装置110接收到的数据去随机化。例如，处理器124可以通过使用去随机化种子来使从存储器装置110接收到的数据去随机化。经去随机化的数据可以输出到主机host。
56.处理器124可以运行固件(fw)，以控制存储器控制器120的操作。处理器124可以控制存储器控制器120的全部操作，并且为了执行逻辑运算，可以在启动期间运行(驱动)加载到工作存储器125中的固件。
57.固件是指存储在某个非易失性存储器上的程序或软件，并且在存储器系统100内部运行。
58.在一些实施方案中，固件可以包括各种功能层。例如，固件可以包括以下中的至少一个：闪存转换层(ftl)，被配置为将主机host请求中的逻辑地址转换为存储器装置110的物理地址；主机接口层(hil)，被配置为解释主机host向诸如存储器系统100的数据存储装置发出的命令并且将该命令传递到ftl；以及闪存接口层(fil)，被配置为将由ftl发出的命令传递到存储器装置110。
59.例如，固件可以存储在存储器装置110中，然后被加载到工作存储器125中。
60.工作存储器125可以存储操作存储器控制器120所必需的固件、编程代码、命令或数据条。工作存储器125可以包括作为易失性存储器的例如静态ram(sram)、动态ram(dram)和同步ram(sdram)之中的至少一个。
61.错误检测/校正电路126可以被配置为通过使用错误检测和校正码来检测和校正数据中的一个或多个错误位。在一些实施方案中，经过错误检测和校正的数据可以包括工作存储器125中存储的数据以及从存储器装置110检索的数据。
62.错误检测/校正电路126可以被实施为通过使用错误校正码来对数据进行解码。错误检测/校正电路126可以通过使用各种解码方案来实施。例如，可以使用执行非系统代码解码的解码器或执行系统代码解码的解码器。
63.在一些实施方案中，错误检测/校正电路126可以基于扇区检测一个或多个错误位。也就是说，每条读取数据可以包括多个扇区。在该专利文件中，扇区可以指小于闪速存储器的读取单位(例如，页面)的数据单位。构成每条读取数据的扇区可以基于地址进行映射。
64.在一些实施方案中，错误检测/校正电路126可以计算位错误率(ber)，并且逐个扇区地确定数据中的错误位的数量是否在错误校正能力之内。例如，如果ber高于参考值，则错误检测/校正电路126可以确定相应的扇区中的错误位是不可校正的，并且将相应的扇区标记为“失败”。如果ber小于或等于参考值，则错误检测/校正电路126可以确定相应的扇区是可校正的，或可将相应的扇区标记为“通过”。
65.错误检测/校正电路126可以对所有读取数据顺序地执行错误检测和校正操作。当读取数据中包括的扇区是可校正的时，错误检测/校正电路126可以继续到下一扇区，以检查是否需要对下一扇区进行错误校正操作。在以这种方式完成针对所有读取数据的错误检测和校正操作之后，错误检测/校正电路126可以获取关于读取数据中哪个扇区被认为是不可校正的信息。错误检测/校正电路126可以将这种信息(例如，不可校正位的地址)提供到处理器124。
66.存储器系统100还可以包括总线127，以在存储器控制器120的构成元件(即，主机接口121、存储器接口122、处理器124、工作存储器125和错误检测/校正电路126)之间提供通道。总线127可以包括例如用于传递各种类型的控制信号和命令的控制总线，以及用于传递各种类型的数据的数据总线。
67.通过示例的方式，图1示出了存储器控制器120的上述构成元件。注意的是，可以省略附图中示出的那些元件中的一些，或者可以将存储器控制器120的上述构成元件中的一些集成到单个元件中。另外，在一些实施方案中，可以将一个或多个其他构成元件添加到存储器控制器120的上述构成元件。
68.图2是示意性地示出基于所公开技术的实施例的存储器装置110的框图。
69.在一些实施方案中，基于所公开技术的实施例的存储器装置110可以包括存储器单元阵列210、地址解码器220、读取/写入电路230、控制逻辑240以及电压生成电路250。
70.存储器单元阵列210可以包括多个存储块blk1至blkz，其中z是等于或大于2的自然数。
71.在多个存储块blk1至blkz中，可以将多个字线wl和多个位线bl设置成行和列，并且可以布置多个存储器单元mc。
72.多个存储块blk1至blkz可以通过多个字线wl连接到地址解码器220。多个存储块blk1至blkz可以通过多个位线bl连接到读取/写入电路230。
73.多个存储块blk1至blkz中的每一个可以包括多个存储器单元。例如，多个存储器单元是非易失性存储器单元。在一些实施方案中，这种非易失性存储器单元可以以垂直沟道结构布置。
74.存储器单元阵列210可以被配置为具有二维结构的存储器单元阵列。在一些实施
方案中，存储器单元阵列210可以以三维结构布置。
75.存储器单元阵列210中包括的多个存储器单元中的每一个可以存储至少一位数据。例如，存储器单元阵列210中包括的多个存储器单元中的每一个可以是被配置为存储一位数据的单层单元(slc)。作为另一示例，存储器单元阵列210中包括的多个存储器单元中的每一个可以是被配置为每存储器单元存储两位数据的多层单元(mlc)。作为另一示例，存储器单元阵列210中包括的多个存储器单元中的每一个可以是被配置为每存储器单元存储三位数据的三层单元(tlc)。作为另一示例，存储器单元阵列210中包括的多个存储器单元中的每一个可以是被配置为每存储器单元存储四位数据的四层单元(qlc)。作为另一示例，存储器单元阵列210可以包括多个存储器单元，多个存储器单元中的每一个可以被配置为每存储器单元存储至少五位数据。
76.参照图2，地址解码器220、读取/写入电路230、控制逻辑240和电压生成电路250可以作为被配置为驱动存储器单元阵列210的外围电路而操作。
77.地址解码器220可以通过多个字线wl连接到存储器单元阵列210。
78.地址解码器220可以被配置为响应于控制逻辑240的命令和控制信号而操作。
79.地址解码器220可以通过存储器装置110内部的输入/输出缓冲器接收地址。地址解码器220可以被配置为对所接收到的地址之中的块地址进行解码。地址解码器220可以基于经解码的块地址选择至少一个存储块。
80.地址解码器220可以从电压生成电路250接收读取电压vread和通过电压vpass。
81.在读取操作期间，地址解码器220可以将读取电压vread施加到所选择存储块内部的所选择字线wl，并且可以将通过电压vpass施加到剩余的未选择字线wl。
82.在编程验证操作期间，地址解码器220可以将由电压生成电路250生成的验证电压施加到所选择存储块内部的所选择字线wl，并且可以将通过电压vpass施加到剩余的未选择字线wl。
83.地址解码器220可以被配置为对所接收的地址之中的列地址进行解码。地址解码器220可以将经解码的列地址传输到读取/写入电路230。
84.存储器装置110可以逐个页面地执行读取操作和编程操作。在请求读取操作和编程操作时所接收到的地址可以包括块地址、行地址和列地址中的至少一个。
85.地址解码器220可以基于块地址和行地址选择一个存储块和一个字线。列地址可以由地址解码器220进行解码，并且被提供到读取/写入电路230。
86.地址解码器220可以包括块解码器、行解码器、列解码器和地址缓冲器中的至少一个。
87.读取/写入电路230可以包括多个页面缓冲器pb。当存储器单元阵列210执行读取操作时，读取/写入电路230可以作为“读取电路”操作，并且当存储器单元阵列210执行写入操作时，读取/写入电路230可以作为“写入电路”操作。
88.上述读取/写入电路230也被称为页面缓冲器电路或数据寄存器电路，该页面缓冲器电路包括多个页面缓冲器pb。读取/写入电路230可以包括参与数据处理功能的数据缓冲器，并且在一些实施方案中，可以进一步包括用于数据高速缓存的高速缓存缓冲器。
89.多个页面缓冲器pb可以通过多个位线bl连接到存储器单元阵列210。为了在读取操作和编程验证操作期间检测或感测存储器单元的阈值电压vth，多个页面缓冲器pb可以
连续地向连接到存储器单元的位线bl供应感测电流，以在感测节点处检测与根据相应的存储器单元的编程状态而变化的电流量成比例的变化，并且可以将相应的电压保持或锁存为感测数据。
90.读取/写入电路230可以响应于从控制逻辑240输出的页面缓冲器控制信号而操作。
91.在读取操作期间，读取/写入电路230感测存储器单元的电压值，并且该电压值作为数据被读出。读取/写入电路230临时存储检索到的数据，并且将数据data输出到存储器装置110的输入/输出缓冲器。在实施例中，除了页面缓冲器pb或页面寄存器之外，读取/写入电路230还可以包括列选择电路。
92.控制逻辑240可以连接到地址解码器220、读取/写入电路230和电压生成电路250。控制逻辑240可以通过存储器装置110的输入/输出缓冲器接收命令cmd和控制信号ctrl。
93.控制逻辑240可以被配置为响应于控制信号ctrl而控制存储器装置110的全部操作。控制逻辑240可以输出用于将多个页面缓冲器pb的感测节点的电压电平调节到预充电电压电平的控制信号。
94.控制逻辑240可以控制读取/写入电路230以在存储器单元阵列210中执行读取操作。电压生成电路250可以响应于从控制逻辑240输出的电压生成电路控制信号，生成在读取操作期间使用的读取电压vread和通过电压vpass。
95.存储器装置110中包括的存储块blk可以包括多个页面pg。在一些实施方案中，按列布置的多个存储器单元形成存储器单元串，并且按行布置的多个存储器单元形成存储块。多个页面pg中的每一个都联接到字线wl中的一个，并且存储器单元串str中的每一个都联接到位线bl中的一个。
96.在存储块blk中，可以将多个字线wl和多个位线bl布置成行和列。例如，多个字线wl中的每一个可以沿行方向布置，并且多个位线bl中的每一个可以沿列方向布置。又例如，多个字线wl中的每一个可以沿列方向布置，并且多个位线bl中的每一个可以沿行方向布置。
97.在一些实施方案中，多个字线wl和多个位线bl可以彼此相交，从而寻址多个存储器单元mc的阵列中的单个存储器单元。在一些实施方案中，每个存储器单元mc可以包括晶体管tr，该晶体管tr包括可以保持电荷的材料层。
98.例如，布置在每个存储器单元mc中的晶体管tr可以包括漏极、源极和栅极。晶体管tr的漏极(或源极)可以直接地或经由另一晶体管tr连接到相应的位线bl。晶体管tr的源极(或漏极)可以直接地或经由另一晶体管tr连接到源极线(其可以是接地的)。晶体管tr的栅极可以包括由绝缘体围绕的浮置栅极(fg)和从字线wl向其施加栅极电压的控制栅极(cg)。
99.在多个存储块blk1至blkz的每一个中，第一选择线(也被称为源极选择线或漏极选择线)可以额外地布置在两个最外字线之中更靠近读取/写入电路230的第一最外字线的外部，并且第二选择线(也被称为漏极选择线或源极选择线)可以额外地布置在另一第二最外字线的外部。
100.在一些实施方案中，可以在第一最外字线和第一选择线之间额外地布置至少一个虚设字线。另外，可以在第二最外字线和第二选择线之间额外地布置至少一个虚设字线。
101.可以逐个页面地执行存储块的读取操作和编程操作(写入操作)，并且可以逐个存
储块地执行擦除操作。
102.图3是示出基于所公开技术的实施例的存储器装置110的字线wl和位线bl的结构的示图。
103.参照图3，存储器装置110具有存储器单元mc布置在其中的内核区域以及辅助区域(除内核区域以外的剩余区域)，以包括用于执行存储器单元阵列210的操作的电路。
104.在内核区域中，在一个方向上布置的一定数量的存储器单元可以被称为“页面”pg，并且串联联接的一定数量的存储器单元可以被称为“存储器器单元串”str。
105.字线wl1至wl9可以连接到行解码器310。位线bl可以连接到列解码器320。对应于图2的读取/写入电路230的数据寄存器330可以存在于多个位线bl和列解码器320之间。
106.多个字线wl1至wl9可以对应于多个页面pg。
107.例如，如图3所示，多个字线wl1至wl9中的每一个可以对应于一个页面pg。当多个字线wl1至wl9中的每一个的大小较大时，多个字线wl1至wl9中的每一个可以对应于至少两个(例如，两个或四个)页面pg。每个页面pg是编程操作和读取操作中的最小单位，并且在执行编程操作和读取操作时，相同的页面pg内的所有存储器单元mc可以同时执行操作。
108.多个位线bl可以连接到列解码器320。在一些实施方案中，多个位线bl可以被划分为奇数编号的位线bl和偶数编号的位线bl，使得一对奇数编号的位线和偶数编号的位线共同联接到列解码器320。
109.在访问存储器单元mc时，行解码器310和列解码器320用于基于地址来定位所需的存储器单元。
110.在一些实施方案中，因为由存储器装置110进行的所有数据处理，包括编程操作和读取操作，都经由数据寄存器330发生，所以数据寄存器330起着重要的作用。如果由数据寄存器330进行的数据处理被延迟，则所有其他区域都需要等待，直到数据寄存器330完成数据处理，从而使存储器装置110的整体性能劣化。
111.参照图3所示的示例，在一个存储器单元串str中，多个晶体管tr1至tr9可以分别连接到多个字线wl1至wl9。在一些实施方案中，多个晶体管tr1至tr9对应于存储器单元mc。在该示例中，多个晶体管tr1至tr9包括控制栅极cg和浮置栅极fg。
112.多个字线wl1至wl9包括两个最外字线wl1和wl9。第一选择线dsl可以额外地布置在第一最外字线wl1的外部，第一最外字线wl1与另一最外字线wl9相比更靠近数据寄存器330并且具有更短的信号路径。第二选择线ssl可以额外地布置在另一第二最外字线wl9的外部。
113.由第一选择线dsl控制导通/关断的第一选择晶体管d-tr具有连接到第一选择线dsl的栅电极，但是不包括浮置栅极fg。由第二选择线ssl控制导通/关断的第二选择晶体管s-tr具有连接到第二选择线ssl的栅电极，但是不包括浮置栅极fg。
114.第一选择晶体管d-tr用作将相应的存储器单元串str连接到数据寄存器330的开关电路。第二选择晶体管s-tr用作将相应的存储器单元串str连接到源极线sl的开关。也就是说，第一选择晶体管d-tr和第二选择晶体管s-tr可以用于启用或禁用相应的存储器单元串str。
115.在一些实施方案中，存储器系统100向第一选择晶体管d-tr的栅电极施加预定的导通电压vcc，从而导通第一选择晶体管d-tr，并且向第二选择晶体管s-tr的栅电极施加预
定的关断电压(例如，0v)，从而关断第二选择晶体管s-tr。
116.在读取操作或验证操作期间，存储器系统100导通第一选择晶体管d-tr和第二选择晶体管s-tr两者。因此，在读取操作或验证操作期间，电流可以流过相应的存储器单元串str和漏极并且流到对应于接地的源极线sl，使得可以测量位线bl的电压电平。然而，在读取操作期间，在第一选择晶体管d-tr和第二选择晶体管s-tr之间的通/断定时可能存在时间差。
117.在擦除操作期间，存储器系统100可以通过源极线sl将预定电压(例如，+20v)施加到衬底。在擦除操作期间，存储器系统100施加一定的电压以允许第一选择晶体管d-tr和第二选择晶体管s-tr两者都浮置。因此，所施加的擦除电压可以从所选择存储器单元的浮置栅极fg移除电荷。
118.图4是根据本公开实施例的存储系统10的示意图。
119.参照图4，存储系统10可以包括n个(n是自然数)温度传感器ts1至tsn、m个(m是2或更大的自然数)模块m_1至m_m以及温度处理器电路(temperature handler circuit)thc。
120.温度传感器ts1至tsn可以测量存储系统10内部的特定区域的温度，并且将所测量的温度值传输到温度处理器电路thc。温度传感器ts1至tsn可以在每个预设时间段测量温度，或者可以在检测到温度变化时实时测量温度。
121.模块m_1至m_m是存储系统10中包括的硬件，并且可以执行预定的特定功能。
122.温度处理器电路thc可以通过使用n个温度传感器ts1至tsn对m个模块m_1至m_m执行热节流。
123.具体地，温度处理器电路thc可以基于从n个温度传感器ts1至tsn收集的n个温度信息条和与n个温度传感器ts1至tsn相对应的n个权重，确定m个模块m_1至m_m的热节流等级。
124.此外，温度处理器电路thc可以基于m个模块m_1至m_m中的每一个的热节流等级，对m个模块m_1至m_m中的每一个执行热节流。对模块执行热节流可能意味着模块的操作速度降低或供应给模块的电力被切断的操作，以便防止由于模块温度的快速升高而导致的模块故障和损坏。例如，温度处理器电路thc可以降低输入到模块的时钟的速度，以便降低模块的操作速度或降低电源电压的电平。
125.存储系统10可以由例如图1中描述的存储器系统100来实施。存储系统10中包括的模块可以是存储器系统100中包括的存储器装置110或存储器控制器120。此外，存储系统10中包括的模块可以是构成存储器装置100或存储器控制器120(例如，主机接口121、存储器接口122、工作存储器125、错误检测和校正电路126、存储器单元阵列210、地址解码器220、读取和写入电路230)的组件。此外，存储系统10中包括的温度处理器电路thc可以是存储器控制器120的处理器124。
126.在下文中，将使用流程图描述上述存储系统10的操作。
127.图5是示出根据本公开的实施例的存储系统10的操作的流程图。
128.参照图5，存储系统10的温度处理器电路thc可以分别从n个温度传感器ts1至tsn收集n个温度信息条(s510)。温度处理器电路thc可以1)实时地收集n个温度信息条，2)每个预设周期收集n个温度信息条，或3)当指示温度变化的中断发生时收集n个温度信息条。
129.另外，温度处理器电路thc可以计算n个温度传感器ts1至tsn的n个权重(s520)。
130.另外，温度处理器电路thc可以基于在操作s510中收集的n个温度信息条和在操作s520中计算的n个权重，确定m个模块m_1至m_m中的每一个的热节流等级(s530)。
131.温度处理器电路thc可以基于在操作s530中确定的m个模块m_1至m_m的热节流等级来对m个模块m_1至m_m执行热节流(s540)。
132.在下文中，将描述存储系统10确定m个模块的热节流等级的示例。
133.作为示例，温度处理器电路thc可以对所有m个模块m_1至m_m使用相同的n个权重，以确定所有m个模块m_1至m_m的热节流等级。
134.图6是示出根据本公开的实施例的存储系统10确定m个模块的热节流等级的示例的示图。
135.参照图6，存储系统10的温度处理器电路thc可以收集总共n个温度信息条t1至tn，从n个温度传感器ts1至tsn中各得一个。温度处理器电路thc可以收集由温度传感器ts1测量的温度信息条t1、由温度传感器ts2测量的温度信息条t2和由温度传感器ts3测量的温度信息条t3。温度处理器电路thc可以以相同的方式收集剩余温度传感器的温度信息条。
136.温度处理器电路thc可以通过使用所收集的n个温度信息条t1至tn和所有m个模块m_1至m_m的一组n个权重w1至wn来计算合成值cs，如下面的等式1。
137.[等式1]
[0138]
cs＝t1*w1+t2*w2+t3*w3+..+tn*wn[0139]
此外，温度处理器电路thc可以使用计算出的合成值cs来确定热节流等级，并且可以基于所确定的热节流等级来对m个模块m_1至m_m执行热节流。
[0140]
温度处理器电路thc可以使用合成值cs来确定热节流等级，使得分别从n个温度传感器ts1至tsn收集的所有n个温度信息条t1至tn可以用于确定所有m个模块m_1至m_m的热节流等级。因此，温度处理器电路thc可以提高作为执行热节流的参考的热节流等级的精度。
[0141]
在温度处理器电路thc仅使用一个合成值cs确定单个热节流等级的情况下，可以为所有m个模块m_1至m_m确定单个热节流等级。
[0142]
因此，考虑到每个模块的特性，在执行有效热节流的温度处理器电路thc中可能会出现限制。例如，如果从n个温度传感器ts1至tsn的一个中收集的温度信息条的值太高，即使从剩余温度传感器收集的温度信息条的值较低，所有模块的热节流等级也可以计算为较高。因此，可能会执行不必要的热节流。作为另一示例，如果从n个温度传感器ts1至tsn中的任意一个收集的温度信息的值太低，则热节流等级被计算为较低。因此，可能存在即使在应当执行热节流时，热节流也无法正常操作的问题。
[0143]
为了解决该问题，作为另一示例，温度处理器电路thc可以使用各个m个模块m_1至m_m的不同组的n个权重。m个模块m_1至m_m中每一个的单个组的n个权重可以用于确定m个模块m_1至m_m中的相应一个的热节流等级。
[0144]
图7是示出根据本公开的实施例的存储系统10确定m个模块的热节流等级的另一示例的示图。
[0145]
参照图7，如图6所示，存储系统10的温度处理器电路thc可以收集总共n个温度信息条t1至tn，从n个温度传感器ts1至tsn中各得一个。
[0146]
在图7中，温度处理器电路thc可以通过使用所收集的n个温度信息条t1至tn和m个
模块m_1至m_m中的相应一个的一组n个权重，为m个模块m_1至m_m中的每一个计算合成值。在这种情况下，应用于m个模块m_1至m_m中的一个的合成值cs的计算的一组n个权重也可以与m个模块m_1至m_m中的另一模块的另一组n个权重不同。
[0147]
首先，对于模块m_1，温度处理器电路thc可以使用n个温度信息条t1至tn和模块m_1的一组n个权重w
11
至w
1n
来计算针对模块m_1的合成值cs1。另外，温度处理器电路thc可以使用n个温度信息条t1至tn和模块m_2的一组n个权重w
21
至w
2n
来计算模块m_2的合成值cs2。此外，温度处理器电路thc可以使用n个温度信息条t1至tn和模块m_3的一组n个权重w
31w3n
来计算模块m_3的合成值cs3。同样，温度处理器电路thc也可以计算剩余模块的合成值。
[0148]
这可以由等式2表示如下。
[0149]
[等式2]
[0150]
cs1＝t1*w
11
+t2*w
12
+t3*w
13
+..+tn*w
1n
[0151]
cs2＝t1*w
21
+t2*w
22
+t3*w
23
+..+tn*w
2n
[0152]
cs3＝t1*w
31
+t2*w
32
+t3*w
33
+..+tn*w
3n
[0153]
…
[0154]
csm＝t1*w
m1
+t2*w
m2
+t3*w
m3
+..+tn*w
mn
[0155]
温度处理器电路thc可以通过使用上述m个合成值cs1，cs2，cs3，～，csm之中的相应一个来确定每个模块的热节流等级，并且基于所确定的热节流等级来控制m个模块m_1至m_m的操作。
[0156]
因此，温度处理器电路thc可以基于不同模块的不同热节流等级来控制操作，从而使得每个模块能够以最合适的等级执行热节流并且有效地执行热节流。具体地，温度处理器电路thc可以增加待应用于产生大量热量的相应的模块的权重，可以将较高的热节流等级应用于相应的模块，并且防止相应的模块的温度快速升高。另外，温度处理器电路thc可以降低待应用于产生较少热量的相应的模块的权重，从而将较低的热节流等级应用于相应的模块，以便最小化由于降低相应的模块的操作速度而导致的性能劣化。
[0157]
在下文中，将描述基于m个模块m_1至m_m之中的第一模块m_1的情况来确定应用于m个模块m_1至m_m中的每一个的一组n个权重的示例。下面描述的方法可以同样地应用于剩余的模块以及第一模块m_1。
[0158]
图8是示出确定待应用于图7的第一模块m_1的一组n个权重的示例的示图。
[0159]
参照图8，温度处理器电路thc可以基于第一模块m_1与相应的n个温度传感器ts1至tsn之间的距离和热导率，确定用于计算合成值cs1的第一模块m_1的一组n个权重w
11
至w
1n
，以确定第一模块m_1的热节流等级。
[0160]
在图8中，模块m_1与温度传感器ts1之间的距离为d1，模块m_1与温度传感器ts1之间的热导率为tc1。在这种情况下，可以基于d1和tc1确定应用于由温度传感器ts1收集的温度信息条t1的权重w
11
。
[0161]
另外，第一模块m_1和温度传感器ts2之间的距离是d2，并且第一模块m_1和温度传感器ts2之间的热导率是tc2。在这种情况下，可以基于d2和tc2确定应用于由温度传感器ts2收集的温度信息条t2的权重w
12
。
[0162]
另外，第一模块m_1和温度传感器ts3之间的距离是d3，并且第一模块m_1和温度传感器ts3之间的热导率是tc3。在这种情况下，可以基于d3和tc3确定应用于由温度传感器
ts3收集的温度信息条t3的权重w
13
。
[0163]
类似地，第一模块m_1与温度传感器tsn之间的距离为dn，并且第一模块m_1与温度传感器tsn之间的热导率为tcn。在这种情况下，可以基于dn和tcn确定应用于由温度传感器tsn收集的温度信息条tn的权重w
1n
。
[0164]
在这种情况下，第一模块m_1与相应的n个温度传感器ts1至tsn之间的距离和热导率可以是，例如在存储系统10的制造过程中的预设值。此时，该距离是模块与温度传感器之间的物理距离，其可以在制造过程中进行测量。
[0165]
热导率可以在制造过程中通过分析位于模块和温度传感器之间的材料来测量，也可以通过将模块的温度变化与由温度传感器测量的温度信息条中的温度变化进行比较来间接地测量。
[0166]
图9是示出确定图8中的第一模块m_1与相应的n个温度传感器ts1至tsn之间的热导率的示例的示图。
[0167]
参照图9，可以基于指示模块m_1的温度与由n个温度传感器ts1至tsn中的每一个测量的温度信息条之间的对应关系的信息，来确定第一模块m_1与相应的n个温度传感器ts1至tsn之间的热导率。在这种情况下，第一模块m_1的温度可以是由与n个温度传感器ts1至tsn不同的单独的装置(例如，温度计)测量的值。
[0168]
在图9中，当第一模块m_1的温度变化为60-＞65-＞70-＞75-＞80时，由温度传感器ts1测量的温度信息条的值可变化为50-＞55-＞60-＞65-＞70，由温度传感器ts2测量的温度信息条的值可变化为40-＞45-＞50-＞55-＞60，并且由温度传感器ts3测量的温度信息条的值可变化为45-＞49-＞52-＞56-＞62，并且类似地，由温度传感器tsn测量的温度信息条的值可变化为48-＞51-＞54-＞58-＞63。
[0169]
在这种情况下，当比较温度传感器ts1和温度传感器ts2时，由温度传感器ts1测量的温度信息条的变化比由温度传感器ts2测量的温度信息条更接近第一模块m_1的温度。因此，温度传感器ts1和第一模块m_1之间的热导率可以被确定为高于温度传感器ts2和第一模块m_1之间的热导率。
[0170]
温度处理器电路thc可以计算第一模块m_1的温度和由每个温度传感器测量的温度之间的相关度，然后基于所计算的相关度来计算热导率。
[0171]
在下文中，将描述温度处理器电路thc确定各个m个模块m_1至m_m的热节流等级的示例。
[0172]
图10是示出确定图7中的各个m个模块m_1至m_m的热节流等级的示例的示图。
[0173]
参照图10，温度处理器电路thc可以根据针对各个m个模块m_1至m_m计算的各自的m个合成值cs1，cs2，cs3，～csm所属的一组范围，确定热节流等级。
[0174]
在图10中，如果合成值小于v1，则将热节流等级确定为0，如果合成值大于或等于v1且小于v2，则将热节流等级确定为1，如果合成值大于或等于v2且小于v3，则将热节流等级确定为2，如果合成值大于或等于v3且小于v4，则可以将热节流等级确定为3，并且如果合成值大于或等于v4，则可以将热节流等级确定为4。在这种情况下，v1《v2《v3《v4。
[0175]
例如，对应于模块m_1的合成值cs1为67，对应于模块m_2的合成值cs2为72.5，对应于模块m_3的合成值cs3为85.75，v1为70，v2为75，v3为80，v4为85。在这种情况下，由于67《70，模块m_1的热节流等级为0，并且由于70≤72.5《75，模块m_2的热节流等级为1，并且由于
85.75≥85，模块m_3的热节流等级为4。
[0176]
在图10中，用于确定热节流等级的合成值的单个组范围被描述为对所有m个合成值cs1至csm均等地设置。然而，针对每个合成值或针对m个模块m_1至m_m中的每一个，可以不同地设置用于确定热节流等级的合成值的一组范围。
[0177]
图11是示出确定图7中的m个模块m_1至m_m中的每一个的热节流等级的另一示例的示图。
[0178]
参照图11，温度处理器电路thc可以根据针对各个m个模块m_1至m_m计算出的相应的m个合成值cs1至csm所属的m组范围，来确定热节流等级。
[0179]
可选地，与图10不同，用于确定各个m个模块m_1至m_m的热节流等级的合成值的m组范围对于相应的m个合成值可以是不同的。这是因为，由于每个模块具有不同的温度以确保正常操作，因此对于每个模块，应当以特定的热节流等级执行热节流操作的定时可能会有所不同。
[0180]
在图11中，对于与模块m_1相对应的合成值cs1，如果该合成值cs1小于v11，则将与模块m_1相对应的热节流等级确定为0，如果合成值cs1大于或等于v11且小于v12，则将与模块m_1相对应的热节流等级确定为1，如果合成值cs1大于或等于v12且小于v13，则将与模块m_1相对应的热节流等级确定为2，如果合成值cs1大于或等于v13且小于v14，则将与模块m_1相对应的热节流等级确定为3，并且如果合成值cs1大于或等于v14，则可以将与模块m_1相对应的热节流等级确定为4。
[0181]
另外，对于与模块m_2相对应的合成值cs2，如果合成值cs2小于v21，则将与模块m_2相对应的热节流等级确定为0，如果合成值cs2大于或等于v21且小于v22，则将与模块m_2相对应的热节流等级确定为1，如果合成值cs2大于或等于v22且小于v23，则将与模块m_2相对应的热节流等级确定为2，如果合成值cs2大于或等于v23且小于v24，则将与模块m_2相对应的热节流等级确定为3，并且如果合成值cs2大于或等于v24，则可以将与模块m_2相对应的热节流等级确定为4。
[0182]
类似地，对于不同合成值cs3至csm，可以使用各个合成值的不同组的范围来确定热节流等级。
[0183]
图12是示出根据本公开的实施例的存储系统10的操作方法的示图。
[0184]
参照图12，存储系统10的操作方法可以包括从n个温度传感器ts1至tsn收集n个温度信息条t1至tn的操作(s1210)。
[0185]
另外，存储系统10的操作方法可以包括基于n个温度信息条t1至tn和m个模块m_1至m_m中的每一个的一组n个权重来确定m个模块m_1至m_m中的每一个的热节流等级的操作(s1220)。
[0186]
另外，存储系统10的操作方法可以包括基于m个模块m_1至m_m中的每一个的热节流等级对m个模块m_1至m_m中的每一个执行热节流的操作(s1230)。
[0187]
在确定m个模块m_1至m_m中的每一个的热节流等级的操作中，可以基于n个温度信息条和m个模块m_1至m_m中的每一个的一组n个权重来计算合成值。在这种情况下，可以基于第一模块m_1与各个n个温度传感器ts1至tsn之间的距离和热导率来确定m个模块m_1至m_m之中的第一模块m_1的一组n个权重。
[0188]
可以基于指示n个温度信息条t1至tn的温度与第一模块m_1的温度之间的对应关
系的信息，来确定第一模块m_1与各个n个温度传感器ts1至tsn之间的热导率。
[0189]
在确定各个m个模块m_1至m_m的热节流等级时，可以设置合成值的不同组的范围，如参照图11所描述的。
[0190]
图13是示出基于所公开技术的实施例的计算系统1300的配置的示图。
[0191]
参照图13，基于所公开技术的实施例的计算系统1300可以包括：存储系统10，电连接到系统总线1360；cpu 1310，被配置为控制计算系统1300的全部操作；ram 1320，被配置为存储与计算系统1300的操作有关的数据和信息；用户接口/用户体验(ui/ux)模块1330，被配置为向用户提供用户环境；通信模块1340，被配置为以有线和/或无线类型与外部装置通信；以及电源管理模块1350，被配置为管理计算系统1300所使用的电力。
[0192]
计算系统1300可以是个人计算机(pc)，或者可以包括诸如智能电话、平板电脑或各种电子装置的移动终端。
[0193]
计算系统1300可以进一步包括用于供应操作电压的电池，并且可以进一步包括应用芯片组、图形相关模块、相机图像处理器和dram。也可以包括将对本领域技术人员显而易见的其他元件。
[0194]
存储系统10不仅可以包括被配置为诸如硬盘驱动器(hdd)的将数据存储在磁盘中的装置，还可以包括被配置为诸如固态驱动器(ssd)、通用闪存装置或嵌入式mmc(emmc)装置的将数据存储在非易失性存储器中的装置。非易失性存储器可以包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、闪速存储器、相变ram(pram)、磁性ram(mram)、电阻式ram(rram)、铁电ram(fram)等。另外，存储系统10可以被实施为各种类型的存储装置并且安装在各种电子装置内部。
[0195]
基于上述所公开技术的实施例，可以有利地减少或最小化存储器系统的操作延迟时间。另外，基于所公开技术的实施例，可以有利地减少或最小化在调用特定功能的过程中产生的开销。尽管出于说明的目的已经利用特定详情和不同细节描述了所公开技术的各个实施例，但是本领域技术人员将理解的是，可以基于本专利文件中公开或示出的内容进行各种修改、增加和替换。因此，不应基于所描述的实施例来限制该存储器系统。相反，当结合以上描述和附图时，本文描述的存储系统仅应根据所附权利要求书来限制。

技术特征：

1.一种存储系统，包括：n个温度传感器，其中n是自然数；m个模块，其中m是2或更大的自然数；以及温度处理器电路，使用所述n个温度传感器对所述m个模块执行热节流，其中所述温度处理器电路：基于从所述n个温度传感器收集的n个温度信息条和与所述n个温度传感器相对应的n个权重，确定所述m个模块中的每一个的热节流等级，其中对于所述m个模块中的每一个，所述n个权重是不同的，并且基于所述m个模块的热节流等级，分别对所述m个模块执行所述热节流。2.根据权利要求1所述的存储系统，其中所述温度处理器电路进一步基于所述n个温度信息条和所述m个模块中的每一个的n个权重来计算合成值，以便确定所述m个模块中的每一个的所述热节流等级。3.根据权利要求2所述的存储系统，其中当确定所述m个模块之中的第一模块的热节流等级时，所述温度处理器电路进一步基于所述第一模块与各个所述n个温度传感器之间的距离和热导率来确定所述第一模块的n个权重。4.根据权利要求3所述的存储系统，其中所述温度处理器电路进一步基于指示所述n个温度信息条与所述第一模块的温度之间的对应关系的信息，确定所述第一模块与各个所述n个温度传感器之间的所述热导率。5.根据权利要求1所述的存储系统，其中当确定所述m个模块中的每一个的所述热节流等级时，所述温度处理器电路为所述m个模块分别设置合成值的m组范围。6.一种存储系统的操作方法，所述存储系统包括n个温度传感器和m个模块，其中n为自然数，m为2或更大的自然数，所述操作方法包括：从所述n个温度传感器收集n个温度信息条；基于所述n个温度信息条和与所述n个温度传感器相对应的n个权重，确定所述m个模块中的每一个的热节流等级，其中对于所述m个模块中的每一个，所述n个权重是不同的；并且基于所述m个模块的热节流等级，分别对所述m个模块执行热节流。7.根据权利要求6所述的操作方法，其中确定所述m个模块中的每一个的所述热节流等级包括：基于所述n个温度信息条和所述m个模块中的每一个的n个权重来计算合成值。8.根据权利要求7所述的操作方法，其中确定所述m个模块中的每一个的所述热节流等级包括：基于所述第一模块与各个所述n个温度传感器之间的距离和热导率，确定所述第一模块的n个权重。9.根据权利要求8所述的操作方法，其中确定所述m个模块中的每一个的所述热节流等级包括：基于指示所述n个温度信息条与所述第一模块的温度之间的对应关系的信息，确定所述第一模块与各个所述n个温度传感器之间的所述热导率。10.根据权利要求6所述的操作方法，其中确定所述m个模块中的每一个的所述热节流等级包括：为所述m个模块分别设置合成值的m组范围。11.一种系统，包括：模块，分别设置在物理位置处；n个温度传感器，分别设置在物理位置处，并且每个温度传感器通过感测所述模块的温
度来生成温度信息；热节流控制器，基于n个温度信息条和所述模块中的所选择的模块的n个权重，对所述所选择的模块执行热节流操作，其中根据所述所选择的模块和所述n个温度传感器中的相应温度传感器之间的一对距离和热导率来确定所述n个权重中的每一个，其中n是自然数。

技术总结

本公开的实施例涉及一种存储系统及其操作方法。根据本公开的实施例，该存储系统可以包括N个(N是自然数)温度传感器和M个(M是2或更大的自然数)模块，并且可以基于从N个温度传感器收集的N个温度信息条和与N个温度传感器相对应的N个权重来确定M个模块中的每一个的热节流等级，其中对于M个模块中的每一个，N个权重是不同的，并且该存储系统可以基于M个模块的热节流等级，分别对M个模块执行热节流。分别对M个模块执行热节流。分别对M个模块执行热节流。