使用单脉冲智能校验的存储器设备和操作方法与流程

1.本技术涉及非易失性存储器设备和非易失性存储器设备的操作。

背景技术：

2.本章节提供关于与本公开相关联的技术的背景信息，且因此不一定是现有技术。
3.半导体存储器在各种电子装置中使用。举例来说，非易失性半导体存储器用于蜂窝电话、数码相机、个人数字助理、移动计算装置、非移动计算装置和其它装置中。电可擦除可编程只读存储器(eeprom)和快闪存储器属于最流行的非易失性半导体存储器。
4.一些非易失性存储器利用定位于半导体衬底上方且与半导体衬底中的沟道区绝缘的浮动栅极。浮动栅极定位于源极区和漏极区之间。控制栅极设置于浮动栅极上方且与浮动栅极绝缘。晶体管的阈值电压由保持在浮动栅极上的循环条件电荷量控制。也就是说，在晶体管接通之前必须施加到控制栅极以允许其源极和漏极之间的传导的最小电压量由浮动栅极上的电荷电平控制。
5.一些非易失性存储器利用电荷捕集层来存储信息。一个此类实例具有氧化物-氮化物-氧化物(ono)区，其中氮化物(例如，sin)充当电荷捕集层来存储信息。当对此存储器单元进行编程时，电子存储于电荷捕集层中。
6.非易失性存储器可具有2d架构或3d架构。已经采用使用具有存储器单元串的3d堆叠存储器结构的超高密度存储装置。有时将一个这种存储装置称为位成本可缩放(bics)架构。举例来说，3d nand堆叠存储器装置可由交替导体和绝缘体层的阵列形成。导体层可充当字线。在层中钻凿内存洞(memory hole)来同时限定许多存储器层。接着通过用适当材料填充内存洞来形成nand串。直线nand串在一个内存洞中延伸，而管状或u形nand串(p-bics)包含在两个记忆洞中延伸且通过管道连接接合的存储器单元的一对竖直列。管道连接可由未掺杂多晶硅制成。背栅可环绕管道连接来控制管道连接的传导。存储器单元的控制栅极由导体层提供。
7.在对例如nand快闪存储器装置等特定非易失性存储器装置进行编程之前，通常擦除存储器单元。对于一些装置，擦除操作从浮动栅极移除电子。对于其它装置，擦除操作从电荷捕集层移除电子。在擦除之后，有必要确定待用于在编程操作中对存储器单元进行编程的编程电压。随着重复地编程和擦除存储器单元，可能需要相应地调整所使用的编程电压。

技术实现要素：

8.本章节提供对本公开的大体概述，且并非是其完整范围或所有其特征和优点的全面公开内容。
9.本公开的一目标是提供解决和克服上述缺点的一种存储器设备和一种操作存储器设备的方法。
10.相应地，本公开的一方面提供一种包含存储器单元块的设备。存储器单元中的每
一个连接到多个字线中的一个。存储器单元还布置于串中且被配置成将阈值电压保持在限定阈值窗口的阈值电压的共同范围内。控制电路耦合到所述多个字线和所述串。控制电路被配置成确定在具有第一编程电压的编程操作的第一编程脉冲之后存储器单元的阈值电压的分布的编程低尾电压。编程低尾电压对应于存储器单元的循环条件。控制电路基于编程低尾电压计算编程操作的第二编程脉冲的第二编程电压，且将第二编程脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的每一个来对存储器单元进行编程，使得存储器单元的阈值电压的分布具有所要编程低尾电压，而无进一步编程脉冲。
11.根据本公开的另一方面，一种控制器与包含存储器单元块的存储器设备通信。存储器单元中的每一个连接到多个字线中的一个。存储器单元布置于串中且被配置成将阈值电压保持在限定阈值窗口的阈值电压的共同范围内。控制器被配置成确定在具有第一编程电压的编程操作的第一编程脉冲之后存储器单元的阈值电压的分布的编程低尾电压。编程低尾电压对应于存储器单元的循环条件。控制器接着基于编程低尾电压计算编程操作的第二编程脉冲的第二编程电压。控制器指示存储器设备将第二编程脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的每一个来对存储器单元进行编程，使得存储器单元的阈值电压的分布具有所要编程低尾电压，而无进一步编程脉冲。
12.根据本公开的额外方面，提供一种操作存储器设备的方法。存储器设备包含存储器单元块。存储器单元中的每一个连接到多个字线中的一个。存储器单元布置于串中且被配置成将阈值电压保持在限定阈值窗口的阈值电压的共同范围内。所述方法包含确定具有第一编程电压的编程操作的第一编程脉冲之后存储器单元的阈值电压的分布的编程低尾电压的步骤，所述编程低尾电压对应于存储器单元的循环条件。所述方法继续以下步骤：基于编程低尾电压计算编程操作的第二编程脉冲的第二编程电压，且施加到与存储器单元相关联的所述多个字线中的所选者中的每一个来对存储器单元进行编程，使得存储器单元的阈值电压的分布具有所要编程低尾电压，而无进一步编程脉冲。
13.其它适用范围将因本文提供的描述而变得显而易见。此概述中的描述和特定实例预期仅出于说明的目的，并且并不希望限制本公开的范围。
附图说明
14.本文中所描述的图式仅出于说明选定实施例而非所有可能实施方案的目的，并且并不希望限制本公开的范围。
15.图1a是根据本公开的方面的nand串的俯视图；
16.图1b是根据本公开的方面的图1a的nand串的等效电路图；
17.图2是根据本公开的方面的图1a的nand串的横截面图；
18.图3描绘根据本公开的方面的块blk0中的例如图1a-2中展示的三个实例nand串；
19.图4是根据本公开的方面的包含图3的blk0以及额外块blk1和blk2的nand快闪存储器单元的阵列400的框图；
20.图5a是描绘根据本公开的方面的感测块的一个实施例的框图；
21.图5b是根据本公开的方面的包含图4的阵列400的非易失性存储器系统的框图；
22.图6是描述根据本公开的方面的用于对非易失性存储器进行编程的方法的一个实施例的流程图；
23.图7示出根据本公开的方面的具有单元的二进制存储器，其中每一单元处于两个可能状态中的一个；
24.图8展示根据本公开的方面的在施加不同的第一编程电压之后的存储器单元的分布；
25.图9展示根据本公开的方面的在第一编程脉冲之后且接着在第二编程脉冲之后的导电存储器单元的累积分布函数；
26.图10展示根据本公开的方面的存储器设备的测试数据，其展示一个或两个校验操作可涵盖归因于字线位置、温度和循环的所有变化；
27.图11展示根据本公开的方面的包含第一编程脉冲的编程操作以及第一校验操作和第二校验操作；
28.图12a-12c示出根据本公开的方面的在单脉冲校验期间实例存储器单元的实例累积分布函数电压曲线；
29.图13是示出根据本公开的方面的单脉冲智能校验、零脉冲智能校验和智能校验操作之间的比较的表；
30.图14a示出根据本公开的方面的测量存储器单元的编程斜率的示例性方法的步骤；
31.图14b展示根据本公开的方面编程斜率不随循环或开始编程电压变化；
32.图15展示根据本公开的方面的第一编程脉冲的第一编程电压和使用相同第一编程电压值的第二编程脉冲的第二编程电压之间的低尾位置比较；以及
33.图16-19示出根据本公开的方面的操作存储器设备的方法的步骤。
具体实施方式
34.在以下描述中，阐述细节以提供对本公开的理解。在一些例子中，未详细描述或展示特定电路、结构和技术以免使本公开模糊不清。
35.大体来说，本公开涉及非常适于在许多应用中使用的类型的非易失性存储器设备。将结合一个或多个实例实施例描述本公开的非易失性存储器设备和相关联的操作方法。然而，提供所公开的特定实例实施例仅为了足够清晰地描述本发明构思、特征、优点和目标以允许所属领域的技术人员理解和实践本公开。确切地说，提供实例实施例使得本公开将是全面的，并且将把范围充分传达给所属领域的技术人员。阐述大量特定细节，例如特定组件、装置和方法的实例，以提供对本公开的实施例的透彻理解。所属领域的技术人员将明白，不必采用特定细节，实例实施例可以按许多不同形式体现，并且不应解释为限制本公开的范围。在一些实例实施例中，不详细描述众所周知的过程、众所周知的装置结构和众所周知的技术。
36.在一些存储器装置或设备中，存储器单元彼此接合，例如接合成块或子块中的nand串。每一nand串包括在连接到位线的nand串的漏极侧上的一个或多个漏极侧sg晶体管(sgd晶体管)之间串联连接的若干存储器单元，以及在连接到源极线的nand串的源极侧上的一个或多个源极侧sg晶体管(sgs晶体管)。此外，存储器单元可布置有充当控制栅极的共同控制栅极线(例如，字线)。一组字线从块的源极侧延伸到块的漏极侧。存储器单元可以其它类型的串连接，并且还可以其它方式连接。
37.在3d存储器结构中，存储器单元可以布置成堆叠式的竖直串，其中所述堆叠包括交替的导电层和介电层。导电层充当连接到存储器单元的字线。存储器单元可以包含有资格存储用户数据的数据存储器单元和没有资格存储用户数据的虚设或非数据存储器单元。
38.在对特定非易失性存储器装置编程之前，通常擦除存储器单元。对于一些装置，擦除操作从正擦除的存储器单元的浮动栅极移除电子。或者，擦除操作从电荷捕集层移除电子。
39.在编程操作期间，根据字线编程次序对存储器单元进行编程。举例来说，编程可以从块的源极侧的字线开始，并前进到块的漏极侧的字线。在一种方法中，在对下一字线进行编程之前完成对每一字线的编程。举例来说，使用一个或多个编程脉冲对第一字线wl0进行编程，直到编程完成为止。接下来，使用一个或多个编程脉冲对第二字线wl1进行编程，直到编程完成为止，等等。编程脉冲可包含在相应编程环路或编程-校验迭代中施加到字线的一组增加的编程电压。可在每一编程电压之后执行校验操作或级以确定存储器单元是否已完成编程。当完成对存储器单元的编程时，可以锁定所述存储器单元以免进一步编程，同时在后续的编码环路中继续对其它存储器单元进行编程。
40.每一存储器单元可以根据编程命令中的写入数据而与数据状态相关联。基于其数据状态，存储器单元将保持处于擦除状态或被编程为编程数据状态。举例来说，在每单元一个位存储器装置中，存在两个数据状态，包含擦除状态和编程状态(见图7)。
41.在对存储器单元进行编程之后，可在读取操作中读回数据。读取操作可涉及将一系列读取电压施加到字线，同时感测电路系统确定连接到字线的单元是处于导电状态还是非导电状态。如果单元处于非导电状态，则存储器单元的阈值电压vt或vth超出读取电压。读取电压被设定为处于预期在邻近数据状态的阈值电压电平之间的电平。
42.随着将编程电压施加到与编程操作期间编程的存储器单元相关联的字线，有必要确定待用于在编程操作中对存储器单元进行编程的编程电压vpgm(施加到相应字线的电压)。随着存储器单元循环(即，重复地编程和擦除)，可能需要调整所利用的编程电压。一种确定编程电压的方法是，利用编程电压的2或3个脉冲，然后读取或校验选定存储器单元的阈值电压(此方法可被称为“智能校验”)。尽管如此，施加两个、三个、或更多个脉冲来确定正确的编程电压可能显著影响编程操作的速度。
43.本文所公开的技术可应用于3d nand，但不必限于此。nand快闪存储器结构可在两个选择栅极之间串联布置多个晶体管。串联的晶体管和选择栅极被称作nand串。图1a是展示一个nand串的俯视图。图1b是其等效电路。图1a和1b中描绘的nand串包含串联在且夹在第一选择栅极120和第二选择栅极122之间的四个晶体管100、102、104和106。选择栅极120将nand串连接到位线126。选择栅极122将nand串连接到源极线128。通过将适当的电压施加到控制栅极120cg来控制选择栅极120。通过将适当的电压施加到控制栅极122cg来控制选择栅极122。晶体管100、102、104和106中的每一个具有控制栅极和浮动栅极。晶体管100具有控制栅极100cg和浮动栅极100fg。晶体管102包含控制栅极102cg和浮动栅极102fg。晶体管104包含控制栅极104cg和浮动栅极104fg。晶体管106包含控制栅极106cg和浮动栅极106fg。控制栅极100cg连接到字线wl3，控制栅极102cg连接到字线wl2，控制栅极104cg连接到字线wl1，且控制栅极106cg连接到字线wl0。在一个实施例中，晶体管100、102、104和106各自为存储器单元。在其它实施例中，存储器单元可包含多个晶体管或可不同于所描绘的
情况。选择栅极120连接到选择线sgd。选择栅极122连接到选择线sgs。
44.图2提供上文描述的nand串的一个实施例的横截面图。图2是针对形成于衬底中的2d nand串。nand串的晶体管形成于p阱区140中。p阱区又可在p型衬底144的n阱区142内。每一晶体管包含由控制栅极(100cg、102cg、104cg和106cg)和浮动栅极(100fg、102fg、104fg和106fg)组成的堆叠栅极结构。浮动栅极形成于p阱的表面上在氧化物或其它介电膜的顶部上。控制栅极在浮动栅极上方，其中多晶硅间介电层分隔控制栅极和浮动栅极。存储器单元(100、102、104和106)的控制栅极形成字线。n+掺杂层130、132、134、136和138在相邻单元之间共享，借此单元彼此串联连接以形成nand串。这些n+掺杂层形成单元中的每一个的源极和漏极。举例来说，n+掺杂层130充当晶体管122的漏极和晶体管106的源极，n+掺杂层132充当晶体管106的漏极和晶体管104的源极，n+掺杂层134充当晶体管104的漏极和晶体管102的源极，n+掺杂层136充当晶体管102的漏极和晶体管100的源极，且n+掺杂层138充当晶体管100的漏极和晶体管120的源极。n+掺杂层126连接到nand串的位线，而n+掺杂层128连接到多个nand串的共同源极线。
45.应注意，尽管图1a-2展示nand串中的四个存储器单元，但四个晶体管的使用仅作为实例提供。与本文中所描述的技术一起使用的nand串可具有少于四个存储器单元或超过四个存储器单元。举例来说，一些nand串将包含8、16、32、64个或更多个存储器单元。
46.每一存储器单元可存储以模拟或数字形式表示的数据。当存储一个位的数字数据时，存储器单元的可能阈值电压的范围划分成两个范围，其被指派逻辑数据“1”和“0”(例如见图7)。在nand型快闪存储器的一个实例中，电压阈值在擦除存储器单元之后为负，且限定为逻辑“1”。阈值电压在编程操作之后为正，且限定为逻辑“0”。当阈值电压为负且通过将0v施加到控制栅极来尝试读取时，存储器单元将接通以指示正存储逻辑1。当阈值电压为正且通过将0v施加到控制栅极来尝试读取操作时，存储器单元将不接通，这指示存储逻辑0。
47.除nand快闪存储器外的其它类型的非易失性存储器也可与本发明技术一起使用。
48.在快闪eeprom系统中可用的另一类型的存储器单元利用非导电介电材料代替导电浮动栅极来以非易失性方式存储电荷。由氧化硅、氮化硅和氧化硅(“ono”)形成的三层电介质夹在导电控制栅极和存储器单元沟道上方的半导体衬底的表面之间。通过将来自单元沟道的电子注入到氮化物中来对单元进行编程，其中电子被捕集并存储于有限区中。此所存储电荷接着以可检测的方式改变单元的沟道的一部分的阈值电压。通过将热孔注入到氮化物中来擦除单元。类似的单元可设置于分离栅极(split-gate)配置中，其中经掺杂多晶硅栅极在存储器单元沟道的一部分上方延伸以形成单独的选择晶体管。
49.在另一方法中，两个位存储于每一nrom单元中，其中ono介电层跨沟道在源极和漏极扩散之间延伸。一个数据位的电荷定位于介电层中邻近于漏极，且其它数据位的电荷定位于介电层中邻近于源极。通过单独地读取电介质内的空间上分离的电荷存储区的二进制状态来实现多状态数据存储。
50.图3描绘例如图1a-2中展示的块blk0中的三个实例nand串。blk0包含若干nand串ns0、ns1、ns2、...和相应位线，例如与相应感测放大器sa0、sa1、sa2、...通信的bl0、bl1、bl2...blk0包括一组非易失性存储元件。每一nand串的一端连接到选择栅极漏极(sgd)晶体管，且sgd晶体管的控制栅极经由共同sgd线连接。nand串的另一端连接到选择栅极源极(sgs)晶体管，所述sgs晶体管又连接到共同源极线(sl)。若干字线wl0-wl63在sgs晶体管和
sgd晶体管之间延伸。wl0是邻近于块的源极侧(ss)的边缘字线，且wl63是邻近于块的漏极侧(ds)的边缘字线。
51.实例nand串ns0包含存储元件301、...、302-306、...、307及相应控制栅极cg63、...cg32-cg28、...cg0，sgs晶体管308具有控制栅极cgsgs且sgd晶体管300具有控制栅极cgsgd。另一实例nand串ns1包含存储元件311、...、312-316、...、317、sgs晶体管318和sgd晶体管310。另一实例nand串ns2包含存储元件321、...、322-326、...、327、sgs晶体管328和sgd晶体管320。nand串ns0、ns2、...为偶数编号的且nand串ns1、ns3(未图示)、...为奇数编号的。类似地，位线bl0、bl2、...为偶数编号的，且nand串bl1、bl3(未图示)、...为奇数编号的。存储元件可存储用户数据和/或非用户数据。
52.图4是包含图3的blk0以及额外块blk1和blk2的nand快闪存储器单元的阵列400的框图。沿着每一列，位线(bl)耦合到nand串的漏极选择栅极的漏极端子。沿着nand串的每一行，源极线(sl)可连接nand串的源极选择栅极的所有源极端子(例如，ns0的se0处)。
53.存储元件的阵列划分成存储元件的大量块(例如，blk0-blk2)，其中每一块包含与一组共同字线、sgs线和sgd线通信的一组一个或多个nand串。每一nand串还与相应位线通信。举例来说，blk0包含分别与bl0、bl1、...bln-1且与wl0-wl63 sgs和sgd通信的nand串ns0、ns1、...、nsn-1。blk1包含分别与bl0、bl1、...bln-1且与wl0 a-wl63 a、sgsa和sgda通信的nand串nsa0、nsa1、...、nsan-1。blk2包含分别与bl0、bl1、...bln-1且与wl0 b-wl63 b、sgsb和sgdb通信的nand串nsb0、nsb1、...、nsbn-1。
54.正如快闪eeprom系统常见的，块是擦除单位。也就是说，每一块含有一起被擦除的最小数目的存储元件。每一块通常划分成若干页。页是最小编程单位。一个或多个数据页通常存储在一行存储元件中。举例来说，行通常含有若干交错页或其可构成一页。页的所有存储元件将一起被读取或编程。此外，页可存储来自一个或多个扇区的用户数据。扇区是由主机用作用户数据的方便的单位的逻辑概念；其通常不含额外开销数据，额外开销数据局限于控制器。额外开销数据可包含已依据扇区的用户数据计算的错误校正码(ecc)。控制器(下文描述)的一部分在数据正编程到阵列中时计算ecc，且还在正从阵列读取数据时检查所述ecc。或者，ecc和/或其它额外开销数据存储于与其所涉及的用户数据不同的页乃至不同的块中。
55.用户数据的扇区通常为512字节，对应于磁盘驱动器中扇区的大小。额外开销数据通常为额外16-20字节。大量页形成块，从8页起任何页数，例如直至32、64或更多页。在一些实施例中，nand串的行包括块。
56.在一个实施例中，通过将p阱升高到擦除电压(例如，15-20v)持续足够的时间周期且当源极和位线为浮动时在选定块的字线上接地或施加低偏压(例如1v)来擦除存储器单元。归因于电容性交叉耦合(“交叉”表示来自相邻存储元件的耦合)，位线、选择线和共同源极还升高到擦除电压的很大分数。因此，强电场施加到选定存储器单元的隧道氧化物层，且随着浮动栅极的电子发射到衬底侧，选定存储器单元的数据被擦除。随着电子从浮动栅极传递到p阱区，选定单元的阈值电压降低。可在整个存储器阵列、单独的块或单元的另一单位上执行擦除。在一个实施例中，使用不同技术擦除3d nand。下文将进一步论述3d nand。
57.图5a是描绘感测块500的一个实施例的框图。个别感测块500被分割成核心部分(被称作感测模块580)和共同部分590。在一个实施例中，存在每一位线的单独感测模块580
和一组多个感测模块580的一个共同部分590。在一个实例中，感测块500将包含一个共同部分590和八个感测模块580。组中的感测模块中的每一个将经由数据总线572与相关联共同部分通信。
58.感测模块580包括感测电路系统571，其确定所连接位线中的传导电流高于还是低于预定阈值电平。感测模块580还包含位线锁存器582，其用于设定所连接位线上的电压条件。举例来说，位线锁存器582中锁存的预定状态将导致所连接位线被拉至指定编程禁止的状态(例如，1.5-3v)。作为实例，旗标＝0可禁止编程，而旗标＝1不禁止编程。
59.共同部分590包括处理器592、三组实例数据锁存器594，以及耦合在所述组数据锁存器594和数据总线521之间的i/o接口598。可针对每一感测模块提供一组数据锁存器，且可针对每一组提供由dl1、dl2和dl3识别的三个数据锁存器。下文进一步论述数据锁存器的使用。
60.处理器592执行计算。举例来说，其功能之一是确定存储于被感测的存储元件中的数据且将所确定数据存储在所述组数据锁存器中。一组数据锁存器(例如，594)中的至少一些数据锁存器用于存储由处理器592在读取操作期间确定的数据位。一组数据锁存器中的至少一些数据锁存器还用于存储在编程操作期间从数据总线521导入的数据位。导入的数据位表示意图被编程到存储器中的写入数据。i/o接口598提供数据锁存器594-697和数据总线521之间的接口。
61.在一个实施例中，在编程操作开始时，数据存储于dl1和dl2锁存器中。举例来说，下部页数据可存储于dl1中，且上部页数据可存储于dl2中。在一个实施例中，在idl期间从存储器单元读取的下部页数据存储于dl1锁存器中。dl3可用于存储校验状态，例如编程期间的锁定状态。举例来说，当存储器单元的vt已校验为达到其目标电平时，dl3锁存器可被设定以指示此状况，使得可禁止存储器单元的进一步编程。注意，这描述编程每存储器单元两个位。在一个实施例中，在读取操作期间，dl1和dl2锁存器用于存储从存储器单元读取的两个位。应注意，可存在每存储器单元两个以上位。可存在针对每存储器单元待存储的每一额外位的一个额外锁存器。
62.在读取或其它感测期间，状态机512控制不同控制栅极电压到所寻址存储元件的供应。随着步进经过对应于存储器所支持的各种存储器状态的各种控制栅极电压，感测模块580可在这些电压中的一个处跳脱，且将经由总线572从感测模块580提供输出到处理器592。此时，处理器592通过考虑感测模块的跳脱事件和关于来自状态机的经由输入线593施加的控制栅极电压的信息来确定所得的存储器状态。其接着计算存储器状态的二进制编码且将所得数据位存储到数据锁存器(例如，594)中。在核心部分的另一实施例中，位线锁存器582充当用于锁存感测模块580的输出的锁存器和如上文所描述的位线锁存器两者。
63.一些实施方案可包含多个处理器592。在一个实施例中，每一处理器592将包含输出线(未描绘)，使得输出线中的每一个被接线或(wired-or'd)在一起。在一些实施例中，输出线在连接到接线或线之前被反转。此配置使得能够在编程校验过程期间快速确定编程过程何时完成，因为接收接线或的状态机可确定所有正被编程的位何时达到所要电平。举例来说，当每一位已达到其所要电平时，所述位的逻辑零将发送到接线或线(或数据1被反转)。当所有位输出数据0(或数据1被反转)时，状态机知道终止编程过程。因为每一处理器与八个感测模块通信，所以状态机需要读取接线或线八次，或将逻辑添加到处理器592以累
积相关联位线的结果，使得状态机仅需要读取接线或线一次。类似地，通过正确地挑选逻辑电平，全局状态机可以检测第一位何时改变其状态且相应地改变算法。
64.在编程或校验期间，待编程的数据从数据总线521存储于所述组数据锁存器594-597中。在状态机的控制下，编程操作包括一系列编程电压脉冲被施加到所寻址的存储元件的控制栅极。每一编程脉冲之后是读回(校验)以确定存储元件是否已经编程到所要存储器状态。处理器592相对于所要存储器状态监视读回存储器状态。当两者一致时，处理器592设定位线锁存器582以致使位线被拉至指定编程禁止的状态。这禁止对耦合到位线的存储元件进一步编程，即使在其控制栅极上出现编程脉冲也是如此。在其它实施例中，处理器初始加载位线锁存器582，且感测电路系统在校验过程期间将其设定为禁止值。
65.在一个实施例中，每一组数据锁存器堆栈594-597含有对应于感测模块580的数据锁存器堆栈。在一个实施例中，存在每感测模块580三个数据锁存器。对应于存储元件的读取/写入块的所有dl1和dl2数据锁存器可以连接在一起以形成块移位寄存器，使得可通过串行传递来输入或输出数据块。
66.在一个实施例中，dl1和dl2锁存器的一个目的是将待编程的数据存储到存储元件中。举例来说，存储元件可存储每存储元件两个位。在一个实施例中，下部页数据初始存储到dl1锁存器中，且上部页数据初始存储到dl2锁存器中。
67.在一个实施例中，存储元件存储每存储元件三个位。在此情况下，可存在额外数据锁存器(图5a中未描绘)，用于初始将待编程的数据的第三位存储到存储元件中。在一个实施例中，存储元件存储每存储元件四个位，其中可存在两个额外数据锁存器(图5a中未描绘)用于初始将待编程的数据的第三和第四位存储到存储元件中。存储元件可存储每存储元件多于四个位，在此情况下可存在针对每一位的一个数据锁存器。
68.关于读取操作和感测放大器的额外信息可见于：(1)第7,196,931号美国专利，“具有减少的源极线偏置错误的非易失性存储器和方法(non-volatile memory and method with reduced source line bias errors)”；(2)第7,023,736号美国专利，“具有改进的感测的非易失性存储器和方法(non-volatile memory and method with improved sensing)”；(3)第7,046,568号美国专利，“用于低电压操作的存储器感测电路和方法(memory sensing circuit and method for low voltage operation)”；(4)第7,196,928号美国专利，“针对非易失性存储器的读取操作期间的耦合的补偿(compensating for coupling during read operations of non-volatile memory)”；以及(5)第7,327,619号美国专利，“用于非易失性存储器的参考感测放大器(reference sense amplifier for non-volatile memory)”。以上列举的所有五个专利文献以全文引用的方式并入本文中。
69.图5b是包含图4的阵列400的非易失性存储器系统的框图。存储器阵列400可包含2d架构或3d架构。3d架构的一个实例为bics架构。3d架构可包含3d竖直nand串。3d竖直nand串中的存储器单元可包含ono层以存储信息。信息可存储于电荷捕集层中，例如(但不限于)sin。应注意，ono层可用于存储2d和2d nand两者以及其它架构的信息。因此，浮动栅极可用于存储信息，但无需如此。
70.根据本发明技术的一个实施例，非易失性存储器系统包括具有用于并行地读取和编程存储器单元页的读取/写入电路的存储器装置596。存储器装置596可包含一个或多个存储器裸片598。存储器裸片598包含存储器单元400、控制电路系统510和读取/写入电路
565的二维阵列。存储器阵列400可经由行解码器530由字线寻址以及经由列解码器560由位线寻址。读取/写入电路565包含多个感测块500且允许并行地读取或编程存储器单元页。通常，控制器550包含在与所述一个或多个存储器裸片598相同的存储器装置596(例如，可移除存储卡)中。命令和数据在主机570和控制器550之间经由线520以及在控制器和所述一个或多个存储器裸片598之间经由线518传递。
71.控制电路系统510与读取/写入电路565协作以在存储器阵列400上执行存储器操作。控制电路系统510包含状态机512、存储器513、芯片上地址解码器514、寄存器515和功率控制模块516。状态机512提供存储器操作的芯片级控制。存储器513可存储原始写入数据、经修改写入数据和状态位以供由状态机512使用。芯片上地址解码器514提供由主机或存储器控制器使用的与由解码器530和560使用的硬件地址之间的地址接口。寄存器515可用于记录在编程或擦除存储器装置596时使用的电压。功率控制模块516在存储器操作期间控制供应到字线和位线的功率和电压。在另一方法中，使用双行/列解码器和读取/写入电路。举例来说，控制电路可被视为包括组件510、512、513、514、515、516、530、550、560、565中的一个或多个。
72.图6是描述用于编程非易失性存储器的方法的一个实施例的流程图。在步骤640处擦除待编程的存储器单元。步骤640可包含擦除比那些待编程的存储器单元多的存储器单元(例如，以块或其它单位)。在步骤642处，执行软编程以使被擦除存储器单元的擦除阈值电压的分布变窄。作为擦除过程的结果，一些存储器单元可处于比所必需的擦除状态更深的擦除状态。软编程可施加小编程脉冲以将被擦除存储器单元的阈值电压移动成较接近擦除校验电平。在图6的步骤650处，“数据加载”命令由控制器550发布且输入到命令电路，从而允许将数据输入到数据输入/输出缓冲器。在步骤652处，指定页地址的地址数据从控制器或主机输入到行控制器或解码器514。输入数据被辨识为页地址且经由状态机512锁存，受输入到命令电路的地址锁存信号影响。在步骤654处，将被寻址页的编程数据页输入到数据输入/输出缓冲器以用于编程。举例来说，在一个实施例中，可输入512字节的数据。数据锁存在用于选定位线的适当的寄存器中。在一些实施例中，数据还锁存在用于选定位线的第二寄存器中以用于校验操作。在步骤656处，“编程”命令由控制器发布且输入到数据输入/输出缓冲器。所述命令由状态机512经由输入到命令电路的命令锁存信号锁存。
73.在由“编程”命令触发的情况下，步骤654中锁存的数据将使用施加到适当的字线的步进式脉冲编程到由状态机512控制的选定存储器单元中。在步骤658处，施加到选定子线的编程脉冲电压电平vpgm或vpgm初始化到起始脉冲(例如，12v)，且由状态机512维持的程序计数器pc在0处初始化。在步骤660处，将第一vpgm脉冲施加到选定子线。如果逻辑“0”存储于特定数据锁存器中，指示应对相应存储器单元进行编程，则相应位线接地。另一方面，如果逻辑“1”存储于特定锁存器中，指示相应存储器单元应保持在其当前数据状态，则相应位线连接到vdd以禁止编程。
74.在步骤662处，校验选定存储器单元的状态。如果检测到选定单元的目标阈值电压已达到适当的电平，则存储于相应数据锁存器中的数据改变到逻辑“1”。如果检测到阈值电压尚未达到适当的电平，则存储于相应数据锁存器中的数据不改变。以此方式，具有存储于其相应数据锁存器中的逻辑“1”的位线不需要编程。当所有数据锁存器正存储逻辑“1”时，状态机知晓所有选定单元已经编程。在步骤664处，检查是否所有数据锁存器正存储逻辑“1”。如果是，则编程过程完成且成功，因为所有选定存储器单元被编程和校验到其目标状态。在步骤666处报告状态“通过(pass)”。
75.如果在步骤664处确定并非所有数据锁存器正存储逻辑“1”，则编程过程继续。在步骤668处，对照编程限制值检查程序计数器pc。编程限制值的一个实例为20，然而，可在各种实施方案中使用其它值。如果程序计数器pc不小于20，则在步骤669处确定尚未成功地编程的位数目是否等于或小于预定数目。如果未成功编程的位数目等于或小于预定数目，则在步骤671处将编程过程标记为通过且报告通过状态。未成功地编程的位可在读取过程期间使用错误校正来校正。然而，如果未成功编程的位数目大于预定数目，则将编程过程标记为失败，且在步骤670处报告失败状态。如果程序计数器pc小于20，则在步骤672处使vpgm电平增加步长且递增程序计数器pc。在步骤672之后，过程循环回到步骤760以施加下一vpgm脉冲。
76.图6的流程图描绘可应用于二进制存储的单遍次编程方法。举例来说，在可应用于多层级存储的二遍次编程方法中，可在流程图的单个迭代中使用多个编程或校验步骤。可针对编程操作的每一遍次执行步骤658-672。在第一遍次中，可施加一个或多个编程脉冲，且校验其结果以确定单元是否处于适当的中间状态。在第二遍次中，可施加一个或多个编程脉冲，且校验其结果以确定单元是否处于适当的最终状态。
77.在成功编程过程或操作结束时，存储器单元的阈值电压应被编程存储器单元的一个或多个阈值电压分布内或在被擦除存储器单元的阈值电压分布内。
78.图7示出具有单元的二进制存储器，其中每一单元处于两个可能状态中的一个。每一存储器单元的阈值窗口由单个分界电平分割为两个相异区。如图7(a)所示，在读取期间，下部区和上部区之间的读取分界电平rv1用于确定单元的阈值电平位于哪一区。如果单元的阈值位于下部区中，则单元处于“擦除”状态，且如果单元的阈值位于上部区中，则单元处于“编程”状态。图7(b)示出存储器的所有单元初始处于“擦除”状态。图7(c)示出一些单元被编程到“编程”状态。使用1位或二进制代码来对存储器状态进行译码。举例来说，位值“1”表示“擦除”状态，且“0”表示“编程”状态。通常，通过施加一个或多个编程电压脉冲来执行编程。在每一脉冲之后，感测单元以校验阈值是否已移动超出校验分界电平vv1。具有此存储器单元分割的存储器被称作“二进制”存储器或单层级单元(“slc”)存储器。将看到，二进制或slc存储器以宽误差容限操作，因为整个阈值窗口仅由两个区占据。
79.还可采用同时多阈值(smt)感测。在smt感测期间，两个或更多个不同偏置条件可用于同时感测两个不同阈值电压。举例来说，单个校验参考电压可施加到选定子线，同时针对正校验到第一状态的存储器单元使用一个偏置条件，且针对正校验到第二状态的存储器单元使用第二偏置条件。不同偏置条件的一个实例是在不同时间长度内感测位线的传导电流。本文中，此感测时间被称作“fsense”。使用两个(或更多个)不同fsense允许感测不同阈值电压，同时将相同校验参考电压施加到选定子线。因此，此可被称为“同时多阈值”感测。
80.使用smt感测在编程校验期间节省时间。然而，当稍后读取存储器单元时，不知晓用于正读取的每一存储器单元的偏置条件。因此，可使用相同偏置条件读取所有存储器单元。举例来说，可使用标称(例如，短)fsense读取所有存储器单元。因此，使用较长fsense校验的存储器单元将使用与校验时使用的fsense不同的fsense来读取。
81.应注意，存储器单元可以不同方式对使用与校验期间使用的偏置条件不同的偏置
条件读取作出反应。举例来说，它们可展示不同阈值电压移位。理想地，作为不同偏置条件(例如，感测时间)的结果，所有存储器单元将经历相同阈值电压移位。然而，情况可能并非如此。这可能导致以与用于校验的偏置条件不同的偏置条件读取的存储器单元的阈值电压移位的变化。
82.如先前论述，虽然有可能使用至少两个或三个编程脉冲来确定正确的编程电压(vpgm)电平，但此解决方案可能不理想。确切地说，使用多个编程脉冲来确定应使用的编程电压可能致使编程操作慢于不需要多个编程脉冲的情况。此外，如果需要频繁的块跳跃，则重新获取编程电压电平也会减慢相关联编程操作。
83.因此，本文描述一种存储器设备(例如，图5b中的存储器装置596)，其包含存储元件或存储器单元(例如，图3中的存储元件301、...、302-306、...、307)的块(例如，图3中的blk0)，其中存储器单元中的每一个连接到多个字线(例如，图3中的wl0-wl63)中的一个。所述多个字线可分组在字线区(即，字线的组)中。存储器单元布置成串(例如，图3中的串ns0、ns1、...、nsn-1)且每一个被配置成将阈值电压vt或vth保持在限定阈值窗口的共同阈值电压范围内。根据一方面，所述设备中包含的存储器单元为slc。所述设备还包含耦合到所述多个字线和所述串的控制电路(例如，图5b中的组件510、512、513、514、515、516、530、550、560、565)，且实施被称为“单脉冲智能校验”(1psv)的过程。
84.在操作中，控制电路可响应于确定尚不存在块跳跃而确定与存储器单元相关联的所述多个字线中的所选者中的所述至少一个是否为所述串的第一串中的区的第一逻辑字线。控制电路响应于确定已存在块跳跃或确定与存储器单元相关联的所述多个字线中的所选者中的所述至少一个是所述串的所述第一串中的所述区的第一逻辑字线而开始编程操作(下文更详细地描述)。在编程操作期间，控制电路被配置成在具有第一编程电压(例如，vpgmslc)的编程操作的第一编程脉冲之后确定存储器单元的阈值电压分布的编程低尾电压。如此，在确定编程低尾电压之前，使用第一编程电压vpgmslc将第一脉冲编程施加到第一串str0(例如，图3的ns0)中需要编程的存储器单元的字线区的第一逻辑字线。
85.编程低尾电压或低尾vt是经编程存储器单元的阈值电压vt分布的下端附近的点(例如，接近图7(c)中展示的校验分界电平vv1)。低尾电压可基于忽略特定数目的外围vts而限定。举例来说，如果约31个存储器单元具有在低尾vt左侧的vt，则低尾vt可基于除31外的任何数目限定。如果基于nand串执行计数，则忽略特定数目的nand串。作为实例，检查nand串以确定给定nand串是否具有拥有高于读取参考电压的vt的至少一个存储器单元。应注意，块中可存在约75,000个nand串或更多个。还可基于统计数据限定低尾vt。举例来说，如果vt分布表征为平均值和标准偏差，则低尾vt可限定为高于平均值的特定实数个标准偏差。编程低尾电压对应于存储器单元的循环条件。
86.根据一方面，可微调第一编程电压vpgmslc使得nvt低尾位置比常规感测时间fsense(fsense#2)处的所要编程低尾位置或电压低1.4v(-28dac)。因此，控制电路可被配置成选择第一编程电压使得编程低尾电压是比所要编程低尾电压低(例如，1.4伏)的预定间隔电压。图8展示在施加不同第一编程电压vpgmslc之后存储器单元的分布。还可由存储器单元的裸片微调第一编程电压以确保低尾》0伏以便可检测。如实例数据中所展示，在15.5伏处开始，低尾可明显可见且被计算。因此建议使用》16.0伏作为slc的起始第一脉冲编程电压vpgm(vpgmslc)。尽管如此，可改为使用第一编程电压的其它量值。
87.控制电路还被配置成基于编程低尾电压计算编程操作的第二编程脉冲的第二编程电压。控制电路接着将第二编程脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的每一个来对存储器单元进行编程，使得存储器单元的阈值电压的分布具有所要编程低尾电压，而无进一步编程脉冲。图9展示在第一编程脉冲之后且接着在第二编程脉冲之后传导的存储器单元的累积分布函数(cdf)。如所展示，存储器单元的阈值电压从第一编程脉冲之后的存储器单元的分布移位近似1.4伏到所要编程低尾电压。
88.根据一方面，控制电路将至少一个校验电压脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的至少一个，同时感测所述串中的选定一个是否传导电流。控制电路被配置成在第一编程脉冲之后对至少一个校验操作期间传导电流的串中的选定一个的存储器单元的至少一个传导数量进行计数。控制电路基于所述至少一个校验操作期间传导电流的串中的选定一个的存储器单元的所述至少一个传导数量与多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc或bspf_1psv_4_slc)中的一个的比较确定编程低尾电压。如此，单脉冲智能校验确保仅需要一个编程脉冲来确定编程低尾位置或电压。
89.图10展示存储器设备的测试数据，其展示一个或两个校验操作可涵盖归因于字线位置、温度和循环的所有变化。确切地说，测试数据包含来自各种字线的温度或循环的阈值电压变化(图10的左上角)、特定电压(例如，17.5伏)下编程的存储器单元的阈值电压变化(例如，图10的右上角)、各个层次量的三个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc和bspf_1psv_3_slc)的传导单元计数(图10的左下角)，以及两个感测时间的低尾电压(图10的右下角)。
90.参看图11，第一编程脉冲指示为“编程脉冲”，且所述至少一个校验操作包含第一校验操作和第二校验操作。所述至少一个传导数量包含与第一校验操作相关联的第一传导数量和与第二校验操作相关联的第二传导数量。控制电路进一步被配置成在第一校验操作中将第一校验电压的第一校验脉冲(校验#1)施加到与存储器单元相关联的所述多个字线中的所选者中的所述至少一个。控制电路还被配置成在等待多个感测时间中的每一个之后施加第一校验脉冲的同时感测所述串中的选定一个是否传导电流，且对第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量进行计数和保存(指示为校验#1之后的“扫描”)。根据一方面，所述多个感测时间可包含第一感测时间fsense#2和第二感测时间fsense#1。
91.控制电路以递归方式确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否小于所述多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc或bspf_1psv_4_slc)中的一个。如此，施加校验脉冲以使用不同感测fsense时间(例如，fsense#1和fsense#2)和不同位扫描遍次失败(bspf)准则或所述多个传导数量阈值确定存储器单元的低尾位置(传导单元计数)。对于不可通过第一校验发现低尾的剩余情况，可能需要第二校验。相应地，控制电路接着响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于所有所述多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc和bspf_1psv_4_slc)而将多个校验偏移电压(例如，0.5伏或0.55伏)中的一个相加到第一校验电压以确定第二校验电压。控制电路接着被配置成响应于在第一校验操作期间传导电流的串中的选定一个的
存储器单元的第一传导数量并非小于所有所述多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc和bspf_1psv_4_slc)而以递归方式确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于所述多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc或bspf_1psv_4_slc)中的一个。控制电路响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于所有所述多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc和bspf_1psv_4_slc)而从第一校验电压减去所述多个校验偏移电压(例如，0.5伏或0.55伏)中的所述一个以确定第二校验电压。如此，第二校验电平可移位+/-0.55v(较小分辨率)或+/-0.5v(较高分辨率)。
92.接下来，对于第二校验操作，控制电路被配置成在第二校验操作期间将第二校验电压的第二校验脉冲(校验#2)施加到与存储器单元相关联的所述多个字线中的所选者中的至少一个。控制电路还被配置成在等待所述多个感测时间(例如，fsense#1和fsense#2)中的每一个之后施加第二校验脉冲的同时感测串中的选定一个是否传导电流，且对第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量进行计数和保存(指示为校验#2之后的“扫描”)。
93.控制电路以递归方式确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否小于所述多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc或bspf_1psv_4_slc)中的一个。控制电路还响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量并非小于所有所述多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc和bspf_1psv_4_slc)而以递归方式确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于所述多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc或bspf_1psv_4_slc)中的一个。如此，将不同感测fsense时间和不同bspf再次施加到第二校验。
94.控制电路被配置成基于响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量并非大于所有所述多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc和bspf_1psv_4_slc)而以递归方式确定在第一校验操作和第二校验操作中的至少一个期间传导电流的串中的选定一个的存储器单元的第一传导数量和第二传导数量中的至少一个是否小于或大于所述多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc或bspf_1psv_4_slc)中的所述一个，来选择多个差量编程电压dvpgm中的一个。
95.此外，控制电路被配置成响应于基于以递归方式确定在第一校验操作和第二校验操作中的所述至少一个期间传导电流的串中的选定一个的存储器单元的第一传导数量和第二传导数量中的所述至少一个是否小于或大于所述多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc或bspf_1psv_4_slc)中的所述一个而选择所述多个差量编程电压dvpgm中的所述一个，来将所述多个差量编程电压dvpgm中的所述一个相加到第一编程电压vpgmslc以计算第二编程脉冲的第二编程电压(vpgmslc+dvpgm)。
96.在校验操作之后，控制电路将具有第二编程电压(vpgmslc+dvpgm)的第二编程脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的每一个来编程存储器单元。
施加最终校验以确保单元被成功地编程。因此，控制电路还被配置成在最终校验操作中将至少一个最终校验脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的所述至少一个。控制电路在等待至少一个感测时间之后施加所述至少一个最终校验脉冲的同时感测串中的选定一个是否传导电流，且对最终校验操作期间传导电流的串中的选定一个的存储器单元的最终传导数量进行计数和保存。控制电路另外确定在最终校验操作期间传导电流的串中的选定一个的存储器单元的最终传导数量是否小于或大于最终传导数量阈值。控制电路被配置成响应于确定在最终校验操作期间传导电流的串中的选定一个的存储器单元的最终传导数量不小于或大于最终传导数量阈值而将后续差量编程电压相加到第一编程电压以计算后续编程脉冲的后续编程电压。接下来，控制电路将具有后续编程电压的后续编程脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的所述至少一个以编程存储器单元，且返回到最终校验操作。控制电路被配置成重复施加后续编程脉冲和最终校验操作直至存储器单元的阈值电压分布具有所要编程低尾电压，且接着保存此编程电压vpgm。因此，控制电路还可包含编程电压寄存器(例如，寄存器515)。因此，控制电路进一步被配置成在另一编程操作中编程连接到字线区中的一个内的所述多个字线的所选者中的每一个的存储器单元和存储器单元块的串中的其它串的存储器单元时，将等于第一编程电压vpgmslc加上第二编程电压vpgmslc+dvpgm的结束或新编程电压存储在编程电压寄存器中以施加到所述多个字线中的所选者中的每一个。如此，为了编程相同区中的其它串(例如，串1-4)或其它字线，施加存储于编程电压寄存器中的新编程电压。
97.图12a-12c示出单脉冲校验期间实例存储器单元的实例累积分布函数(cdf)电压曲线。更详细地，图12a展示在被擦除之后为“新鲜”的(例如，处于存储器裸片分类)的存储器单元的阈值电压的分布。接着，在第一编程电压vpgmslc的第一编程脉冲之后，接着展示来自使用第一感测时间fsense#2的第一校验操作的编程低尾电压距所要编程低尾电压或最终低尾位置1.4伏。施加使用2伏的差量编程电压dvpgm的第二编程脉冲，且存储器单元的分布最终具有所要编程低尾电压。图12b展示在被擦除之后高度循环(即，已经经历许多编程和擦除循环)的存储器单元的阈值电压的分布。接着，在具有第一编程电压vpgmslc的第一编程脉冲之后。接着展示来自使用第一感测时间fsense#2的第一校验操作的编程低尾电压距所要编程低尾电压或最终低尾位置1.4伏。使用比用于第一校验操作的第一校验电压大0.55伏的第二校验电压且使用第一感测时间fsense#2实行第二校验操作。来自第二校验操作的存储器单元的分布比所要编程低尾电压或最终低尾位置低0.85伏。施加使用1.4伏的差量编程电压dvpgm的第二编程脉冲，且存储器单元的分布最终具有所要编程低尾电压。图12c展示在被擦除之后存储器单元的阈值电压的分布。接下来，在具有第一编程电压vpgmslc的第一编程脉冲之后，展示来自使用第一感测时间fsense#2和第二感测时间fsense#1的第一校验操作的存储器单元的分布。来自来自使用第一感测时间fsense#2的第一校验操作的分布的编程低尾电压距所要编程低尾电压或最终低尾位置1.4伏。施加使用2.4伏的差量编程电压dvpgm的第二编程脉冲，且存储器单元的分布最终具有所要编程低尾电压。
98.在特定实施方案中，所述多个传导数量阈值可包含第一传导数量阈值bspf_1psv_1_slc和第二传导数量阈值bspf_1psv_2_slc和第三传导数量阈值bspf_1psv_3_slc。如此，如上文所描述，控制电路进一步被配置成在第一校验操作中将第一校验电压的第一校验脉
冲施加到与存储器单元相关联的所述多个字线中的所选者中的所述至少一个。控制电路还被配置成在等待第一感测时间fsense#2和第二感测时间fsense#1中的每一个之后施加第一校验脉冲的同时感测串中的选定一个是否传导电流，且对第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量进行计数和保存。
99.如此，在第一校验操作期间，控制电路确定传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc。控制电路接着响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc。此外，控制电路被配置成响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而选择第一初级差量编程电压dvpgm(例如，2伏)。控制电路响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc。控制电路还被配置成响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而选择第二初级差量编程电压dvpgm(例如，2.2伏)。控制电路响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc。接着，控制电路响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而选择第三初级差量编程电压dvpgm(例如，2.4伏)。控制电路被配置成响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc。接下来，控制电路响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而选择第四初级差量编程电压dvpgm(例如，2.6伏)。
100.如果在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc，则控制电路使用具有高于第一校验电压的第二校验电压的第二校验脉冲实行第二校验操作。因此，控制电路被配置成响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而将初级校验偏移电压(例如，0.55伏)相加到第一校验电压以确定第二校验电压。接着，类似于第一校验操作，控制电路在第二校验操作期间将第二校验电压的第二校验脉冲施加到与存
储器单元相关联的所述多个字线中的所选者中的至少一个。控制电路被配置成在等待第一感测时间fsense#2和第二感测时间fsense#1中的每一个之后施加第二校验脉冲的同时感测串中的选定一个是否传导电流，且对第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量进行计数和保存。
101.在第二校验操作期间，控制电路确定传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc。接下来，控制电路被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而选择第五初级差量编程电压dvpgm(例如，0.4伏)。控制电路另外响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc。控制电路还被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而选择第六初级差量编程电压dvpgm(例如，1.2伏)。接下来，控制电路被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc。控制电路接着响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而选择第七初级差量编程电压dvpgm(例如，1.4伏)。控制电路还被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc。控制电路被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而选择第八初级差量编程电压dvpgm(例如，1.6伏)。此外，控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc。控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而选择第九初级差量编程电压dvpgm(例如，1.8伏)。或者，控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而选择第十初级差量编程电压dvpgm(例如，1.8伏，不太可能)。
102.在第一校验操作期间，如果传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第一和第二感测时间fsense#1、fsense#2的所有传导数量阈值(例如，bspf_
1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc、bspf_1psv_4_slc)，则控制电路使用具有低于第一校验电压的第二校验电压的第二校验脉冲实行第二校验操作。因此，控制电路被配置成响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而从第一校验电压减去初级校验偏移电压(例如，0.55伏)以确定第二校验电压。接下来，控制电路在第二校验操作期间将第二校验电压的第二校验脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的至少一个。控制电路被配置成在等待第一感测时间fsense#2和第二感测时间fsense#1中的每一个之后施加第二校验脉冲的同时感测串中的选定一个是否传导电流，且对第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量进行计数和保存。
103.因此，在第二校验操作期间，控制电路确定传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc。控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而选择第十一初级差量编程电压dvpgm(例如，2.6伏，不太可能)。控制电路还被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc。控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而选择第十二初级差量编程电压dvpgm(例如，2.8伏)。控制电路接着响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc。控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而选择第十三初级差量编程电压dvpgm(例如，3伏)。控制电路接着响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc。控制电路被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而选择第十四初级差量编程电压dvpgm(例如，3.2伏)。控制电路还被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc。控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第三传
导数量阈值bspf_1psv_3_slc而选择第十五初级差量编程电压dvpgm(例如，3.4伏)。或者，控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而选择第十六初级差量编程电压dvpgm(例如，3.6伏，不太可能)。
104.在另一特定实施方案中，所述多个传导数量阈值包含第一传导数量阈值bspf_1psv_1_slc和第二传导数量阈值bspf_1psv_2_slc和第三传导数量阈值bspf_1psv_3_slc和第四传导数量阈值bspf_1psv_4_slc。如此，如所论述，控制电路进一步被配置成在第一校验操作中将第一校验电压的第一校验脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的所述至少一个。控制电路在等待第一感测时间fsense#2和第二感测时间fsense#1中的每一个之后施加第一校验脉冲的同时感测串中的选定一个是否传导电流，且对第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量进行计数和保存。
105.如此，在第一校验操作期间，控制电路还被配置成确定传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc。控制电路被配置成响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc。控制电路响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而选择第一次级差量编程电压dvpgm(例如，2伏)。控制电路还被配置成响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc。控制电路被配置成响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而选择第二次级差量编程电压dvpgm(例如，2.1伏)。控制电路被配置成响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第一感测时间fsense#2的第四传导数量阈值bspf_1psv_4_slc。控制电路响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第一感测时间fsense#2的第四传导数量阈值bspf_1psv_4_slc而选择第三次级差量编程电压dvpgm(例如，2.2伏)。控制电路接下来响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第二感测时间fsense#1的第一传导数量阈值bspf_1psv_1_slc。控制电路响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第二感测时间fsense#1的第一传导数量阈值bspf_1psv_1_slc而选择
第四次级差量编程电压dvpgm(例如，2.3伏)。控制电路被配置成响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc。控制电路响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而选择第五次级差量编程电压dvpgm(例如，2.4伏)。控制电路响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc。控制电路接着响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而选择第六次级差量编程电压dvpgm(例如，2.5伏)。此外，控制电路被配置成响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc。控制电路响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc而选择第七次级差量编程电压dvpgm。
106.如果在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc，则控制电路使用具有高于第一校验电压的第二校验电压的第二校验脉冲实行第二校验操作。因此，控制电路被配置成响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而将次级校验偏移电压(例如，0.5伏)相加到第一校验电压以确定第二校验电压。控制电路接着在第二校验操作期间将第二校验电压的第二校验脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的至少一个。控制电路在等待第一感测时间fsense#2和第二感测时间fsense#1中的每一个之后施加第二校验脉冲的同时感测串中的选定一个是否传导电流，且对第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量进行计数和保存。
107.如此，在第二校验操作期间，控制电路确定传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc。控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而选择第八次级差量编程电压dvpgm(例如，0.6伏)。控制电路被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第
二传导数量阈值bspf_1psv_2_slc。控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而选择第九次级差量编程电压dvpgm(例如，1.3伏)。控制电路被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc。控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而选择第十次级差量编程电压dvpgm(例如，1.4伏)。控制电路还被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc。控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第四传导数量阈值bspf_1psv_4_slc而选择第十一次级差量编程电压dvpgm(例如，1.5伏)。此外，控制电路被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第一传导数量阈值bspf_1psv_1_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第一传导数量阈值bspf_1psv_1_slc。控制电路接着响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而选择第十二次级差量编程电压dvpgm(例如，1.6伏)。控制电路被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc。接下来，控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而选择第十三次级差量编程电压dvpgm(例如，1.7伏)。控制电路还被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc。接下来，控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而选择第十四次级差量编程电压dvpgm(例如，1.8伏)。控制电路另外被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc。控制电路响应于在第二校验操作期
间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc而选择第十五次级差量编程电压dvpgm(例如，1.9伏)。或者，控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc而选择第十六次级差量编程电压dvpgm(例如，1.9伏)。
108.在第一校验操作期间，如果传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第一和第二感测时间fsense#1、fsense#2的所有传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc、bspf_1psv_4_slc)，则控制电路使用具有低于第一校验电压的第二校验电压的第二校验脉冲实行第二校验操作。因此，控制电路被配置成响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而从第一校验电压减去次级校验偏移电压(例如，0.5伏)以确定第二校验电压。控制电路还被配置成在第二校验操作期间将第二校验电压的第二校验脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的至少一个。控制电路在等待第一感测时间fsense#2和第二感测时间fsense#1中的每一个之后施加第二校验脉冲的同时感测串中的选定一个是否传导电流，且对第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量进行计数和保存。
109.因此，在第二校验操作期间，控制电路被配置成确定传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc。接下来，控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而选择第十七次级差量编程电压dvpgm(例如，2.6伏)。控制电路还被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc。控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而选择第十八次级差量编程电压dvpgm(例如，2.7伏)。控制电路另外被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc。控制电路接下来响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而选择第十九次级差量编程电压dvpgm(例如，2.8伏)。控制电路被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc。控制电路响应于在第二校验操作期间传导电流的串
中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第四传导数量阈值bspf_1psv_4_slc而选择第二十次级差量编程电压dvpgm(例如，2.9伏)。此外，控制电路被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第一传导数量阈值bspf_1psv_1_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第一传导数量阈值bspf_1psv_1_slc。控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而选择第二十一次级差量编程电压dvpgm(例如，3伏)。控制电路还响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc。控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而选择第二十二次级差量编程电压dvpgm(例如，3.1伏)。控制电路被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc。控制电路接着响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而选择第二十三次级差量编程电压dvpgm(例如，3.2伏)。接下来，控制电路被配置成响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc。控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc而选择第二十四次级差量编程电压dvpgm(例如，3.3伏)。或者，控制电路响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc而选择第二十五次级差量编程电压dvpgm(例如，3.4伏)。虽然上文已经针对单脉冲智能校验的实施方案描述各种特定传导数量阈值、校验偏移电压和差量编程电压dvpgm，但应理解，这些仅为实例，且可替代地使用各种其它阈值和电压。
110.根据一方面，所述多个字线分组为多个层次。因此，控制电路进一步被配置成选择一定量的所述多个层次用于将所述至少一个校验电压脉冲施加到与选定的所述量的所述多个层次相关联的所述多个字线并感测串中的选定一个是否传导电流，且在第一编程脉冲之后对所述至少一个校验操作期间传导电流的串中的选定一个的存储器单元的至少一个传导数量进行计数。控制电路还基于所述至少一个校验操作期间传导电流的串中的选定一个的存储器单元的所述至少一个传导数量确定编程低尾电压，存储器单元的所述至少一个传导数量取决于选定的所述量的所述多个层次。通过查看较少数目的层次(例如，一个层
次，而不是16个层次)，可在所述至少一个校验操作期间扫描较宽阈值电压范围。
111.图13是示出单脉冲智能校验、零脉冲智能校验和智能校验操作之间的比较的表。如所展示，本文中所描述的单脉冲智能校验的使用有利地实现第一串(str0)的较少脉冲、第一串(str0)的相对低编程时间(tprog)。此外，不存在过度编程存储器单元的风险，且单脉冲智能校验可“基于nand”实施，而非依赖于主机或系统控制器。
112.图14a示出测量存储器单元的编程斜率的示例性方法的步骤。所述方法包含开始编程斜率的测量的步骤600。接下来，602擦除存储器单元且使用具有第一编程电压的第一编程脉冲编程存储器单元。方法通过604继续：感测一组数据状态的单元相对于一个或多个校验电平(电压)的阈值电压vth(例如，如上文所描述确定低尾电压或位置)。方法以将递增编程电压dv初始化为0毫伏的步骤606继续。接下来，608确定递增编程电压dv是否大于预定最大递增编程电压(例如，4伏)。方法以步骤610继续：响应于递增编程电压dv不大于预定最大递增编程电压而擦除存储器单元且使用具有第一编程电压(例如，默认编程电压vpgm)的另一第一编程脉冲编程存储器单元。方法的下一步骤为612将新编程电压计算为第一编程电压相加到递增编程电压dv。接下来，614施加第二编程脉冲为新编程电压。方法的下一步骤为616感测一组数据状态的单元相对于所述一个或多个校验电平(电压)的vth(例如，确定低尾电压)。方法通过618继续：使递增编程电压dv递增预定增量(例如，0.4伏)，且返回到确定递增编程电压dv是否小于预定最大递增编程电压的步骤608。方法还包含步骤620：响应于递增编程电压dv大于预定最大递增编程电压而完成编程斜率的测量。
113.图14b展示编程斜率不随循环或起始编程电压vpgm变化。更详细地，如果第二编程脉冲的第二编程电压小于第一编程电压加1伏(即，vpgm》1v+第一脉冲vpgm)，则编程斜率稳定在0.7处。如此，举例来说，可经由提前(例如，在设计工程期间)测试存储器设备来确定编程斜率，且可相应地基于编程斜率选择差量编程电压dvpgm dvpgm且将其用于如本文所描述的单脉冲智能校验。
114.图15展示第一编程脉冲的第一编程电压和使用相同第一编程电压值(例如，16伏)的第二编程脉冲的第二编程电压之间的低尾位置比较。如果第二编程脉冲的第二编程电压比第一编程脉冲的第一编程电压大1.5伏，则所得低尾位置差不显著(《100毫伏)。
115.首先参考图16，还提供一种操作存储器设备的方法。再次，存储器设备包含存储器单元块。存储器单元中的每一个连接到多个字线中的一个且布置于串中。存储器单元中的每一个还被配置成将阈值电压vth保持在限定阈值窗口的共同阈值电压范围内。所述方法包含步骤700：确定具有第一编程电压的编程操作的第一编程脉冲之后存储器单元的阈值电压的分布的编程低尾电压，所述编程低尾电压对应于存储器单元的循环条件。所述方法以步骤702继续：基于编程低尾电压计算编程操作的第二编程脉冲的第二编程电压，且施加到与存储器单元相关联的所述多个字线中的所选者中的每一个来对存储器单元进行编程，使得存储器单元的阈值电压的分布具有所要编程低尾电压，而无进一步编程脉冲。
116.如上文所论述，可选择第一编程电压使得编程低尾电压是低于所要编程低尾电压的预定量。因此，方法还可包含以下步骤：选择第一编程电压使得编程低尾电压是低于所要编程低尾电压的预定间隔电压(例如，1.4伏)。应了解，可改为利用其它预定间隔电压。
117.方法还可包含以下步骤：在感测串中的选定一个是否传导电流的同时将至少一个校验电压脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的至少一个，且在
第一编程脉冲之后对在至少一个校验操作期间传导电流的串中的选定一个的存储器单元的至少一个传导数量进行计数。接下来，基于所述至少一个校验操作期间传导电流的串中的选定一个的存储器单元的所述至少一个传导数量与多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc、bspf_1psv_4_slc)中的一个的比较确定编程低尾电压。
118.根据一方面且参看图17，方法进一步包含：步骤704，接收起始编程操作的编程命令；以及706，响应于接收到起始编程操作的编程命令确定是否已存在块跳跃。接下来，方法包含步骤708：响应于确定尚未存在块跳跃而确定与存储器单元相关联的所述多个字线中的所选者中的所述至少一个是否为串的第一串中的区的第一逻辑字线。方法通过710继续：响应于确定已存在块跳跃或确定与存储器单元相关联的所述多个字线中的所选者中的所述至少一个是串的第一串中的区的第一逻辑字线而开始编程操作(例如，包含图16和如上文所描述的步骤700和702)。
119.如上文所论述，所述至少一个校验操作可包含第一校验操作和第二校验操作。并且，所述至少一个传导数量包含与第一校验操作相关联的第一传导数量和与第二校验操作相关联的第二传导数量。如此，仍参看图17，所述方法包含施加第一编程电压(vpgmslc)的第一编程脉冲的步骤712。接下来，方法进一步包含步骤714：在第一校验操作中将第一校验电压的第一校验脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的所述至少一个。方法以步骤716继续：在等待多个感测时间中的每一个之后施加第一校验脉冲的同时感测串中的选定一个是否传导电流，且对第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量进行计数和保存。方法接着包含步骤718：在第一校验操作期间以递归方式确定传导电流的串中的选定一个的存储器单元的第一传导数量是否小于所述多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc或bspf_1psv_4_slc)中的一个。方法还包含步骤720：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于所有所述多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc和bspf_1psv_4_slc)而将多个校验偏移电压(例如，0.5伏或0.55伏)中的一个相加到第一校验电压以确定第二校验电压。方法还包含步骤722：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量并非小于所有所述多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc和bspf_1psv_4_slc)而以递归方式确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于所述多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc或bspf_1psv_4_slc)中的一个。方法通过724继续：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于所有所述多个传导数量阈值而从第一校验电压减去所述多个校验偏移电压(例如，0.5伏或0.55伏)中的所述一个以确定第二校验电压。方法接着包含步骤726：在第二校验操作期间将第二校验电压的第二校验脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的至少一个。方法的下一步骤为728：在等待所述多个感测时间中的每一个之后施加第二校验脉冲的同时感测串中的选定一个是否传导电流，且对第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量进行计数和保存。方法接着包含步骤730：在第二校验操作期间以递归方式确定传导电流的串中的选定一个的存储
器单元的第二传导数量是否小于所述多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc或bspf_1psv_4_slc)中的一个。接下来，732响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量并非小于所有所述多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc和bspf_1psv_4_slc)而以递归方式确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于所述多个传导数量阈值(例如，bspf_1psv_1_slc、bspf_1psv_2_slc、bspf_1psv_3_slc或bspf_1psv_4_slc)中的一个。方法还包含步骤734：基于响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量并非大于所有所述多个传导数量阈值而以递归方式确定在第一校验操作和第二校验操作中的至少一个期间传导电流的串中的选定一个的存储器单元的第一传导数量和第二传导数量中的至少一个是否小于或大于所述多个传导数量阈值中的所述一个，来选择多个差量编程电压dvpgm中的一个。
120.此外，所述方法包含步骤736：响应于基于以递归方式确定在第一校验操作和第二校验操作中的所述至少一个期间传导电流的串中的选定一个的存储器单元的第一传导数量和第二传导数量中的所述至少一个是否小于或大于所述多个传导数量阈值中的所述一个而选择所述多个差量编程电压dvpgm中的所述一个，来将所述多个差量编程电压dvpgm中的所述一个相加到第一编程电压vpgmslc以计算第二编程脉冲的第二编程电压。接下来，所述方法包含步骤738：将具有第二编程电压的第二编程脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的每一个来编程存储器单元。
121.方法还包含步骤740：在最终校验操作中将至少一个最终校验脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的所述至少一个；以及在等待至少一个感测时间之后施加所述至少一个最终校验脉冲的同时感测串中的选定一个是否传导电流，且对最终校验操作期间传导电流的串中的选定一个的存储器单元的最终传导数量进行计数和保存。方法接着包含742：确定在最终校验操作期间传导电流的串中的选定一个的存储器单元的最终传导数量是否小于或大于最终传导数量阈值。方法以步骤744继续：响应于确定在最终校验操作期间传导电流的串中的选定一个的存储器单元的最终传导数量不小于或大于最终传导数量阈值而将后续差量编程电压dvpgm相加到第一编程电压以计算后续编程脉冲的后续编程电压。方法接着包含步骤746：将具有后续编程电压的后续编程脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的所述至少一个以编程存储器单元，且返回到最终校验操作。方法继续：748重复施加后续编程脉冲和最终校验操作直至存储器单元的阈值电压分布具有所要编程低尾电压；以及750结束单脉冲智能校验。
122.如上文所论述，所述多个传导数量阈值包含第一传导数量阈值bspf_1psv_1_slc和第二传导数量阈值bspf_1psv_2_slc和第三传导数量阈值bspf_1psv_3_slc。因此，参看图18，方法进一步包含步骤752：在第一校验操作中将第一校验电压的第一校验脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的所述至少一个。方法以步骤754继续：在等待第一感测时间fsense#2和第二感测时间fsense#1中的每一个之后施加第一校验脉冲的同时感测串中的选定一个是否传导电流，且对第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量进行计数和保存。方法接着包含步骤756：确定第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第一
感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc。方法的下一步骤为758：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc。方法接着包含步骤760：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而选择第一初级差量编程电压dvpgm(例如，2伏)。方法以步骤762继续：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc。方法接下来包含步骤764：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而选择第二初级差量编程电压dvpgm(例如，2.2伏)。方法以步骤766继续：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc。方法通过768继续：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而选择第三初级差量编程电压dvpgm(例如，2.4伏)。方法以步骤770继续：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc。接下来，772响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而选择第四初级差量编程电压dvpgm(例如，2.6伏)。
123.如果在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc，则使用具有高于第一校验电压的第二校验电压的第二校验脉冲实行第二校验操作。因此，所述方法包含步骤774：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而将初级校验偏移电压相加到第一校验电压以确定第二校验电压。方法接着以步骤776继续：在第二校验操作期间将第二校验电压的第二校验脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的至少一个。方法通过778继续：在等待第一感测时间fsense#2和第二感测时间fsense#1中的每一个之后施加第二校验脉冲的同时感测串中的选定一个是否传导电流，且对第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量进行计数和保存。
124.如此，所述方法包含步骤780：确定第二校验操作期间传导电流的串中的选定一个
的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc。方法接着包含步骤782：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而选择第五初级差量编程电压dvpgm(例如，0.4伏，不太可能)。方法接着包含步骤784：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc。接下来，所述方法包含步骤786：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而选择第六初级差量编程电压dvpgm(例如，1.2伏)。方法还包含步骤788：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc。接下来，790响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而选择第七初级差量编程电压dvpgm(例如，1.4伏)。方法的下一步骤为792：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc。方法通过794继续：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而选择第八初级差量编程电压dvpgm(例如，1.6伏)。方法以步骤796继续：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc。接下来，798响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而选择第九初级差量编程电压dvpgm(例如，1.8伏)。或者，所述方法包含步骤800：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而选择第十初级差量编程电压dvpgm(例如，1.8伏，不太可能)。
125.在第一校验操作期间，如果传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第一和第二感测时间fsense#1、fsense#2的所有传导数量阈值，则使用具有低于第一校验电压的第二校验电压的第二校验脉冲实行第二校验操作。因此，所述方法包含步骤802：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而从第一校验电压减去初级校验偏移电压以确定第二校验电压。接下来，804在第二校验操作期间将
第二校验电压的第二校验脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的至少一个。方法还包含步骤806：在等待第一感测时间fsense#2和第二感测时间fsense#1中的每一个之后施加第二校验脉冲的同时感测串中的选定一个是否传导电流，且对第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量进行计数和保存。
126.方法通过808继续：确定第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc。接下来，810响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而选择第十一初级差量编程电压dvpgm(例如，2.6伏，不太可能)。方法以步骤812继续：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc。方法的下一步骤为814：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而选择第十二初级差量编程电压dvpgm(例如，2.8伏)。方法以步骤816继续：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc。接下来，818响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而选择第十三初级差量编程电压dvpgm(例如，3伏)。方法还包含步骤820：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc。方法还包含步骤822：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而选择第十四初级差量编程电压dvpgm(例如，3.2伏)。方法的下一步骤为824：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc。接下来，826响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而选择第十五初级差量编程电压dvpgm(例如，3.4伏)。或者，所述方法包含步骤828：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而选择第十六初级差量编程电压dvpgm(例如，3.6伏，不太可能)。
127.根据一方面且如上文所论述，所述多个传导数量阈值包含第一传导数量阈值
bspf_1psv_1_slc和第二传导数量阈值bspf_1psv_2_slc和第三传导数量阈值bspf_1psv_3_slc和第四传导数量阈值bspf_1psv_4_slc。因此，参看图19，方法进一步包含步骤830：在第一校验操作中将第一校验电压的第一校验脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的所述至少一个。接下来，832在等待第一感测时间fsense#2和第二感测时间fsense#1中的每一个之后施加第一校验脉冲的同时感测串中的选定一个是否传导电流，且对第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量进行计数和保存。方法以步骤834继续：确定第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc。方法接着包含步骤836：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc。方法以步骤838继续：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而选择第一次级差量编程电压dvpgm(例如，2伏)。方法以步骤840继续：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc。接下来，842响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而选择第二次级差量编程电压dvpgm(例如，2.1伏)。方法的下一步骤为844：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第一感测时间fsense#2的第四传导数量阈值bspf_1psv_4_slc。方法还包含步骤846：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第一感测时间fsense#2的第四传导数量阈值bspf_1psv_4_slc而选择第三次级差量编程电压dvpgm(例如，2.2伏)。方法以步骤848继续：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第二感测时间fsense#1的第一传导数量阈值bspf_1psv_1_slc。方法的下一步骤为850：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第二感测时间fsense#1的第一传导数量阈值bspf_1psv_1_slc而选择第四次级差量编程电压dvpgm(例如，2.3伏)。方法的下一步骤为852：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc。接下来，854响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第二感
测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而选择第五次级差量编程电压dvpgm(例如，2.4伏)。方法还包含步骤856：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc。方法接着包含步骤858：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而选择第六次级差量编程电压dvpgm(例如，2.5伏)。方法通过步骤860继续：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而确定在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量是否大于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc。接着，所述方法包含步骤862：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc而选择第七次级差量编程电压dvpgm(例如，2.6伏)。
128.如果在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc，则使用具有高于第一校验电压的第二校验电压的第二校验脉冲实行第二校验操作。因此，方法以步骤864继续：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量小于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而将次级校验偏移电压相加到第一校验电压以确定第二校验电压。接下来，866在第二校验操作期间将第二校验电压的第二校验脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的至少一个。方法还包含步骤868：在等待第一感测时间fsense#2和第二感测时间fsense#1中的每一个之后施加第二校验脉冲的同时感测串中的选定一个是否传导电流，且对第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量进行计数和保存。
129.如此，方法所述包含步骤870：确定第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc。方法通过872继续：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而选择第八次级差量编程电压dvpgm(例如，0.6伏)。方法的下一步骤为874：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc。方法以步骤876继续：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而选择第九次级差量编程电压dvpgm(例如，1.3伏)。方法的下一步骤为878：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器
单元的第二传导数量是否大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc。接下来，880响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而选择第十次级差量编程电压dvpgm(例如，1.4伏)。方法通过步骤882继续：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc。方法还包含步骤884：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第四传导数量阈值bspf_1psv_4_slc而选择第十一次级差量编程电压dvpgm(例如，1.5伏)。方法的下一步骤为886：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第一传导数量阈值bspf_1psv_1_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第一传导数量阈值bspf_1psv_1_slc。方法还包含步骤888：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而选择第十二次级差量编程电压dvpgm(例如，1.6伏)。方法以步骤890继续：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc。接下来，892响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而选择第十三次级差量编程电压dvpgm(例如，1.7伏)。方法还包含步骤894：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc。方法的下一步骤为896：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而选择第十四次级差量编程电压dvpgm(例如，1.8伏)。方法还包含步骤898：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc。接下来，900响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc而选择第十五次级差量编程电压dvpgm(例如，1.9伏)。或者，所述方法包含步骤902：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc而选择第十六次级差量编程电压dvpgm(例如，1.9伏)。
130.在第一校验操作期间，如果传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第一和第二感测时间fsense#1、fsense#2的所有传导数量阈值，则使用具有低于第一校验电压的第二校验电压的第二校验脉冲实行第二校验操作。因此，所述方法包含步骤904：响应于在第一校验操作期间传导电流的串中的选定一个的存储器单元的第一传导数量大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而从第一校验电压减去次级校验偏移电压以确定第二校验电压。方法还包含步骤906：在第二校验操作期间将第二校验电压的第二校验脉冲施加到与存储器单元相关联的所述多个字线中的所选者中的至少一个。方法还包含步骤908：在等待第一感测时间fsense#2和第二感测时间fsense#1中的每一个之后施加第二校验脉冲的同时感测串中的选定一个是否传导电流，且对第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量进行计数和保存。方法还包含步骤910：确定第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc。接下来，912响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而选择第十七次级差量编程电压dvpgm(例如，2.6伏)。方法以步骤914继续：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc。接着，所述方法包含步骤916：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而选择第十八次级差量编程电压dvpgm(例如，2.7伏)。方法通过步骤918继续：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc。接下来，920响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而选择第十九次级差量编程电压dvpgm(例如，2.8伏)。方法接着包含步骤922：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第三传导数量阈值bspf_1psv_3_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc。接下来，924响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第一感测时间fsense#2的第四传导数量阈值bspf_1psv_4_slc而选择第二十次级差量编程电压dvpgm(例如，2.9伏)。方法通过步骤926继续：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第一传导数量阈值bspf_1psv_1_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第一传导数量阈值bspf_1psv_1_slc。方法还包含步骤928：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数
量小于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而选择第二十一次级差量编程电压dvpgm(例如，3伏)。方法以步骤930继续：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第一感测时间fsense#2的第一传导数量阈值bspf_1psv_1_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc。接下来，932响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而选择第二十二次级差量编程电压dvpgm(例如，3.1伏)。方法以步骤934继续：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第二传导数量阈值bspf_1psv_2_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc。方法还包含步骤936：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而选择第二十三次级差量编程电压dvpgm(例如，3.2伏)。方法接着包含步骤938：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第三传导数量阈值bspf_1psv_3_slc而确定在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量是否大于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc。接下来，940响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量小于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc而选择第二十四次级差量编程电压dvpgm(例如，3.3伏)。或者，所述方法包含步骤942：响应于在第二校验操作期间传导电流的串中的选定一个的存储器单元的第二传导数量大于使用第二感测时间fsense#1的第四传导数量阈值bspf_1psv_4_slc而选择第二十五次级差量编程电压dvpgm(例如，3.4伏)。
131.如所论述，所述多个字线可分组为多个层次。如此，方法进一步包含以下步骤：选择一定量的所述多个层次用于将所述至少一个校验电压脉冲施加到与选定的所述量的所述多个层次相关联的所述多个字线并感测所述串中的所述选定一个是否传导电流，且在所述第一编程脉冲之后对所述至少一个校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的至少一个传导数量进行计数。方法接着包含以下步骤：基于所述至少一个校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述至少一个传导数量确定编程低尾电压，所述存储器单元的所述至少一个传导数量取决于选定的所述量的所述多个层次。
132.如上文所提及，存储器设备可包含编程电压寄存器，且所述多个字线分组为字线区。因此，所述方法包含以下步骤：在另一编程操作中编程连接到字线区中的一个内的所述多个字线的所选者中的每一个的存储器单元和存储器单元块的串中的其它串的存储器单元时，将等于第一编程电压加上第二编程电压的结束编程电压存储在编程电压寄存器中以施加到所述多个字线中的所选者中的每一个。
133.显而易见，可对本文描述和说明的内容作出改变，而不脱离所附权利要求书中限定的范围。已经出于说明和描述的目的，提供了前述对实施例的描述。其不希望是穷尽性的
或限制本公开。特定实施例的个别元件或特征通常不限于该特定实施例，但是在可适用时可互换并且可用于所选择的实施例中，即使未具体地展示或描述。特定实施例的个别元件或特征还可以通过多种方式变化。此些变化不应视为脱离本公开，并且所有此类修改都希望包含在本公开的范围内。
134.本文中所使用的术语仅出于描述特定实例实施例的目的，并且并不希望是限制性的。如本文中所使用，单数形式“一”和“所述”可既定也包含复数形式，除非上下文另外清楚地指示。术语“包括”、“包含”和“具有”是包含性的，并且因此明确说明所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。除非明确地确定为执行次序，否则本文中所描述的方法步骤、过程和操作不应解释为必须要求其以所论述或示出的特定次序来执行。还应理解，可以采用额外或替代步骤。
135.当元件或层被称为“在”另一元件或层“上”、“啮合到”另一元件或层、“连接到”另一元件或层或“耦合到”另一元件或层时，其可以直接在另一元件或层上、啮合到另一元件或层、连接到另一元件或层或耦合到另一元件或层，或者可能存在中间元件或层。相比之下，当元件被称为“直接在”另一元件或层“上”、“直接啮合到”另一元件或层、“直接连接到”另一元件或层或“直接耦合到”另一元件或层时，可以不存在中间元件或层。应以类似方式解释用于描述元件之间的关系的其它词语(例如，“在
……
之间”与“直接在
……
之间”、“邻近”与“直接邻近”等)。如本文中所使用，术语“和/或”包含相关联的所列项目中的一个或多个中的任一个和所有组合。
136.尽管本文中可以使用术语第一、第二、第三等来描述各种元件、组件、区、层及/或区段，但是这些元件、组件、区、层及/或区段不应受到这些术语的限制。这些术语可以只是用来区分一个元件、组件、区、层或区段与另一区、层或区段。例如“第一”、“第二”和其它数字术语等术语在本文中使用时，并不暗示序列或次序，除非上下文清楚地指示。因此，在不脱离实例实施例的教示的情况下，下文所论述的第一元件、组件、区、层或区段可以称为第二元件、组件、区、层或区段。
137.例如“内部”、“外部”、“以下”、“下方”、“下部”、“上方”、“上部”、“顶部”、“底部”等空间相对术语可在本文为易于描述而使用，以描述如图中所示出的一个元件或特征与另一(或多个)元件或特征的关系。除图式中所描绘的定向以外，空间相对术语可希望涵盖在使用或操作中的装置的不同定向。举例来说，如果图中的装置倒过来，则描述为“在”其它元件或特征“下方”或“在”其它元件或特征“以下”的元件的定向则将变成“在”其它元件或特征“上方”。因此，实例术语“下方”可以涵盖上方和下方两个定向。装置可以其它方式定向(旋转90度或处于其它定向)，且本文中所用的空间相对描述可以相应地进行解释。

技术特征：

1.一种设备，其包括：存储器单元块，所述存储器单元中的每一个连接到多个字线中的一个并布置成串，且被配置成将阈值电压保持在限定阈值窗口的共同阈值电压范围内；控制电路，其耦合到所述多个字线和所述串且被配置成：确定具有第一编程电压的编程操作的第一编程脉冲之后所述存储器单元的所述阈值电压的分布的编程低尾电压，所述编程低尾电压对应于所述存储器单元的循环条件，以及基于所述编程低尾电压计算所述编程操作的第二编程脉冲的第二编程电压，且施加到与所述存储器单元相关联的所述多个字线中的所选者中的每一个来对所述存储器单元进行编程，使得所述存储器单元的所述阈值电压的所述分布具有所要编程低尾电压，而无进一步编程脉冲。2.根据权利要求1所述的设备，其中所述控制电路进一步被配置成：在感测所述串中的选定一个是否传导电流的同时将至少一个校验电压脉冲施加到与所述存储器单元相关联的所述多个字线中的所述所选者中的至少一个，且在所述第一编程脉冲之后对至少一个校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的至少一个传导数量进行计数，以及基于所述至少一个校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述至少一个传导数量与多个传导数量阈值中的一个的比较来确定所述编程低尾电压。3.根据权利要求2所述的设备，其中所述至少一个校验操作包含第一校验操作和第二校验操作，且所述至少一个传导数量包含与所述第一校验操作相关联的第一传导数量和与所述第二校验操作相关联的第二传导数量，且所述控制电路进一步被配置成：在所述第一校验操作中将第一校验电压的第一校验脉冲施加到与所述存储器单元相关联的所述多个字线中的所述所选者中的所述至少一个，在等待多个感测时间中的每一个之后施加所述第一校验脉冲的同时感测所述串中的所述选定一个是否传导电流，且对所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量进行计数和保存，以递归方式确定所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量是否小于所述多个传导数量阈值中的一个，响应于所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量小于所有所述多个传导数量阈值而将多个校验偏移电压中的一个相加到所述第一校验电压以确定第二校验电压，响应于所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量不小于所有所述多个传导数量阈值，以递归方式确定所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量是否大于所述多个传导数量阈值中的一个，响应于所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量大于所有所述多个传导数量阈值而从所述第一校验电压减去所述多个校验偏移电压中的所述一个以确定所述第二校验电压，在所述第二校验操作期间将所述第二校验电压的第二校验脉冲施加到与所述存储器
单元相关联的所述多个字线中的所述所选者中的至少一个，在等待所述多个感测时间中的每一个之后施加所述第二校验脉冲的同时感测所述串中的所述选定一个是否传导电流，且对所述第二校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第二传导数量进行计数和保存，以递归方式确定所述第二校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第二传导数量是否小于所述多个传导数量阈值中的一个，响应于所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第二传导数量不小于所有所述多个传导数量阈值，以递归方式确定所述第二校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第二传导数量是否大于所述多个传导数量阈值中的一个，基于响应于所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第二传导数量并非大于所有所述多个传导数量阈值而以递归方式确定所述第一校验操作和所述第二校验操作中的至少一个期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量和所述第二传导数量中的至少一个是否小于或大于所述多个传导数量阈值中的所述一个，来选择多个差量编程电压中的一个。4.根据权利要求3所述的设备，其中所述控制电路进一步被配置成：响应于接收到起始所述编程操作的编程命令确定是否已存在块跳跃，响应于确定尚不存在块跳跃而确定与所述存储器单元相关联的所述多个字线中的所述所选者中的所述至少一个是否为所述串的第一串中的区的第一逻辑字线，响应于确定已存在块跳跃或确定与所述存储器单元相关联的所述多个字线中的所述所选者中的所述至少一个是所述串的所述第一串中的所述区的所述第一逻辑字线，开始所述编程操作，响应于基于所述以递归方式确定所述第一校验操作和所述第二校验操作中的所述至少一个期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量和所述第二传导数量中的所述至少一个是否小于或大于所述多个传导数量阈值中的所述一个而选择所述多个差量编程电压中的所述一个，来将所述多个差量编程电压中的所述一个相加到所述第一编程电压以计算所述第二编程脉冲的所述第二编程电压，将具有所述第二编程电压的所述第二编程脉冲施加到与所述存储器单元相关联的所述多个字线中的所选者中的所述每一个来编程所述存储器单元，在最终校验操作中将至少一个最终校验脉冲施加到与所述存储器单元相关联的所述多个字线中的所述所选者中的所述至少一个，在等待至少一个感测时间之后施加所述至少一个最终校验脉冲的同时感测所述串中的所述选定一个是否传导电流，且对所述最终校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的最终传导数量进行计数和保存，确定所述最终校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述最终传导数量是否小于或大于最终传导数量阈值，响应于确定所述最终校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述最终传导数量不小于或大于所述最终传导数量阈值而将后续差量编程电压相加到所述第一编程电压以计算后续编程脉冲的后续编程电压，
将具有所述后续编程电压的所述后续编程脉冲施加到与所述存储器单元相关联的所述多个字线中的所选者中的所述至少一个以编程所述存储器单元，且返回到所述最终校验操作，以及重复所述施加所述后续编程脉冲和所述最终校验操作直至所述存储器单元的所述阈值电压的所述分布具有所述所要编程低尾电压。5.根据权利要求3所述的设备，其中所述多个感测时间包含第一感测时间和第二感测时间，且所述控制电路进一步被配置成选择所述第一编程电压使得所述编程低尾电压是低于所述所要编程低尾电压的预定间隔电压。6.根据权利要求1所述的设备，其中所述第一编程电压为至少15.5伏。7.根据权利要求1所述的设备，其中所述多个字线分组为多个层次，且所述控制电路进一步被配置成：选择一定量的所述多个层次用于将所述至少一个校验电压脉冲施加到与选定的所述量的所述多个层次相关联的所述多个字线并感测所述串中的所述选定一个是否传导电流，且在所述第一编程脉冲之后对所述至少一个校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的至少一个传导数量进行计数，以及基于所述至少一个校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述至少一个传导数量确定所述编程低尾电压，所述存储器单元的所述至少一个传导数量取决于选定的所述量的所述多个层次。8.根据权利要求1所述的设备，其中所述控制电路包含编程电压寄存器，且所述多个字线分组为字线区，且所述控制电路进一步被配置成在另一编程操作中编程连接到所述字线区中的一个内的所述多个字线的所选者中的每一个的存储器单元和所述存储器单元块的所述串中的其它串的存储器单元时，将等于所述第一编程电压加上所述第二编程电压的结束编程电压存储在所述编程电压寄存器中以施加到所述多个字线中的所述所选者中的每一个。9.一种与包含存储器单元块的存储器设备通信的控制器，所述存储器单元中的每一个连接到多个字线中的一个且布置成串，且被配置成将阈值电压保持在限定阈值窗口的共同阈值电压范围内，所述控制器被配置成：确定具有第一编程电压的编程操作的第一编程脉冲之后所述存储器单元的所述阈值电压的分布的编程低尾电压，所述编程低尾电压对应于所述存储器单元的循环条件；以及基于所述编程低尾电压计算所述编程操作的第二编程脉冲的第二编程电压，且指示所述存储器设备施加到与所述存储器单元相关联的所述多个字线中的所选者中的每一个来对所述存储器单元进行编程，使得所述存储器单元的所述阈值电压的所述分布具有所要编程低尾电压，而无进一步编程脉冲。10.根据权利要求9所述的控制器，其中所述控制器进一步被配置成：指示所述存储器设备在感测所述串中的选定一个是否传导电流的同时将至少一个校验电压脉冲施加到与所述存储器单元相关联的所述多个字线中的所述所选者中的至少一个，且在所述第一编程脉冲之后对至少一个校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的至少一个传导数量进行计数；以及基于所述至少一个校验操作期间传导电流的所述串中的所述选定一个的所述存储器
单元的所述至少一个传导数量与多个传导数量阈值中的一个的比较来确定所述编程低尾电压。11.根据权利要求10所述的控制器，其中所述至少一个校验操作包含第一校验操作和第二校验操作，且所述至少一个传导数量包含与所述第一校验操作相关联的第一传导数量和与所述第二校验操作相关联的第二传导数量，且所述控制器进一步被配置成：指示所述存储器设备在所述第一校验操作中将第一校验电压的第一校验脉冲施加到与所述存储器单元相关联的所述多个字线中的所述所选者中的所述至少一个；指示所述存储器设备在等待多个感测时间中的每一个之后施加所述第一校验脉冲的同时感测所述串中的所述选定一个是否传导电流，且对所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量进行计数和保存；以递归方式确定所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量是否小于所述多个传导数量阈值中的一个；响应于所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量小于所有所述多个传导数量阈值而将多个校验偏移电压中的一个相加到所述第一校验电压以确定第二校验电压；响应于所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量不小于所有所述多个传导数量阈值，以递归方式确定所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量是否大于所述多个传导数量阈值中的一个；响应于所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量大于所有所述多个传导数量阈值而从所述第一校验电压减去所述多个校验偏移电压中的所述一个以确定所述第二校验电压；指示所述存储器设备在所述第二校验操作期间将所述第二校验电压的第二校验脉冲施加到与所述存储器单元相关联的所述多个字线中的所述所选者中的至少一个；指示所述存储器设备在等待所述多个感测时间中的每一个之后施加所述第二校验脉冲的同时感测所述串中的所述选定一个是否传导电流，且对所述第二校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第二传导数量进行计数和保存；以递归方式确定所述第二校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第二传导数量是否小于所述多个传导数量阈值中的一个；响应于所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第二传导数量不小于所有所述多个传导数量阈值，以递归方式确定所述第二校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第二传导数量是否大于所述多个传导数量阈值中的一个；以及基于响应于所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第二传导数量并非大于所有所述多个传导数量阈值而以递归方式确定所述第一校验操作和所述第二校验操作中的至少一个期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量和所述第二传导数量中的至少一个是否小于或大于所述多个传导数量阈值中的所述一个，来选择多个差量编程电压中的一个。12.根据权利要求11所述的控制器，其中所述控制器进一步被配置成：
响应于接收到起始所述编程操作的编程命令确定是否已存在块跳跃；响应于确定尚不存在块跳跃而确定与所述存储器单元相关联的所述多个字线中的所述所选者中的所述至少一个是否为所述串的第一串中的区的第一逻辑字线；响应于确定已存在块跳跃或确定与所述存储器单元相关联的所述多个字线中的所述所选者中的所述至少一个是所述串的所述第一串中的所述区的所述第一逻辑字线，开始所述编程操作；响应于基于所述以递归方式确定所述第一校验操作和所述第二校验操作中的所述至少一个期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量和所述第二传导数量中的所述至少一个是否小于或大于所述多个传导数量阈值中的所述一个而选择所述多个差量编程电压中的所述一个，来将所述多个差量编程电压中的所述一个相加到所述第一编程电压以计算所述第二编程脉冲的所述第二编程电压；指示所述存储器设备将具有所述第二编程电压的所述第二编程脉冲施加到与所述存储器单元相关联的所述多个字线中的所选者中的所述每一个来编程所述存储器单元；指示所述存储器设备在最终校验操作中将至少一个最终校验脉冲施加到与所述存储器单元相关联的所述多个字线中的所述所选者中的所述至少一个；指示所述存储器设备在等待至少一个感测时间之后施加所述至少一个最终校验脉冲的同时感测所述串中的所述选定一个是否传导电流，且对所述最终校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的最终传导数量进行计数和保存；确定所述最终校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述最终传导数量是否小于或大于最终传导数量阈值；响应于确定所述最终校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述最终传导数量不小于或大于所述最终传导数量阈值而将后续差量编程电压相加到所述第一编程电压以计算后续编程脉冲的后续编程电压；指示所述存储器设备将具有所述后续编程电压的所述后续编程脉冲施加到与所述存储器单元相关联的所述多个字线中的所选者中的所述至少一个以编程所述存储器单元，且返回到所述最终校验操作；以及指示所述存储器设备重复所述施加所述后续编程脉冲和所述最终校验操作直至所述存储器单元的所述阈值电压的所述分布具有所述所要编程低尾电压。13.一种操作包含存储器单元块的存储器设备的方法，所述存储器单元中的每一个连接到多个字线中的一个且布置成串，且被配置成将阈值电压保持在限定阈值窗口的共同阈值电压范围内，所述方法包括以下步骤：确定具有第一编程电压的编程操作的第一编程脉冲之后所述存储器单元的所述阈值电压的分布的编程低尾电压，所述编程低尾电压对应于所述存储器单元的循环条件；以及基于所述编程低尾电压计算所述编程操作的第二编程脉冲的第二编程电压，且施加到与所述存储器单元相关联的所述多个字线中的所选者中的每一个来对所述存储器单元进行编程，使得所述存储器单元的所述阈值电压的所述分布具有所要编程低尾电压，而无进一步编程脉冲。14.根据权利要求13所述的方法，其进一步包含以下步骤：在感测所述串中的选定一个是否传导电流的同时将至少一个校验电压脉冲施加到与
所述存储器单元相关联的所述多个字线中的所述所选者中的至少一个，且在所述第一编程脉冲之后对至少一个校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的至少一个传导数量进行计数；以及基于所述至少一个校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述至少一个传导数量与多个传导数量阈值中的一个的比较来确定所述编程低尾电压。15.根据权利要求14所述的方法，其中所述至少一个校验操作包含第一校验操作和第二校验操作，且所述至少一个传导数量包含与所述第一校验操作相关联的第一传导数量和与所述第二校验操作相关联的第二传导数量，且所述方法进一步包含以下步骤：在所述第一校验操作中将第一校验电压的第一校验脉冲施加到与所述存储器单元相关联的所述多个字线中的所述所选者中的所述至少一个；在等待多个感测时间中的每一个之后施加所述第一校验脉冲的同时感测所述串中的所述选定一个是否传导电流，且对所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量进行计数和保存；以递归方式确定所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量是否小于所述多个传导数量阈值中的一个；响应于所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量小于所有所述多个传导数量阈值而将多个校验偏移电压中的一个相加到所述第一校验电压以确定第二校验电压；响应于所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量不小于所有所述多个传导数量阈值，以递归方式确定所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量是否大于所述多个传导数量阈值中的一个；响应于所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量大于所有所述多个传导数量阈值而从所述第一校验电压减去所述多个校验偏移电压中的所述一个以确定所述第二校验电压；在所述第二校验操作期间将所述第二校验电压的第二校验脉冲施加到与所述存储器单元相关联的所述多个字线中的所述所选者中的至少一个；在等待所述多个感测时间中的每一个之后施加所述第二校验脉冲的同时感测所述串中的所述选定一个是否传导电流，且对所述第二校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第二传导数量进行计数和保存；以递归方式确定所述第二校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第二传导数量是否小于所述多个传导数量阈值中的一个；响应于所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第二传导数量不小于所有所述多个传导数量阈值，以递归方式确定所述第二校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第二传导数量是否大于所述多个传导数量阈值中的一个；以及基于所述响应于所述第一校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第二传导数量并非大于所有所述多个传导数量阈值以递归方式确定所
述第一校验操作和所述第二校验操作中的至少一个期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量和所述第二传导数量中的至少一个是否小于或大于所述多个传导数量阈值中的所述一个，来选择多个差量编程电压中的一个。16.根据权利要求15所述的方法，所述方法进一步包含以下步骤：响应于接收到起始所述编程操作的编程命令确定是否已存在块跳跃；响应于确定尚不存在块跳跃而确定与所述存储器单元相关联的所述多个字线中的所述所选者中的所述至少一个是否为所述串的第一串中的区的第一逻辑字线；响应于确定已存在块跳跃或确定与所述存储器单元相关联的所述多个字线中的所述所选者中的所述至少一个是所述串的所述第一串中的所述区的所述第一逻辑字线，开始所述编程操作；响应于基于所述以递归方式确定所述第一校验操作和所述第二校验操作中的所述至少一个期间传导电流的所述串中的所述选定一个的所述存储器单元的所述第一传导数量和所述第二传导数量中的所述至少一个是否小于或大于所述多个传导数量阈值中的所述一个而选择所述多个差量编程电压中的所述一个，来将所述多个差量编程电压中的所述一个相加到所述第一编程电压以计算所述第二编程脉冲的所述第二编程电压；将具有所述第二编程电压的所述第二编程脉冲施加到与所述存储器单元相关联的所述多个字线中的所选者中的所述每一个来编程所述存储器单元；在最终校验操作中将至少一个最终校验脉冲施加到与所述存储器单元相关联的所述多个字线中的所述所选者中的所述至少一个；在等待至少一个感测时间之后施加所述至少一个最终校验脉冲的同时感测所述串中的所述选定一个是否传导电流，且对所述最终校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的最终传导数量进行计数和保存；确定所述最终校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述最终传导数量是否小于或大于最终传导数量阈值；响应于确定所述最终校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述最终传导数量不小于或大于所述最终传导数量阈值而将后续差量编程电压相加到所述第一编程电压以计算后续编程脉冲的后续编程电压；将具有所述后续编程电压的所述后续编程脉冲施加到与所述存储器单元相关联的所述多个字线中的所选者中的所述至少一个以编程所述存储器单元，且返回到所述最终校验操作；以及重复所述施加所述后续编程脉冲和所述最终校验操作直至所述存储器单元的所述阈值电压的所述分布具有所述所要编程低尾电压。17.根据权利要求15所述的方法，其中所述多个感测时间包含第一感测时间和第二感测时间，且所述方法进一步包含选择所述第一编程电压使得所述编程低尾电压是低于所述所要编程低尾电压的预定间隔电压的步骤。18.根据权利要求13所述的方法，其中所述第一编程电压为至少15.5伏。19.根据权利要求13所述的方法，其中所述多个字线分组为多个层次，且所述方法进一步包含以下步骤：选择一定量的所述多个层次用于将所述至少一个校验电压脉冲施加到与选定的所述
量的所述多个层次相关联的所述多个字线并感测所述串中的所述选定一个是否传导电流，且在所述第一编程脉冲之后对所述至少一个校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的至少一个传导数量进行计数；以及基于所述至少一个校验操作期间传导电流的所述串中的所述选定一个的所述存储器单元的所述至少一个传导数量确定所述编程低尾电压，所述存储器单元的所述至少一个传导数量取决于选定的所述量的所述多个层次。20.根据权利要求13所述的方法，其中所述存储器设备包含编程电压寄存器，且所述多个字线分组为字线区，且所述方法包含以下步骤：在另一编程操作中编程连接到所述字线区中的一个内的所述多个字线的所选者中的每一个的存储器单元和所述存储器单元块的所述串中的其它串的存储器单元时，将等于所述第一编程电压加上所述第二编程电压的结束编程电压存储在所述编程电压寄存器中以施加到所述多个字线中的所述所选者中的每一个。

技术总结

提供一种存储器设备和操作方法。所述设备包含存储器单元块，每一存储器单元连接到多个字线中的一个且布置成串，且被配置成保持阈值电压。控制电路耦合到所述字线和所述串，确定第一编程脉冲之后所述阈值电压的分布的编程低尾电压。所述控制电路基于所述编程低尾电压计算第二编程脉冲的第二编程电压，且将所述第二编程脉冲施加到与所述存储器单元相关联的所述多个字线中的所选者中的每一个来对所述存储器单元进行编程，使得所述存储器单元的所述阈值电压的所述分布具有所要编程低尾电压，而无进一步编程脉冲。而无进一步编程脉冲。而无进一步编程脉冲。