静态ECC纠错的NAND错误处理方法、装置、计算机设备及存储介质与流程

静态ecc纠错的nand错误处理方法、装置、计算机设备及存储介质

技术领域

：
：1.本发明涉及静态ecc纠错

技术领域

：
：，尤其是指静态ecc纠错的nand错误处理方法、装置、计算机设备及存储介质。

背景技术

：
：：2.目前，绝大多数固态硬盘都采用静态ecc纠错方案。ecc纠错单元(用户数据)和ecc校准数据的大小在整个固态硬盘生命周期中是固定的，即纠错能力始终保持不变，由于闪存在使用初期比特翻转的概率较小，随着闪存的使用，错误的概率逐渐增加。3.目前传统的nand错误流程，在readpage(读页数据)后，一旦出现eccfail，就会进入到readretry(闪存重读)，如果依然出现eccfail，就会进入到静态ecc纠错，如果依然出现eccfail，就会进入到raid。技术实现要素：4.本发明的目的在于克服现有技术的不足，提供静态ecc纠错的nand错误处理方法、装置、计算机设备及存储介质。5.为了解决上述技术问题，本发明采用如下技术方案：6.第一方面，本实施例提供了一种静态ecc纠错的nand错误处理方法，包括以下步骤：7.若读页数据发生ecc错误，则进入正常的闪存重读状态；8.判断进入正常的闪存重读状态是否发生ecc错误；9.若进入正常的闪存重读状态发生ecc错误，则判断闪存重读是否已做完所有的level；10.若闪存重读已做完所有的level，则执行静态ecc纠错；11.判断执行静态ecc纠错是否发生ecc错误；12.若执行静态ecc纠错发生ecc错误，则获取pe值，并将pe值右移10位，以得到l值；13.判断静态ecc纠错的循环次数是否等于l值；14.若静态ecc纠错的循环次数等于l值，则执行riad解码。15.其进一步技术方案为：所述若进入正常的闪存重读状态发生ecc错误，则判断闪存重读是否已做完所有的level步骤之后，若闪存重读未做完所有的level，则将闪存重读需要执行的level次数增加，并返回执行所述若读页数据发生ecc错误，则进入正常的闪存重读状态。16.其进一步技术方案为：所述若闪存重读已做完所有的level，则执行静态ecc纠错步骤中，通过低密度奇偶校验码执行静态ecc纠错。17.其进一步技术方案为：所述判断静态ecc纠错的循环次数是否等于l值步骤之后，还包括：若静态ecc纠错的循环次数不等于l值，则记录静态ecc纠错的循环次数，并返回执行所述若闪存重读已做完所有的level，则执行静态ecc纠错。18.第二方面，本实施例提供了一种静态ecc纠错的nand错误处理装置，包括：发生进入单元，第一判断单元，第二判断单元，第一执行单元，第三判断单元，获取得到单元，第四判断单元及第二执行单元；19.所述发生进入单元，用于若读页数据发生ecc错误，则进入正常的闪存重读状态；20.所述第一判断单元，用于判断进入正常的闪存重读状态是否发生ecc错误；21.所述第二判断单元，用于若进入正常的闪存重读状态发生ecc错误，则判断闪存重读是否已做完所有的level；22.所述第一执行单元，用于若闪存重读已做完所有的level，则执行静态ecc纠错；23.所述第三判断单元，用于判断执行静态ecc纠错是否发生ecc错误；24.所述获取得到单元，用于若执行静态ecc纠错发生ecc错误，则获取pe值，并将pe值右移10位，以得到l值；25.所述第四判断单元，用于判断静态ecc纠错的循环次数是否等于l值；26.所述第二执行单元，用于若静态ecc纠错的循环次数等于l值，则执行riad解码。27.其进一步技术方案为：还包括：增加返回单元，用于若闪存重读未做完所有的level，则将闪存重读需要执行的level次数增加，并返回执行所述若读页数据发生ecc错误，则进入正常的闪存重读状态。28.其进一步技术方案为：所述第一执行单元中，通过低密度奇偶校验码执行静态ecc纠错。29.其进一步技术方案为：还包括：纠错返回单元，用于若静态ecc纠错的循环次数不等于l值，则记录静态ecc纠错的循环次数，并返回执行所述若闪存重读已做完所有的level，则执行静态ecc纠错。30.第三方面，本实施例提供了一种计算机设备，所述计算机设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现如上述所述的静态ecc纠错的nand错误处理方法。31.第四方面，本实施例提供了一种存储介质，所述存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时可实现如上述所述的静态ecc纠错的nand错误处理方法。32.本发明与现有技术相比的有益效果是：随着固态硬盘的使用，在静态ecc下纠错能力逐步加强，完善了静态ecc纠错的流程，从而实现高效的静态ecc纠错的nand错误流程保护。33.下面结合附图和具体实施例对本发明作进一步描述。附图说明34.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。35.图1为本发明实施例提供的静态ecc纠错的nand错误处理方法的流程示意图；36.图2为本发明实施例提供的静态ecc纠错的nand错误处理装置的示意性框图；37.图3为本发明实施例提供的计算机设备的示意性框图。具体实施方式38.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。39.应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。40.还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。41.还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。42.其中，本发明涉及以下英文，对应的翻译解释如下：43.ecc，是“errorcorrectingcode”的简写，ecc是一种能够实现“错误检查和纠正”的技术；44.nand，颗粒，闪存；45.pe，即p/e中间是有斜杠的，全称是p/ecycle(简称p/e)，是用来表示flash闪存的可擦写次数，每次将整块ssd编程(即写入)/擦除1次，则计算1次p/e次数；46.readpage，读页数据；47.raid，是“redundantarrayofindependentdisk”的缩写，中文意思是独立冗余磁盘阵列；48.readretry，闪存重读；49.eccfail，errorcorrectingcode错误；50.retrytablereadretry，正常的readretry(闪存重读)流程；51.level，闪存重读的不同档位；52.ldpc，编解码技术，lowdensityparitycheckcode英文缩写，意思是低密度奇偶校验码；53.tlcpe，闪存slc、mlc、tlc中的tlc，三层单元(triplelevelcell，简称tlc)；54.raiddecode，raid解码。55.请参阅图1所示的具体实施例，本发明公开了一种静态ecc纠错的nand错误处理方法，包括以下步骤：56.s1，若读页数据发生ecc错误，则进入正常的闪存重读状态；57.具体地，用户需要传输的数据通过ldpc、crc等编解码进行编码，形成ecc校验位，在接收数据时，会把数据与ecc校验位通过ldpc、crc等进行解码，如果解码正确说明数据正确(eccpass)，如果解码失败说明数据出错(eccfail)；其中，固态硬盘控制器上有ecc纠错模块，部分闪存还集成了ecc纠错模块，常用的闪存ecc纠错算法有bch和ldpc等。58.s2，判断进入正常的闪存重读状态是否发生ecc错误；若进入正常的闪存重读状态未发生ecc错误，则结束操作；59.其中，s2步骤中的ecc错误，同上述s1步骤中的ecc错误类似。60.s3，若进入正常的闪存重读状态发生ecc错误，则判断闪存重读是否已做完所有的level；若闪存重读未做完所有的level，则跳转执行s9步骤；61.s4，若闪存重读已做完所有的level，则执行静态ecc纠错；62.具体地，在s4步骤中，通过低密度奇偶校验码执行静态ecc纠错。63.具体地，ldpc是常用的编解码，只需要说明使用的是ldpc编解码即可。简单说就是它提供了一个计算量较为适中的数组，也就是奇偶校验码，这个码会和数据进行编码，相应解码的时候也需要用这个数组进行循环解码，这是个常用的编解码，相关知识是通用的。64.s5，判断执行静态ecc纠错是否发生ecc错误；若执行静态ecc纠错未发生ecc错误，则结束操作；65.其中，s5步骤中的ecc错误，同上述s1步骤中的ecc错误类似。具体地，静态ecc指的是编解码的校验位长度是固定的(这就是静态的来历)，如果校验位长度是变化的就是动态ecc。另外，进一步说明静态ecc与动态ecc的区别：目前，绝大多数固态硬盘都采用静态ecc纠错方案。ecc纠错单元(用户数据)和ecc校准数据的大小在整个固态硬盘生命周期中是固定的，即纠错能力始终保持不变。由于闪存在使用初期比特翻转的概率较小，随着闪存的使用，错误的概率逐渐增加。因此，一些固态硬盘开始使用动态ecc纠错方案：开始使用更少的纠错码，以便在闪存页面中存储更多的用户数据；随着固态硬盘的使用，纠错能力需要加强，用户数据在闪存页面中的比例越小，纠错码的比例越大。动态ecc纠错方案是随着固态硬盘的使用，动态调整其ecc纠错能力。66.s6，若执行静态ecc纠错发生ecc错误，则获取pe值，并将pe值右移10位，以得到l值；67.具体地，获取pe值，并将pe值右移10位，起到的效果是pe除以1024取整，例如tlcpe《1024时，l＝0，如果大于1024小于2048时l＝1。68.具体地，获取pe值指的是固件会统计一张table表，一旦发现闪存被完全擦写一次就记录成1次p/e，并把它记录到闪存特定的空间里保存。69.s7，判断静态ecc纠错的循环次数是否等于l值；若静态ecc纠错的循环次数不等于l值，则跳转执行s10步骤；70.其中，固件中会设定一个最大次数为l，即ecc纠错最多循环l次。l值为0或1或其他值。71.s8，若静态ecc纠错的循环次数等于l值，则执行riad解码；72.具体地，执行riad解码，得到的结果是把错误的数据进行了纠回，即ecc错误了说明data发生了错误，错误的data再通过raid来进行纠错。73.s9,将闪存重读需要执行的level次数增加，并返回执行所述若读页数据发生ecc错误，则进入正常的闪存重读状态；74.具体地，这是闪存重读功能，它提供了调整参考电压的方式进行数据重读，一般而言不同闪存厂商提供了36档电压调整，这里的level指的就是这36档参考电压调整，使有机会通过调整参考电压来读取出正确的数据。75.s10，记录静态ecc纠错的循环次数，并返回执行所述若闪存重读已做完所有的level，则执行静态ecc纠错。76.具体地，静态ecc纠错会做循环，记录循环的次数。77.本发明根据pe使用状况动态调整静态ecc纠错流程，使不同pe时使用不同的静态ecc纠错能力，使静态ecc纠错方案同样能够随着固态硬盘的使用，纠错能力也逐步加强，完善了静态ecc纠错的流程，从而实现高效的静态ecc纠错的nand错误流程保护。78.请参阅图2所示，本发明还公开了一种静态ecc纠错的nand错误处理装置，包括：发生进入单元10，第一判断单元20，第二判断单元30，第一执行单元40，第三判断单元50，获取得到单元60，第四判断单元70及第二执行单元80；79.所述发生进入单元10，用于若读页数据发生ecc错误，则进入正常的闪存重读状态；80.所述第一判断单元20，用于判断进入正常的闪存重读状态是否发生ecc错误；81.所述第二判断单元30，用于若进入正常的闪存重读状态发生ecc错误，则判断闪存重读是否已做完所有的level；82.所述第一执行单元40，用于若闪存重读已做完所有的level，则执行静态ecc纠错；83.所述第三判断单元50，用于判断执行静态ecc纠错是否发生ecc错误；84.所述获取得到单元60，用于若执行静态ecc纠错发生ecc错误，则获取pe值，并将pe值右移10位，以得到l值；85.所述第四判断单元70，用于判断静态ecc纠错的循环次数是否等于l值；86.所述第二执行单元80，用于若静态ecc纠错的循环次数等于l值，则执行riad解码。87.其中，该装置还包括：增加返回单元90，用于若闪存重读未做完所有的level，则将闪存重读需要执行的level次数增加，并返回执行所述若读页数据发生ecc错误，则进入正常的闪存重读状态。88.其中，所述第一执行单元40中，通过低密度奇偶校验码执行静态ecc纠错。89.其中，该装置还包括：纠错返回单元100，用于若静态ecc纠错的循环次数不等于l值，则记录静态ecc纠错的循环次数，并返回执行所述若闪存重读已做完所有的level，则执行静态ecc纠错。90.需要说明的是，所属领域的技术人员可以清楚地了解到，上述静态ecc纠错的nand错误处理装置和各单元的具体实现过程，可以参考前述方法实施例中的相应描述，为了描述的方便和简洁，在此不再赘述。91.上述静态ecc纠错的nand错误处理装置可以实现为一种计算机程序的形式，该计算机程序可以在如图3所示的计算机设备上运行。92.请参阅图3，图3是本技术实施例提供的一种计算机设备的示意性框图；该计算机设备500可以是终端，也可以是服务器，其中，终端可以是智能手机、平板电脑、笔记本电脑、台式电脑、个人数字助理和穿戴式设备等具有通信功能的电子设备。服务器可以是独立的服务器，也可以是多个服务器组成的服务器集。93.参阅图3，该计算机设备500包括通过系统总线501连接的处理器502、存储器和网络接口505，其中，存储器可以包括非易失性存储介质503和内存储器504。94.该非易失性存储介质503可存储操作系统5031和计算机程序5032。该计算机程序5032包括程序指令，该程序指令被执行时，可使得处理器502执行一种静态ecc纠错的nand错误处理方法。95.该处理器502用于提供计算和控制能力，以支撑整个计算机设备500的运行。96.该内存储器504为非易失性存储介质503中的计算机程序5032的运行提供环境，该计算机程序5032被处理器502执行时，可使得处理器502执行一种静态ecc纠错的nand错误处理方法。97.该网络接口505用于与其它设备进行网络通信。本领域技术人员可以理解，图3中示出的结构，仅仅是与本技术方案相关的部分结构的框图，并不构成对本技术方案所应用于其上的计算机设备500的限定，具体的计算机设备500可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。98.其中，所述处理器502用于运行存储在存储器中的计算机程序5032，以实现如下步骤：99.步骤s1，若读页数据发生ecc错误，则进入正常的闪存重读状态；100.步骤s2，判断进入正常的闪存重读状态是否发生ecc错误；101.步骤s3，若进入正常的闪存重读状态发生ecc错误，则判断闪存重读是否已做完所有的level；102.步骤s4，若闪存重读已做完所有的level，则执行静态ecc纠错；103.步骤s5，判断执行静态ecc纠错是否发生ecc错误；104.步骤s6，若执行静态ecc纠错发生ecc错误，则获取pe值，并将pe值右移10位，以得到l值；105.步骤s7，判断静态ecc纠错的循环次数是否等于l值；106.步骤s8，若静态ecc纠错的循环次数等于l值，则执行riad解码。107.应当理解，在本技术实施例中，处理器502可以是中央处理单元(centralprocessingunit，cpu)，该处理器502还可以是其他通用处理器、数字信号处理器(digitalsignalprocessor，dsp)、专用集成电路(applicationspecificintegratedcircuit，asic)、现成可编程门阵列(field-programmablegatearray，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。108.本领域普通技术人员可以理解的是实现上述实施例的方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成。该计算机程序包括程序指令，计算机程序可存储于一存储介质中，该存储介质为计算机可读存储介质。该程序指令被该计算机系统中的至少一个处理器执行，以实现上述方法的实施例的流程步骤。109.因此，本发明还提供一种存储介质。该存储介质可以为计算机可读存储介质。该存储介质存储有计算机程序，其中计算机程序包括程序指令，所述程序指令当被处理器执行时可实现上述的静态ecc纠错的nand错误处理方法。该存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时可实现上述的方法。该程序指令包括以下步骤：110.步骤s1，若读页数据发生ecc错误，则进入正常的闪存重读状态；111.步骤s2，判断进入正常的闪存重读状态是否发生ecc错误；112.步骤s3，若进入正常的闪存重读状态发生ecc错误，则判断闪存重读是否已做完所有的level；113.步骤s4，若闪存重读已做完所有的level，则执行静态ecc纠错；114.步骤s5，判断执行静态ecc纠错是否发生ecc错误；115.步骤s6，若执行静态ecc纠错发生ecc错误，则获取pe值，并将pe值右移10位，以得到l值；116.步骤s7，判断静态ecc纠错的循环次数是否等于l值；117.步骤s8，若静态ecc纠错的循环次数等于l值，则执行riad解码。118.所述存储介质可以是u盘、移动硬盘、只读存储器(read-onlymemory，rom)、磁碟或者光盘等各种可以存储程序代码的计算机可读存储介质。119.本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。120.在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的。例如，各个单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。121.本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本发明实施例装置中的单元可以根据实际需要进行合并、划分和删减。另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。122.该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，终端，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。123.上述实施例为本发明较佳的实现方案，除此之外，本发明还可以其它方式实现，在不脱离本技术方案构思的前提下任何显而易见的替换均在本发明的保护范围之内。当前第1页12当前第1页12

技术特征：

1.静态ecc纠错的nand错误处理方法，其特征在于，包括以下步骤：若读页数据发生ecc错误，则进入正常的闪存重读状态；判断进入正常的闪存重读状态是否发生ecc错误；若进入正常的闪存重读状态发生ecc错误，则判断闪存重读是否已做完所有的level；若闪存重读已做完所有的level，则执行静态ecc纠错；判断执行静态ecc纠错是否发生ecc错误；若执行静态ecc纠错发生ecc错误，则获取pe值，并将pe值右移10位，以得到l值；判断静态ecc纠错的循环次数是否等于l值；若静态ecc纠错的循环次数等于l值，则执行riad解码。2.根据权利要求1所述的静态ecc纠错的nand错误处理方法，其特征在于，所述若进入正常的闪存重读状态发生ecc错误，则判断闪存重读是否已做完所有的level步骤之后，若闪存重读未做完所有的level，则将闪存重读需要执行的level次数增加，并返回执行所述若读页数据发生ecc错误，则进入正常的闪存重读状态。3.根据权利要求1所述的静态ecc纠错的nand错误处理方法，其特征在于，所述若闪存重读已做完所有的level，则执行静态ecc纠错步骤中，通过低密度奇偶校验码执行静态ecc纠错。4.根据权利要求1所述的静态ecc纠错的nand错误处理方法，其特征在于，所述判断静态ecc纠错的循环次数是否等于l值步骤之后，还包括：若静态ecc纠错的循环次数不等于l值，则记录静态ecc纠错的循环次数，并返回执行所述若闪存重读已做完所有的level，则执行静态ecc纠错。5.静态ecc纠错的nand错误处理装置，其特征在于，包括：发生进入单元，第一判断单元，第二判断单元，第一执行单元，第三判断单元，获取得到单元，第四判断单元及第二执行单元；所述发生进入单元，用于若读页数据发生ecc错误，则进入正常的闪存重读状态；所述第一判断单元，用于判断进入正常的闪存重读状态是否发生ecc错误；所述第二判断单元，用于若进入正常的闪存重读状态发生ecc错误，则判断闪存重读是否已做完所有的level；所述第一执行单元，用于若闪存重读已做完所有的level，则执行静态ecc纠错；所述第三判断单元，用于判断执行静态ecc纠错是否发生ecc错误；所述获取得到单元，用于若执行静态ecc纠错发生ecc错误，则获取pe值，并将pe值右移10位，以得到l值；所述第四判断单元，用于判断静态ecc纠错的循环次数是否等于l值；所述第二执行单元，用于若静态ecc纠错的循环次数等于l值，则执行riad解码。6.根据权利要求5所述的静态ecc纠错的nand错误处理装置，其特征在于，还包括：增加返回单元，用于若闪存重读未做完所有的level，则将闪存重读需要执行的level次数增加，并返回执行所述若读页数据发生ecc错误，则进入正常的闪存重读状态。7.根据权利要求5所述的静态ecc纠错的nand错误处理装置，其特征在于，所述第一执行单元中，通过低密度奇偶校验码执行静态ecc纠错。8.根据权利要求5所述的静态ecc纠错的nand错误处理装置，其特征在于，还包括：纠错
返回单元，用于若静态ecc纠错的循环次数不等于l值，则记录静态ecc纠错的循环次数，并返回执行所述若闪存重读已做完所有的level，则执行静态ecc纠错。9.一种计算机设备，其特征在于，所述计算机设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现如权利要求1-4中任一项所述的静态ecc纠错的nand错误处理方法。10.一种存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时可实现如权利要求1-4中任一项所述的静态ecc纠错的nand错误处理方法。

技术总结

本发明涉及静态ECC纠错的NAND错误处理方法、装置、计算机设备及存储介质，该方法，包括：若读页数据发生ECC错误，则进入正常的闪存重读状态；判断进入正常的闪存重读状态是否发生ECC错误；若发生ECC错误，判断闪存重读是否已做完所有的level；若已做完，则执行静态ECC纠错；判断执行静态ECC纠错是否发生ECC错误；若发生ECC错误，则获取PE值，并将PE值右移10位，以得到L值；判断静态ECC纠错的循环次数是否等于L值；若等于L值，则执行Riad解码。本发明在静态ECC下纠错能力逐步加强，完善了静态ECC纠错的流程，从而实现高效的静态ECC纠错的NAND错误流程保护。误流程保护。误流程保护。