针对Intel® Quartus® Prime设计套件的更新：17.1
订阅
反馈UG-01082 | 2017.11.06最新文档：PDF | HTML
内容内容
1 Intel® FPGA并行闪存加载器IP内核用户指南 (3)
1.1 功能 (3)
1.2.1 支持的闪存器件 (3)
1.2.2 支持的方案和功能 (7)
1.3 功能说明 (8)
1.3.1 编程闪存 (8)
冷气机组1.3.2 控制基于闪存器件的 Intel FPGA被动加载 (11)
1.3.3 PFL和闪存地址的映射关系 (12)
1.3.4 pof文件在Flash中页存储 (13)
1.3.5 使用增强型位流压缩和解压缩 (16)
1.3.6 使用远程系统更新 (17)
1.4 PFL IP的使用 (20)
1.4.1 将.sof文件转换成.pof (21)
1.4.2 PFL的约束时序 (23)
1.4.3 PFL的仿真设计 (25)
1.4.4 编程 Intel CPLD和闪存器件 (29)
1.4.5 定义新的CFI闪存器件(Define New CFI Flash Device) (30)
1.4.6 编程多个闪存器件 (31)
1.4.7 为 Intel CPLD和Flash Memory Device Programming创建Jam文件(Jam File) (31)
1.5 嵌入式系统中的PFL IP内核 (31)
1.6 第三方编程器支持 (34)
1.7 参数 (35)
1.8 信号 (37)
1.9 规范 (39)
1.9.1 配置时间计算实例 (41)
1.10 并行闪存加载器IP内核用户指南的文件存档 (46)
600x22助燃剂
1.11 Intel FPGA并行闪存加载器IP内核用户指南的文档修订历史 (46)
Intel® FPGA并行闪存加载器IP内核用户指南
2
1 Intel® FPGA并行闪存加载器IP内核用户指南
本文档介绍了如何在设计中例化并行闪存加载器(PFL) IP内核，编程闪存，以及从闪存中配置
FPGA。
FPGA不断增加的密度需要更大的配置存储。如果您的系统包含闪存器件，那么也可以将闪存作为
FPGA配置存储使用。可以通过在 Intel MAX®器件( Intel MAX 10、 MAX II和 MAX V器件)或
其它的FPGA中例化PFL IP来有效地通过JTAG接口来烧写flash，控制 Intel FPGA的加载。
相关链接
•并行闪存加载器IP内核用户指南的文件存档 (第46页)
提供了之前版本的并行加载器IP内核的用户指南列表。
•Intel FPGA IP内核的简介
提供有关所有Intel FPGA IP内核的一般信息，包括参数化、生成、更新和仿真IP内核。
•创建独立版本的IP和Qsys仿真脚本
创建不需要对软件进行手动更新和不需要IP版本升级的仿真脚本。
•项目管理最佳实践
提供关于您的工程和IP文件的高效管理和可移植性指南。
diat•JEDEC：通用闪存接口(CFI)
提供了关于JEDEC CFI标准的更多信息。
1.1 功能
手动折弯机
使用PFL IP内核可以：
测量空间
•通过JTAG烧写通用接口闪存(CFI Flash)，四通道串行闪存(QSPI Flash)以及NAND flash。
•控制 Cyclone 、 Arria 、 Stratix 等 Intel FPGA器件从CFI Flash，QSPI Flash, NAND Flash的加载过程。
1.2 器件支持
本用户指南对在 Intel CPLD中实现PFL IP内核作了重点介绍。PFL IP内核支持所有 Intel
FPGA。通过在 Cyclone 、 Arria 或者 Stratix FPGA中例化PFL IP来实现对闪存的烧写和对其
它FPGA器件的配置。
相关链接
AN478：在Quartus Prime软件中使用基于FPGA的并行闪存加载器
提供了关于使用基于FPGA的PFL IP内核来编程闪存器件的更多信息。
1.2.1 支持的闪存器件
Intel Quartus Prime软件通过例化PFL IP，作为flash烧写以及FPGA配置的桥梁。
UG-01082 | 2017.11.06
Intel Corporation. All rights reserved. Intel, the Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus
and Stratix words and logos are trademarks of Intel Corporation or its subsidiaries in the U.S. and/or other countries. Intel warrants performance of its FPGA and semiconductor products to current specifications in accordance with Intel's standard warranty, but reserves the right to make changes to any products and services at any time without notice. Intel assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Intel. Intel customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services.
*Other names and brands may be claimed as the property of others.ISO 9001:2008 Registered
表 1.PFL IP 内核支持的CFI 闪存器件
如果您的CFI 器件没有列在下表中，但是与 Intel Quartus Prime 或者Cypress CFI 闪存相兼容，那么Intel 建议在 Intel Quartus Prime 软件中选择Define CFI Flash Device 。
(1)
PFL IP 内核支持闪存器件的顶部和底部引导模块。对于Micron 闪存器件，PFL IP 内核支持顶部、底部以及闪存器件的对称模块。
(2)
Micron 已经停产这个闪存器件系列。Intel 不建议您使用这款闪存器件。
1 Intel ® FPGA 并行闪存加载器IP 内核用户指南
UG-01082 | 2017.11.06
Intel ® FPGA 并行闪存加载器IP 内核用户指南4
(1)
碳浆PFL IP 内核支持闪存器件的顶部和底部引导模块。对于Micron 闪存器件，PFL IP 内核支持顶部、底部以及闪存器件的对称模块。
1 Intel ® FPGA 并行闪存加载器IP 内核用户指南UG-0108
2 | 2017.11.06
Intel ® FPGA 并行闪存加载器IP 内核用户指南
5
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议