NANDFLASH原理
NAND FLASH 原理
与DRAM以电容作为存储元件不同，闪存的存储单元为三端器件，与场效应管有相同的名称：源极、漏极和栅极。栅极与硅衬底之间有⼆氧化硅绝缘层，⽤来保护浮置栅极中的电荷不会泄漏。采⽤这种结构，使得存储单元具有了电荷保持能⼒，就像是装进瓶⼦⾥的⽔，当你倒⼊⽔后，⽔位就⼀直保持在那⾥，直到你再次倒⼊或倒出，所以闪存具有记忆能⼒。
与场效应管⼀样，闪存也是⼀种电压控制型器件。NAND型闪存的擦和写均是基于隧道效应，电流穿过浮置栅极与硅基层之间的绝缘层，对浮置栅极进⾏充电（写数据）或放电（擦除数据）。⽽NOR 型闪存擦除数据仍是基于隧道效应（电流从浮置栅极到硅基层），但在写⼊数据时则是采⽤热电⼦注⼊⽅式（电流从浮置栅极到源极）。
下⾯主要介绍NAND FLASH的⼯作原理。
⼀、NAND flash的物理组成
NAND Flash 的数据是以bit的⽅式保存在存储单元(memory cell)，⼀般来说，⼀个单元中只能存储⼀个bit。这些单元以8个或者16个为单位，连成bit line，形成所谓的byte(x8)/word(x16)，这就是NAND Device的位宽。这些Line会再组成页(page)，以所⽤的samsumg的256M x 8 Bit K9F2G08R0A芯⽚为例：每页2112Bytes(2kbyte(Main Area)+64byte(Spare Area))，空闲区通常被⽤于ECC、耗损均衡(wear leveling)和其它软件开销功能，尽管它在物理上与其它页并没有区别。每64个页形成⼀个块(block 128kB)。具体⼀⽚flash上有多少个块视需要所定。
块为单位擦除数据。按照这样的组织⽅式可以形成所谓的页为单位读写数据，⽽以块为单位擦除数据
NAND flash以页为单位读写数据
ai1986网址导航
Column Address：Starting Address of the Register. 翻成中⽂为列地址，地址的低8位
Page Address ：页地址
Block Address ：块地址
挤压铸造
对于NAND Flash来讲，地址和命令只能在I/O[7:0]上传递，数据宽度是8位。⼆、NAND Flash地址的表⽰
2112byte 需要12bit来表⽰，对于2112byte系列的NAND，这2112byte被分成1st half Page Register 和2nd half Page Register，各⾃的访问由地址指针命令来选择，A[11:0]就是所谓的column address（列地址），在进⾏擦除操作时不需要它，因为以块为单位擦除。64个page需要6bit来表⽰，占⽤A[17:12]，即该page在块内的相对地址。A11这⼀位地址被⽤来设置512byte的1st half page还是2nd half page，0表⽰1st，1表⽰2nd。Block的地址是由A18以上的bit来表⽰。
例如2048MB的NAND flash（实际中由于存在spare area，故都⼤于这个值），共131，072block，因此，需要11个bit来表⽰，即A[28:18]。⽽page address就是blcok address|page address in block 。N
AND Flash 的地址表⽰为： Block Address|Page Address in block|Column Address 地址传送顺序是Column Address,Page Address,Block Address。碳素纸
可剥胶
探针天线由于地址只能在I/O[7:0]上传递，因此，必须采⽤移位的⽅式进⾏。以K9F2G08R0A 为例：
第1 步是传递column address，就是NAND_ADDR[7:0]，不需移位即可传递到I/O[7:0]上。
第2 步就是将NAND_ADDR 右移8位，将NAND_ADDR[11:8]传到I/O[7:0]上；
第3 步将NAND_ADDR[19:12]放到I/O上；
第4步需要将NAND_ADDR[27：20]放到I/O上；
因此，整个地址传递过程需要4 步才能完成，即4-step addressing。如果NAND Flash 的容量是
32MB（256Mbit）以下，那么，block adress最⾼位只到bit24，因此寻址只需要3步。
引脚定义：
CLE：Command Latch Enable。命令锁存使能。CLE输⼊信号控制操作模式命令进⼊内部命令寄存器的加载过程，当CLE⾼电平有效时，从IO端⼝输⼊的命令在\WE上升沿时被锁存进命令寄存器中。
ALE:Address Latch Enable。地址锁存使能。ALE信号被⽤于控制地址信息或输⼊数据进⼊内部地址/数据寄存器内。ALE⾼电平时，地址信息在/WE上升沿时被锁存到寄存器内；ALE低电平事，输⼊数据在/WE上升沿时被锁存到寄存器内。
CE#：chip enable。芯⽚启动。如果没有检测到 CE 信号，那么， NAND 器件就保持待机模式，不对任何控制信号作出响应。
WE#：Write Enable。写使能。WE# 负责将数据、地址或指令写⼊ NAND 之中。
RE#:Read Enable 。读使能。RE# 允许输出数据缓冲器。
R/B#：Ready/Busy。就绪/忙。如果NAND器件忙，R/B# 信号将变低。该信号是漏极开路，需要采⽤上拉电阻。
I/O1-8：做为设备传输地址信息、数据和指令的端⼝。
NFC原理：
术语解释：
M3IF:Multi-Master Memory Interface
EMI :External Memory Interface
NFC:NAND Flash Controller
处理器访问闪存（flash memory device）过程：
处理器发出访问闪存的请求到M3IF，M3IF通过EMI AHB MUX将请求转发给NFC，NFC然后通过EMI I/O MUX访问外部闪存设备。从闪存中返回的数据将沿原路返回给处理器。
如下图所⽰：
M3IF的作⽤：
提供⼀个可以访问多个内存设备的平台，将处理器对不同内存设备的访问请求转发给相应的内存控制器和内存设备。除了NFC，还有ESDRAMC/MDDRC,PCMCIA,WEIM的内存控制器。 EMI AHB MUX和I/O MUX的作⽤：
实现各个不同的内存控制器和内存设备间的I/O引脚复⽤。
NFC的作⽤：使集成电路IC对闪存设备的访问标准化并隐藏其中复杂的访问过程。
各个组件的引脚对应关系如下表所⽰:
其中IC I/O是处理器MCIMX27L的外部引脚。
NFC EMI IC I/O Flash
device IPP_NFC_WRITE_DATA_OUT[15:0]IPP_DO_NFC_WRITE_DATA_OUT[15:0]D[15:0]I/O[15:0] IPP_NFC_READ_DATA_TA_IN[15:0]IPP_IND_NFC_READ_DATA_IN[15:0]D[15:0]I/O[15:0] IPP_NFC_WE_OUT IPP_NFC_WE_OUT NFWE_B WE IPP_NFC_WP_OUT IPP_NFC_WP_OUT NFWP_B WP IPP_NFC_RE_OUT IPP_NFC_RE_OUT NFRE_B RE IPP_NFC_ALE_OUT IPP_NFC_ALE_OUT NFALE ALE IPP_NFC_CLE_OUT IPP_NFC_CLE_OUT NFCLE CLE IPP_NFC_CE_OUT IPP_NFC_CE_OUT NFCE_B CE IPP_NFC_RB_IN IPP_NFC_RB_IN NFRB R/B
部分引脚信号功能说明:
IPP_IND_NFC_READ_DATA_IN[15:0]: 外部设备从I/O MUX/PADS读取数据。
IPP_DO_NFC_WRITE_DATA_OUT[15:0]： NFC写⼊数据到I/O MUX/PADS。
NFCE :Flash Chip Enable. 当闪存处于Busy状态或正在读写时，该信号为低电平。
NFRE:Flash Read Enable. 该信号低电平有效。作⽤时将数据从闪存中输出到I/O 总线上，允许NFC读取数据。
NFWE:Flash Write Enable. 上升沿触发。允许向内存写⼊命令、数据或地址信息。NFCLE:Flash Command Latch Enable. ⾼电平有效。控制命令数据写⼊命令寄存器中。NFALE:Flash Address Latch Enable. ⾼电平有效。控制地址数据写⼊地址寄存器中。NFWP:Flash Write Protect. 只有在电源启动时（Power up）低电平有效。作⽤是在电源启动或切换时防⽌意外操作或擦除数据。
NFRB:Flash Ready/Busy. 指⽰闪存的⼯作状态，低电平表⽰闪存正在进⾏读写操作，⾼电平表⽰空闲状态。
AHB MUX和EMI I/O MUX的引脚复⽤：
由EMI的概述可知，⼏个内存控制器会使⽤总线引脚复⽤：PCMCIA,EIM,SDRAMC和NFC。
引脚的共享复⽤是⼀个各个进程的优先级分配问题，具体的优先级分配在M3IF中完成。
NFC对于Flash memory Device的具体读写操作在此不再详述，详见参考⼿册的第19章。
⼼得：
1.NC引脚：表⽰不需要将任何线路连接到NC引脚，NC引脚是为将来的需要保留的。
2.查询具体芯⽚的datasheet有个⽐较好的⽹站：www.alldatasheet，⾮常全⾯。
3.AHB：主要⽤于⾼性能模块(如CPU、DMA和DSP等)之间的连接，作为SoC的⽚上系统总
线，它包括以下⼀些特性：单个时钟边沿操作；⾮三态的实现⽅式；⽀持突发传输；⽀持分
段传输；⽀持多个主控制器；可配置32位~128位总线宽度；⽀持字节、半字节和字的传输。
AHB系统由主模块、从模块和基础结构(Infrastructure)3部分组成，整个AHB总线上的传输
都由主模块发出，由从模块负责回应。基础结构则由仲裁器(arbiter)、主模块到从模块的多
路器、从模块到主模块的多路器、译码器(decoder)、虚拟从模块(dummy Slave)、虚拟主模块(dummy Master)所组成。
4.MUX: 多通道多路复⽤器
5.gule logic：中⽂含意是“胶连逻辑”，它是连接复杂逻辑电路的简单逻辑电路的统称。例如，
⼀个ASIC芯⽚可能包含许多诸如微处理器存储器功能块或者通信功能块之类的功能单元，
这些功能单元之间通过较少的粘合逻辑连接起来。在印制板（PCB）层，粘合逻辑可以使⽤具有较少逻辑门的“粘合芯⽚”实现，例如PAL、GAL、CPLD等。
6.glueless interface：（⽆粘接接⼝），不粘于某⼀特类个体(RAM 或 ROM 或 flash)。这芯⽚的接⼝规格⼀般有超过⼀种业界规格，使其接⼝并不局限于⼀种制式。如NFC中的接⼝可
以同时有8-Bit和16-Bit两种传输模式。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议