首页 > 专利技术

用于存储器器件的电压降减轻技术的制作方法

用于存储器器件的电压降减轻技术
1.交叉引用
2.本专利申请要求由朱(chu)等人在2020年11月17日申请的标题为“用于存储器系统的电压降减轻技术(voltage drop techniques for memory devices)”的第16/950,593号美国专利申请的优先权，所述美国专利申请转让给本受让人且明确地以全文引用的方式并入本文中。
技术领域
3.技术领域涉及用于存储器装置的电压降减轻技术。

背景技术：

4.存储器器件广泛用于将信息存储在例如计算机、无线通信器件、相机、数字显示器等各种电子器件中。通过将存储器器件内的存储器单元编程到各种状态来存储信息。举例来说，二进制存储器单元可编程到两个所支持状态中的一者，常常由逻辑1或逻辑0来标示。在一些实例中，单个存储器单元可支持多于两个状态，其中的任一者可存储。为了存取所存储的信息，组件可读取或感测存储器器件中的至少一个所存储状态。为了存储信息，组件可在存储器器件中写入状态或对状态进行编程。
5.存在各种类型的存储器器件和存储器单元，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻性ram(rram)、快闪存储器、相变存储器(pcm)、自选存储器、硫族化物存储器技术，等等。存储器单元可以是易失性或非易失性的。例如feram的非易失性存储器即使在无外部电源存在的情况下仍可维持其所存储的逻辑状态很长一段时间。例如dram的易失性存储器器件在与外部电源断开时可能会丢失其所存储的状态。

技术实现要素：

6.描述一种设备。在一些实例中，所述设备可包含：存储器单元阵列；导电线，其经配置以传达用于对所述存储器单元阵列执行操作的第一电压；上拉电路，其经配置以至少部分地基于第一信号在其中执行所述操作的持续时间的至少一部分期间，将所述导电线与电压源耦合，所述第一信号使得能够作为所述操作的一部分将电流施加到所述存储器单元阵列；以及输出电路，其经配置以输出第二信号以在所述操作完成之前去活所述上拉电路，其中输出所述第二信号是至少部分地基于所述第一信号以及所述第一电压与参考电压之间的差。
7.描述一种存储器装置处的操作的方法。在一些实例中，所述方法可包含：作为对存储器单元阵列执行操作的一部分，将第一电压施加到与所述存储器单元阵列耦合的导电线；使用上拉电路，至少部分地基于施加所述第一电压，将所述导电线与电压源耦合；使用输出电路，识别所述导电线上的所述第一电压与参考电压之间的差满足阈值；以及使用所述上拉电路，至少部分地基于识别所述差满足所述阈值，在所述操作完成之前，使所述导电
线与所述电压源隔离。
8.描述一种设备。在一些实例中，所述设备可包含存储单元阵列、输出电路、上拉电路和控制器，其与存储单元阵列耦合且经配置以致使所述装置：作为对存储单元阵列执行操作的一部分，将第一电压施加到与存储单元阵列耦合的导电线；使用上拉电路，至少部分地基于施加所述第一电压，将所述导电线与电压源耦合；使用所述输出电路来识别所述导电线上的所述第一电压与参考电压之间的差满足阈值；使用所述上拉电路，至少部分地基于识别到所述差满足所述阈值，在所述操作完成之前，使所述导电线与所述电压源隔离。
附图说明
9.图1说明根据本文所公开的实例的支持用于存储器器件的电压降减轻技术的存储器裸片的实例。
10.图2说明根据本文所公开的实例的支持用于存储器器件的电压降减轻技术的电路的实例。
11.图3说明根据本文所公开的实例的支持用于存储器器件的电压降减轻技术的时序图的实例。
12.图4说明根据本文所公开的实例的支持用于存储器器件的电压降减轻技术的电路的实例。
13.图5示出根据本文所公开的实例的支持用于存储器器件的电压降减轻技术的存储器器件的框图。
14.图6示出说明根据本文所公开的实例的支持用于存储器器件的电压降减轻技术的方法的流程图。
具体实施方式
15.一些存储器器件可支持对存储器阵列的存储器单元的存取操作。此类操作可使用与存储器阵列相关联的第一电压，其可被称为阵列电压(例如vary)。举例来说，导电线可经配置以作为感测操作的一部分将第一电压传达到一或多个存储器单元(例如vary可为感测操作、刷新操作或这两者以及存取操作的其它实例供电)。然而，阵列电压可经历相对较大的电压降(例如归因于封装路由、大电流需求、相对不良的电力总线等的电压降)。作为说明性实例，存储器器件可经配置以相对快速地执行对存储器阵列的刷新操作。在此类实例中，存储器器件可在相对较短的时间量中，通过一或多个存储器单元施加相对较大的电流，这可导致相对较大的电压降。此类相对较大的电压降可导致刷新操作期间的感测裕度错误(例如存储器器件可归因于电压降导致的减小的感测裕度而未能正确地读取一或多个存储器单元)。
16.根据本文中所描述的技术，存储器器件可实施电压降减轻技术。举例来说，所述存储器器件可包含上拉电路，其经配置以减少用于阵列操作的电压降，这可得到改进的感测裕度、所述存储器器件中的改进的性能，或这两者，以及其它益处。所述上拉电路可经配置以在所述存储器器件的操作期间，将导电线与电压源耦合(例如所述存储器器件可对存储器单元阵列执行所述操作，例如刷新操作或另一存取操作)。在一些实例中，所述上拉电路可基于一或多个输入，将导电线与电压源耦合。举例来说，所述上拉电路可接收启用命令信
号(例如第一信号)，并基于接收到所述信号，将导电线与电压源耦合。
17.另外或替代地，举例来说，所述存储器器件可包含与所述上拉电路耦合的输出电路(例如包含比较器的电路，其可被称为比较电路)。作为实例，所述上拉电路可接收来自所述输出电路的第二信号。所述输出电路可经配置以输出所述第二信号，以在所述操作完成之前，使所述上拉电路去活。通过在操作完成之前使上拉电路去活，存储器器件可确保存储器阵列的电压(例如vary)不过冲目标电压(例如vary的默认电压)，这可改进存储器器件的性能或可靠性，以及其它益处。在一些实例中，输出电路可包含比较器(例如非平衡输入对比较器)，其经配置以基于将存储器阵列的电压(例如vary)与参考信号(例如varyref)进行比较来输出第三信号。另外或替代地，输出电路可包含触发器电路、一或多个反相器、一或多个“与非”(nand)门，或其任何组合。
18.首先在参考图1所描述的系统的上下文中描述本公开的特征。在如参考图2到4所描述的上下文电路和时序图中描述本公开的特征。通过如参考图5和6所描述的涉及用于存储器器件的电压降减轻技术的装置图和流程图来进一步说明且参考所述装置图和流程图来描述本公开的这些和其它特征。
19.图1说明根据本文所公开的实例的支持用于存储器器件的电压降减轻技术的存储器裸片100的实例。在一些实例中，存储器裸片100可被称为存储器芯片、存储器器件或电子存储器装置。存储器裸片100可包含一或多个存储器单元105，其可各自可编程以存储不同逻辑状态(例如，编程到一组两个或更多个可能的状态中的一个)。举例来说，存储器单元105可操作以一次存储一个信息位(例如，逻辑0或逻辑1)。在一些实例中，存储器单元105(例如，多层存储器单元)可为可操作的以一次存储多于一个信息位(例如，逻辑00、逻辑01、逻辑10、逻辑11)。
20.存储器单元105可存储表示电容器中的可编程状态的电荷。dram架构可包含电容器，所述电容器包含电介质材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储器件和组件也是可能的。举例来说，可使用非线性电介质材料。存储器单元105可包含逻辑存储组件，例如电容器130和切换组件135。电容器130可为电介质电容器或铁电电容器的实例。电容器130的节点可与电压源140耦合，所述电压源可以是电池板参考电压，例如vpl；或者可以是接地，例如vss。
21.存储器裸片100可包含以例如网格状图案的图案布置的一或多个存取线(例如，一或多个字线110和一或多个数字线115)。存取线可以是与存储器单元105耦合的导线，并且可用于对存储器单元105执行存取操作。在一些实例中，字线110可被称为行线。在一些实例中，数字线115可被称为列线或位线。对存取线、行线、列线、字线、数字线或位线或其类似术语的引用是可互换的，而不影响理解或操作。存储器单元105可位于字线110与数字线115的交叉点处。
22.可通过激活或选择例如字线110或数字线115中的一或多者等存取线，来对存储器单元105执行例如读取和写入等操作。通过对字线110和数字线115施加偏压(例如，将电压施加到字线110或数字线115)，可存取其交叉点处的单个存储器单元105。二维或三维配置中的字线110和数字线115的相交点可被称为存储器单元105的地址。
23.可通过行解码器120或列解码器125来控制对存储器单元105的存取。举例来说，行解码器120可从本地存储器控制器160接收行地址，且基于接收到的行地址来激活字线110。
列解码器125可从本地存储器控制器160接收列地址，并且可基于接收到的列地址来激活数字线115。在一些实例中，存取存储器单元105可被称为存取操作。
24.选择或取消选择存储器单元105可通过使用字线110激活或去激活切换组件135来实现。电容器130可使用切换组件135与数字线115耦合。举例来说，当切换组件135被去激活时，电容器130可与数字线115隔离，并且当切换组件135被激活时，电容器130可与数字线115耦合。
25.字线110可为与用于对存储器单元105执行存取操作的存储器单元105电子通信的导电线。在一些架构中，字线110可与存储器单元105的切换组件135的栅极耦合，且可为可操作的以控制存储器单元的切换组件135。在一些架构中，字线110可与存储器单元105的电容器的节点耦合，且存储器单元105可不包含切换组件。
26.数字线115可为将存储器单元105与感测组件145连接的导电线。在一些架构中，存储器单元105可在存取操作的部分期间选择性地与数字线115耦合。举例来说，字线110和存储器单元105的切换组件135可为可操作的以使存储器单元105的电容器130和数字线115耦合和/或隔离。在一些架构中，存储器单元105可与数字线115耦合。
27.感测组件145可为可操作的以检测存储在存储器单元105的电容器130上的状态(例如，电荷)，并基于所存储状态来确定存储器单元105的逻辑状态。感测组件145可包含一或多个感测放大器以放大或以其它方式转换因存取存储器单元105而产生的信号。感测组件145可将从存储器单元105检测到的信号与参考150(例如，参考电压)进行比较。存储器单元105的检测到的逻辑状态可被提供为感测组件145的输出(例如，到输入/输出155)，并且可向包含存储器裸片100的存储器器件的另一组件指示检测到的逻辑状态。在一些实例中，感测组件145可包含如本文所描述的上拉电路或输出电路，但此类电路可位于存储器裸片100中的任何地方或存储器裸片100外部。
28.本地存储器控制器160可控制通过各种组件(例如，行解码器120、列解码器125、感测组件145)对存储器单元105的存取。在一些实例中，行解码器120、列解码器125和感测组件145中的一或多者可与本地存储器控制器160共址。本地存储器控制器160可为可操作的以接收来自一或多个不同存储器控制器(例如，与主机器件相关联的外部存储器控制器、与存储器裸片100相关联的另一控制器)的命令或数据中的一或多者，将所述命令或所述数据(或两者)转换为可由存储器裸片100使用的信息，对存储器裸片100执行一或多个操作，并基于执行所述一或多个操作，将数据从存储器裸片100传达到主机器件。本地存储器控制器160可产生行信号和列地址信号，以激活目标字线110和目标数字线115。本地存储器控制器160还可产生且控制在存储器裸片100的操作期间使用的各种电压或电流。一般来说，本文所论述的所施加电压或电流的幅值、形状或持续时间可改变，且对于操作存储器裸片100时论述的各种操作来说可能不同。
29.本地存储器控制器160可为可操作的以对存储器裸片100的一或多个存储器单元105执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等等。在一些实例中，存取操作可由本地存储器控制器160响应于各种存取命令(例如，来自主机器件)而执行或另外协调。本地存储器控制器160可为可操作的以执行此处未列出的其它存取操作或与存储器裸片100的操作有关的不与存取存储器单元105直接相关的其它操作。
30.本地存储器控制器160可为可操作的以对存储器裸片100的一或多个存储器单元105执行写入操作(例如编程操作)。在写入操作期间，存储器裸片100的存储器单元105可经编程以存储所要逻辑状态。本地存储器控制器160可识别将对其执行写入操作的目标存储器单元105。本地存储器控制器160可识别与目标存储器单元105耦合的目标字线110和目标数字线115(例如目标存储器单元105的地址)。本地存储器控制器160可激活目标字线110和目标数字线115(例如，将电压施加到字线110或数字线115)，以存取目标存储器单元105。本地存储器控制器160可在写入操作期间将特定信号(例如写入脉冲)施加到数字线115，以将特定状态(例如电荷)存储在存储器单元105的电容器130中。用作写入操作的一部分的脉冲可包含一段持续时间内的一或多个电压电平。
31.本地存储器控制器160可为可操作的以对存储器裸片100的一或多个存储器单元105执行读取操作(例如，感测操作)。在读取操作期间，可确定存储在存储器裸片100的存储器单元105中的逻辑状态。本地存储器控制器160可识别将对其执行读取操作的目标存储器单元105。本地存储器控制器160可识别与目标存储器单元105耦合的目标字线110和目标数字线115(例如目标存储器单元105的地址)。本地存储器控制器160可激活目标字线110和目标数字线115(例如，将电压施加到字线110或数字线115)，以存取目标存储器单元105。目标存储器单元105可响应于对存取线加偏压而将信号传送到感测组件145。感测组件145可放大所述信号。本地存储器控制器160可激活感测组件145(例如闩锁感测组件)，且从而将从存储器单元105接收到的信号与参考150进行比较。基于所述比较，感测组件145可确定存储在存储器单元105上的逻辑状态。
32.存储器裸片100可支持如本文所述的电压降减轻技术。举例来说，本地存储器控制器160可经配置以使用第一电压对一或多个存储器单元105执行存取操作，其可被称为与存储器单元阵列105相关联的阵列电压(例如vary)。作为说明性实例，导电线可经配置以作为存取操作的一部分，将第一电压传达到一或多个存储器单元105(例如vary可为读取操作、刷新操作或这两者，以及存取操作的其它实例供电)。在一些实例中，本地存储器控制器160可经配置以相对快速地对存储器单元105执行刷新操作。
33.根据本文中所描述的技术，存储器裸片100可实施电压降减轻电路。举例来说，存储器器件可包含上拉电路，其经配置以减少用于存取操作的电压降，这可得到改进的感测裕度、存储器器件中改进的性能，或这两者，以及其它益处。上拉电路可经配置以在存取操作期间将导电线与电压源耦合(例如本地存储器控制器160可对存储器单元阵列105执行操作，例如刷新操作或另一存取操作)。
34.在一些实例中，所述上拉电路可基于一或多个输入，将导电线与电压源耦合。举例来说，所述上拉电路可接收启用命令信号(例如第一信号)，并基于接收到所述信号，将导电线与电压源耦合。另外或替代地，所述上拉电路可接收来自输出电路的第二信号。也就是说，存储器器件可包含与上拉电路耦合的输出电路。举例来说，所述输出电路可经配置以输出第二信号，以在所述操作完成之前，使所述上拉电路去活。在一些实例中，输出电路可包含比较器(例如非平衡输入对比较器)，其经配置以基于将存储器阵列的电压(例如vary)与参考信号(例如varyref)进行比较来输出第三信号。另外或替代地，输出电路可包含触发器电路、一或多个反相器、一或多个“与非”门，或其任何组合。通过在操作完成之前使上拉电路去活，存储器器件可确保存储器阵列的电压(例如vary)不过冲目标电压(例如vary的默
认电压)，这可改进存储器器件的性能或可靠性，以及其它益处。
35.图2说明根据本文所公开的实例的支持用于存储器器件的电压降减轻技术的电路200的实例。电路200可包含导电线205、上拉电路210和输出电路215，其可为如本文参看图1所述的对应组件的实例。一般来说，电路200可说明用于存储器器件处的存取操作的电压降减轻电路的实例。
36.作为一或多个存取操作的一部分，导电线205可将电压(例如vary)传达到一或多个存储器单元245。举例来说，导电线205可为电压轨的实例。存储器器件可使用导电线205对一或多个存取线(例如数字线、字线)加偏压。举例来说，驱动器240(例如放大器)可产生第一电压(例如1v的vary，但vary可以是任何电压)，且将所述第一电压施加到导电线205。在所述一或多个存取操作期间，导电线205可将第一电压提供到存取线。举例来说，导电线可对存取线加偏压，以读取存储器单元245(例如感测操作)，写入存储器单元245、刷新存储器单元245，或其任何组合。
37.在一些实例中，此类存取操作可导致导电线205的电压降。举例来说，所述操作可在相对较小量的时间内使用相对较高量的电流(例如可对多个存储器单元相对快速地执行刷新操作，这可导致相对较大的电压降)。在此类实例中，归因于相对较大的电流需求，驱动器240可不能够使导电线205的第一电压维持在目标电压(例如默认电压)。此电压降可使感测裕度降级(例如如果第一电压低于感测操作的目标电压，那么可实现感测操作的准确性或可靠性)。
38.在一些实例中，电路200可包含电容器，其经配置以将电荷提供给导电线205。举例来说，当导电线205的第一电压降低到低于放大器所提供的目标电压时，电容器可经配置以将电压提供给导电线205。在一些实例中，电容器可相对较小。举例来说，减小电容器的大小可导致较高密度的存储器器件。然而，大小减小的电容器可能无法成功地减轻电压降(例如归因于当作为刷新操作的一部分，相对较大的电流汲取出现时，存储较少的电荷来供应到导电线205)。
39.因此，电路200可另外或替代地包含上拉电路210。上拉电路210可经配置以在一或多个存取操作期间，减轻导电线205的电压降。举例来说，上拉电路可将导电线205耦合到电压源。电压源可提供电压或电流，例如大于驱动器240所提供的电压或电流(例如大于导电线205的目标或默认电压的电压)。在一些实例中，电压源可为用于存储器阵列的外围组件的电压源(例如表示为vperi)，但可使用任何电压源。在一些情况下，vperi的电压不同于vary的电压电平。通过将导电线205耦合到电压源，上拉电路可在操作期间将电压提供到导电线205，这可减少导电线205上的vary的电压降，相对快速地将导电线205调整到默认或目标电压，或其组合，以及其它优点。
40.在一些实例中，上拉电路210可包含一或多个反相器235、一或多个“与非”门230、一或多个晶体管，或其任何组合。举例来说，上拉电路210可包含“与非”门230-a，其经配置以在“与非”门230-a的一或多个输入处接收第一信号(例如由en表示的启用命令信号)和第二信号(例如从输出电路215输出的信号)。“与非”门230-a可基于所述一或多个输入来输出信号。举例来说，“与非”门230-a可将信号发送到两个反相器235，这可延迟所述信号，同时维持所述信号的状态(例如如果信号为高，那么所述信号可在第一反相器235之后可翻转到低，且在第二反相器235之后翻转回到高)。所述信号可由pdn表示。所述信号可控制晶体管。
举例来说，可将信号发送到晶体管的栅极，且所述晶体管可将电压源vperi耦合到导电线205，或基于信号pdn的值来隔离电压源vperi与导电线205(例如如果pdn为低，那么电流可穿过晶体管，如果pdn为高，那么电流可无法穿过晶体管)。
41.另外或替代地，电路200可包含输出电路215。输出电路215可耦合到上拉电路210。举例来说，输出电路215可将第二信号输出到上拉电路210的“与非”门230-a的输入。输出电路215可使用第二信号来调节上拉电路210。举例来说，输出电路215可将发送第二信号，其使上拉电路能够将导电线205耦合到电压源(例如将电压“射击”提供给vary)，或所述第二信号可使上拉电路210去活(例如在操作结束之前，所述第二信号可致使上拉电路210的晶体管将导电线205从电压源隔离，这可防止过冲)。在一些情况下，导电线上的电压的过冲可减小与读取存储器单元相关联的感测裕度，以及过冲的其它效应。过冲可指导电线205上的电压电平变成高于存储器单元的正常操作的上电压阈值时。
42.输出电路215可包含一或多个比较器220、一或多个施密特(schmit)触发组件、一或多个“与非”门230、一或多个反相器235、一或多个触发器电路225，或其任何组合。举例来说，输出电路215可包含比较器220。比较器220可经配置以接收至少两个输入，比较所述输入，且基于所述比较来输出信号(例如第三信号)。举例来说，比较器可经配置以将导电线205的第一电压(例如vary)与参考电压(例如varyref)进行比较，所述参考电压可为导电线205的目标或默认电压的实例。在一些实例中，如果输入之间的差满足阈值，那么比较器可输出指示满足阈值的信号。作为实例，如果vary与varyref之间的差满足阈值(例如大于阈值或比较器220检测到两个输入之间的差异)，那么比较器220可输出高信号。在一些实例中，比较器220可为非平衡输入对比较器的实例。如图为了图解清晰所示，vary输入可与8个器件相关联，且varyref可与4个器件相关联，但可使用任何数量的器件。器件数量之间的差可调整阈值(例如对于针对vary的8个器件和针对感测varyref的4个器件，如果vary例如比varyref小30mv，那么比较器可输出高信号)。因此，可通过对每一输入实施各种量的感测器件来配置所述阈值。经平衡的比较器可经配置以将vary的电压电平与varyref和增量电压进行比较。在此些情况下，当接收到启用信号时，上拉电路210可将导电线205与电压源(例如vperi)耦合，且当导电线205的电压电平等于varyref减增量电压(例如由不平衡的比较器导致)时，输出电路215可致使上拉电路210将导电线205与电压源(例如vperi)隔离。可基于vary与varyref之间的所要增量电压，将比较器的不均衡调谐到不同的值。
43.输出电路215可包含施密特触发器。在一些实例中，施密特触发器可为比较器220的一部分，或施密特触发器可为单独的组件，如图为了图解清晰所示。施密特触发器可经配置以将比较器220的输出从模拟输出转换为数字输出。举例来说，如果比较器输出指示第一电压(例如vary)与参考电压(例如varyref)之间的差满足阈值的信号compout，那么施密特触发器可输出高信号(例如，1)。
44.输出电路215可包含一或多个反相器235，其可使所接收信号状态翻转到相对或不同的状态(例如在反相器处接收到的0可输出为1，且反之亦然)。此类反相器235可另外或替代地用以延迟电路200中的信号传播(例如两个反相器可延迟信号的递送，同时将信号维护为高或低)。输出电路215可包含一或多个“与非”门230。“与非”门230可可经配置以基于一或多个输入来输出信号。举例来说，如果输入中的一些或全部为高(例如，1)，那么“与非”门230可输出低信号(例如0)，或如果输入中的一或多者为低，那么输出高信号。
45.输出电路可包含触发器电路225。触发器电路225可经配置以基于接收到一或多个输入而输出第二信号，以去活上拉电路210，如本文所述。触发器电路可包含数据取样节点(例如d)、时钟输入节点(例如ck)、复位节点(例如rt)和输出节点(例如q)。在一些实例中，触发器电路225可为上升沿触发器的实例(例如如果ck节点接收到从1转变为0的信号，其可被称为下降沿，那么触发器电路225的输出可保持相对相同)。如果ck节点接收到从0转变为1的信号，其可被称为上升沿，那么ck节点可对节点d处的数据进行取样(例如其可与电压源vperi耦合，且可导致高样本1)，这可改变触发器电路225的输出。在一些实例中，启用信号(例如，en)可用于使触发器电路225复位，以确保导电线205的作用中放大器的停用期间，相对较小的影响。
46.作为实施电路200的存取操作的说明性实例，存储器器件可起始操作。举例来说，存储器器件可开始刷新操作，以及存取操作的其它实例。存储器器件可基于起始所述操作而发射启用命令信号(例如en)。举例来说，存储器器件可基于起始所述操作而将en信号从低值(例如0)调整到高值(例如，1)(例如存储器器件可事先、在所述操作期间或在所述操作之后，将en信号从0脉冲到1，持续相对较短的时间周期，以启用上拉电路210)。可将en信号传达到一或多个组件的输入，这可导致激活上拉电路210的晶体管，且使导电线205与电压源vperi耦合(例如将电压射击提供到导电线以减轻来自操作的电压降)。举例来说，可将en信号输入到“与非”门230-a(例如在从信号穿过两个反相器235-a和235-b开始时间上的某一延迟之后)。可将en信号输入到“与非”门230-b和230-c。可将en信号输入到触发器电路225的rt节点，这可使触发器电路225复位。
47.在传达启用信号命令后，输出电路215可将第二信号输出到“与非”门230-a的输入。最初，第二信号可为高，这可导致pdn信号为低。耦合到上拉电路210的晶体管的栅极的低pdn信号可将电压源vperi耦合到导电线205，以将相对较高的电压施加到线路，这可促进相对较快的操作，同时确保电压降减轻，且感测裕度维持。
48.输出电路215可经配置以在接收到启用信号命令时，启用将导电线205耦合到电压源。举例来说，启用信号可使上升沿触发器电路225复位。因此，当比较器220输出具有指示varyref与vary之间的差满足阈值的值的compout(例如归因于与所述操作相关联的第一电压降)时，从触发器电路225输出的信号可相对不变(例如到ck节点的信号可从1变为0，其可被称为下降沿，且可不触发d节点对所述数据进行取样)。
49.导电线205可耦合到电压源vperi，持续某一时间周期。举例来说，电压vary可归因于所述耦合而开始上升，直到vary与varyref之间的差在第二时间无法满足所述阈值为止。举例来说，电压可上升，直到vary与varyref之间的差小于或等于30mv，以及其它阈值实例为止。在此类实例中，比较器220和/或施密特触发器可将输出信号compout从高调整到低(例如从1到0)。“与非”门230-b接着可将输出从低改变为高(例如归因于“与非”门230-b的输入中的一或多者为低)。换句话说，在ck节点处到触发器电路225的输入可从0变为1，其可被称为上升沿。所述上升沿可触发d节点对vperi的数据(例如，1)进行取样，这可将触发器电路的输出从低改变为高。可使所述输出逆变，并传达到“与非”门230-a、230-c、230-b或其组合的输入。换句话说，从输出电路215输出的第二信号可为低，这可去活上拉电路210(例如“与非”门230-a可接收低输出，这可使pdn信号变为高，并停用上拉电路210的晶体管)。“与非”门230-b可接收来自触发器电路225的经逆变输出的低信号，并输出经逆变的cmpen
信号，这可停用比较器220(例如如果cmpen为低或零，那么compout可输出低或零)。
50.因此，当第一电压与参考电压之间的差满足阈值时，输出电路215可经配置以去活上拉电路210(例如当vary比由参考电压varyref表示的目标或默认电压小30mv时，vperi可与导电线205隔离)。导电线205的放大器可驱动电压vary剩余的差，直到vary达到目标或默认电压为止(例如与相对较高的电压源vperi相比，放大可相对不大可能将导电线205的电压过冲到高于目标电压)。
51.图3说明根据本文所公开的实例的支持用于存储器器件的电压降减轻技术的时序图300的实例。一般来说，时序图300可说明实施如本文参考图2所述的上拉电路和/或输出电路的实例操作。举例来说，时序图300可包含电压轴305和时间轴310。时序图300可示出信号en 315、pdn 320、compen 325和vary 330，其可为参考图2描述的信号的实例。尽管为了图解清晰示出为单独的电压，但每一信号的电压电平可位于时序图300上的任何地方，可为电流信号的实例，或其任何组合。
52.在时间340或接近所述时间，存储器器件可起始操作。举例来说，存储器器件可开始刷新操作，以及存取操作的其它实例。此操作可导致与存储器单元阵列相关联的第一电压的电压降，例如vary 330。如所说明，vary 330可归因于操作的电流需求而开始下降，如本文参考图2所述。
53.存储器器件可在时间340发送启用命令信号脉冲。举例来说，存储器器件可在335处使en 315信号变高，如参考图2所描述。使en 315信号变高可导致pdn 320信号变低，且compen 325信号变高，如参考图2所描述。当pdn 320信号变低时，电压源可经由上拉电路与导电线耦合(例如可激活上拉电路中的晶体管)，这可更改vary 330的电平。举例来说，电平335-a可为不将电压源耦合到导电线的情况下的电压降的实例，且电平335-b可为归因于pdn 320信号变低且将电压源与导电线耦合而发生的电压降的实例。
54.在时间345，输出电路可输出第二信号来去活上拉电路。举例来说，在时间345，输出电路的比较器可确定vary 330与参考电压之间的差满足阈值。输出电路可如参考图2所描述来去活上拉电路(例如导电线可与电压源隔离)。举例来说，输出电路的比较器的输出可致使触发器的时钟输入改变值，从而改变触发器的输出，这可导致pdn 320信号在345时变高，且compen 325在345时变低。在电流需求中的初始尖峰之后，电平335-a恢复到导电线的标称电压电平。电平335-b示出如何使用本文所述的技术和器件，电平335-b比电平335-a更快速地收敛到vary 330的目标或默认电压，且经历较不严重的电压降。因此，存储器器件可减小电压降，同时实施相对较快的操作(例如使用相对较大的电流)，以及其它优点。减小电压降(例如增加电流需求期间的电压电平)和改进响应时间(例如减少恢复到目标电压电平所花费的时间)可致使存储器的组件以较正常的电平操作，且可减少感测裕度在所述操作期间减少的程度。在一些情况下，本文中所描述的技术可用于经历电流需求中的尖峰的任何操作。在一些情况下，这些技术可在自动刷新(aref)操作期间使用。
55.图4说明根据本文所公开的实例的支持用于存储器器件的电压降减轻技术的电路400的实例。电路400说明实施如本文所述的电压降减轻技术的感测组件405的实例。举例来说，感测组件405可为参考图2描述的电路200的实例，且可包含上拉电输出电路或其任何组合的一或多个方面。电路400可更一般化地说明感测组件405如何与存储器阵列的其它组件相关。
56.电路400可说明分布在存储器器件中的多个上拉器件410(例如一或多个上拉电路的晶体管)的实例。举例来说，电路400可说明相等地分布并与感测组件405耦合的4个上拉器件410，但可使用上拉器件410的任何数量的的配置。另外或替代地，电路400可包含一或多个作用中放大器415。上拉器件410、作用中放大器415或其任何组合可上拉导电线的第一电压(例如将一或多个电压施加到vary总线，以在操作期间获得目标或默认电压)，如本文参考图2所述。
57.图5示出根据本文所公开的实例的支持用于存储器器件的电压降减轻技术的存储器器件505的框图500。存储器器件505可为如参考图1到4所描述的存储器器件的方面的实例。存储器器件505可包含第一电压组件510、上拉组件515、输出组件520和启用命令组件525。这些模块中的每一者可直接或间接彼此通信(例如经由一或多个总线)。
58.作为对存储器单元阵列执行操作的一部分，第一电压组件510可将第一电压施加到与存储器单元阵列耦合的导电线。
59.上拉组件515可使用上拉电路，基于施加第一电压，将导电线与电压源耦合。在一些实例中，上拉组件515可基于识别到差满足阈值，在操作完成之前，使用上拉电路，将导电线与电压源隔离。在一些实例中，上拉组件515可在上拉电路处接收一或多个输入，其中将导电线与电压源耦合是基于接收到所述一或多个输入。在一些情况下，所述一或多个输入包含启用上拉电路的第一信号、从输出电路输出的第二信号，或其组合。在一些情况下，上拉电路包含第一晶体管、“与非”门、一或多个反相器，或其任何组合。
60.输出组件520可使用输出电路识别导电线上的第一电压与参考电压之间的差满足阈值。在一些情况下，输出电路包含比较器组件、触发器组件、一或多个反相器、一或多个“与非”门，或其任何组合。
61.作为对存储器单元阵列执行操作的一部分，启用命令组件525可向上拉电路、输出电路或这两者发射启用命令，其中将导电线与电压源耦合是基于启用命令。
62.图6示出说明根据本文所公开的实例的支持用于存储器器件的电压降减轻技术的方法600的流程图。方法600的操作可由如本文中所描述的存储器器件或其组件实施。举例来说，方法600的操作可由如参考图5所描述的存储器器件执行。在一些实例中，存储器控制器可执行一组指令，以控制存储器器件的功能元件，以执行所描述的功能。另外或替代地，存储器器件可使用专用硬件来执行所描述的功能的方面。
63.在605，作为对存储器单元阵列执行操作的一部分，存储器器件可将第一电压施加到与存储器单元阵列耦合的导电线。可根据本文中所描述的方法来执行605的操作。在一些实例中，605的操作的方面可由如参考图5所描述的第一电压组件执行。
64.在610处，存储器器件可使用上拉电路，基于施加第一电压，来将导电线与电压源耦合。可根据本文中所描述的方法来执行610的操作。在一些实例中，610的操作的方面可由如参考图5所描述的上拉组件执行。
65.在615处，存储器器件可使用输出电路来识别导电线上的第一电压与参考电压之间的差满足阈值。可根据本文描述的方法来执行615的操作。在一些实例中，615的操作的方面可由如参考图5所描述的输出组件执行。
66.在620处，存储器器件可使用上拉电路，基于识别到差满足阈值，在操作完成之前，使导电线与电压源隔离。可根据本文中所描述的方法来执行620的操作。在一些实例中，620
的操作的方面可由如参考图5所描述的上拉组件执行。
67.在一些实例中，如本文所描述的装置可执行例如方法600等一或多个方法。所述装置可包含用于进行以下操作的特征、构件或指令(例如存储可由处理器执行的指令的非暂时性计算机可读媒体)：作为对存储器单元阵列执行操作的一部分，将第一电压施加到与存储器单元阵列耦合的导电线；使用上拉电路，基于施加所述第一电压而将导电线与电压源耦合；使用输出电路识别导电线上的第一电压与参考电压之间的差满足阈值；以及使用所述上拉电路，基于识别到差满足阈值，在操作完成之前，将导电线与电压源隔离。
68.在本文中所描述的方法600和装置的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：在上拉电路处接收一或多个输入，其中将导电线与电压源耦合可基于接收到所述一或多个输入。
69.在本文中所描述的方法600和装置的一些实例中，所述一或多个输入包含启用上拉电路的第一信号、从输出电路输出的第二信号，或其组合。
70.本文中所描述的方法600和装置的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：作为对存储器单元阵列执行操作的一部分，向上拉电路、输出电路或这两者发射启用命令，其中将导电线与电压源耦合可基于所述启用命令。
71.在本文中所描述的方法600和装置的一些实例中，输出电路包含比较器组件、触发器组件、一或多个反相器、一或多个“与非”门，或其任何组合。
72.在本文中所描述的方法600和装置的一些实例中，上拉电路包含第一晶体管、“与非”门、一或多个反相器，或其任何组合。
73.应注意，本文中所描述的方法描述可能的实施方案，且操作和步骤可重新排列或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两者或更多者的部分。
74.描述了一种装置。所述装置可包含：存储器单元阵列；导电线，其经配置以传达第一电压，其用于对存储器单元阵列执行操作；上拉电路，其经配置以基于第一信号在其中执行操作的持续时间的至少一部分期间将导电线与电压源耦合，所述第一信号使得能够作为操作的一部分将电流施加到存储器单元阵列；以及输出电路，其经配置以在操作完成之前，输出第二信号以去活所述上拉电路，其中输出所述第二信号是基于所述第一信号以及第一电压与参考电压之间的差。
75.在一些实例中，输出电路可经配置以接收一或多个输入，包含第一信号、第一电压、参考电压或其组合。
76.在一些实例中，输出电路可包含用于进行以下操作的操作、特征、构件或指令：接收第一电压和参考电压；以及基于第一电压与参考电压之间的差满足阈值，输出第三信号，其中输出第二信号可基于输出所述第三信号。
77.在一些实例中，输出电路可包含用于进行以下操作的操作、特征、构件或指令：接收来自比较器的第三信号；以及基于接收到所述第三信号，将第二信号输出到上拉电路。
78.在一些实例中，可基于触发器电路输出第二信号而停用比较器。
79.在一些实例中，触发器电路包含上升沿触发器电路。
80.在一些实例中，输出电路包含一或多个反相器、“与非”门，或其任何组合。
81.在一些实例中，输出电路包含非平衡比较器。
82.在一些实例中，可基于一或多个输入来激活上拉电路，所述输入包含使得能够将电流施加到存储器单元阵列的第一信号和从输出电路输出的第二信号。
83.在一些实例中，上拉电路包含第一晶体管、“与非”门、一或多个反相器，或其任何组合。
84.一些实例可进一步包含：接收第一信号和第二信号；以及将第三信号输出到第一晶体管的栅极，其中所述第一晶体管可经配置以基于第三信号的值，选择性地将导电线与电压源耦合。
85.在一些实例中，第一信号包含启用命令信号。
86.描述了一种装置。所述装置可包含存储器单元阵列、输出电路、上拉电路和控制器，其与存储器单元阵列耦合且经配置以致使所述装置：作为对存储器单元阵列执行操作的一部分，将第一电压施加到与存储器单元阵列耦合的导电线，；使用上拉电路，基于施加第一电压，将导电线与电压源耦合；使用输出电路，识别导电线上的第一电压与参考电压之间的差满足阈值；以及使用上拉电路，基于识别差满足阈值，在操作完成之前，将导电线与电压源隔离。
87.在一些实例中，输出电路包含比较器组件、触发器组件、一或多个反相器、一或多个“与非”门，或其任何组合，且其中上拉电路包含第一晶体管、“与非”门、一或多个反相器，或其任何组合。
88.本文所描述的信息和信号可使用多种不同技术和技法中的任一者来表示。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图可将信号说明为单个信号；然而，所述信号可表示信号总线，其中所述总线可具有多种位宽度。
89.术语“电子通信”、“导电接触”、“连接”和“耦合”可指代支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么认为组件彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接的组件的器件的操作，彼此电子通信(或彼此导电接触或连接或耦合)的组件之间的导电路径可为开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是间接导电路径，其可包含例如开关、晶体管或其它组件的中间组件。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。
90.术语“耦合”指代从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传达，在闭路关系中，信号能够通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件发起允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。
91.术语“隔离”指代信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，那么组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的所述组件在开关断开时彼此隔离。当控制器隔离两个组件时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
92.本文中论述的器件，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底为半导体晶片。在其它实例中，衬底可为绝缘体
上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来执行掺杂。
93.本文所论述的切换组件或晶体管可表示场效应晶体管(fet)，且包括包含源极、漏极和栅极的三端子器件。所述端子可通过例如金属的导电材料连接到其它电子元件。源极和漏极可以是导电的，并且可包括经重掺杂的半导体区，例如简并半导体区。源极和漏极可由轻掺杂的半导体区或沟道间隔开。如果沟道是n型(即，多数载流子是电子)，那么fet可被称作n型fet。如果沟道是p型(即，多数载流子是电穴)，那么fet可被称作p型fet。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型fet或p型fet可导致沟道变得导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“去活”。
94.本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。具体实施方式包含提供对所描述技术的理解的特定细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式示出众所周知的结构和器件以免混淆所描述实例的概念。
95.在附图中，类似组件或特征可具有相同的参考标记。此外，通过遵循虚线和第二标记的参考标记可以区分相同类型的各种组件，这些虚线和第二标记在相似组件当中予以区分。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一者。
96.本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果在由处理器执行的软件中实施，那么所述功能可存储在计算机可读媒体上，或作为一或多个指令或代码经由计算机可读媒体传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，本文中所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。
97.举例来说，结合本文中的公开内容所描述的各种说明性块和模块可与经设计以执行本文中所描述的功能的以下组件一起实施或执行：通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑器件、离散门或晶体管逻辑、离散硬件组件，或其任何组合。通用处理器可为微处理器；但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算器件的组合(例如dsp和微处理器的组合、多个微处理器的组合、与dsp核心结合的一或多个微处理器，或任何其它此类配置)。
98.如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一者”或“中的一或多者”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)a、b或c中的至少一者的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的
情况下，被描述为“基于条件a”的示范性步骤可基于条件a和条件b两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
99.计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可以是可由通用或专用计算机存取的任何可供使用的媒体。作为实例而非限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、光盘(cd)rom或其它光盘存储器件、磁盘存储器件或其它磁性存储器件，或可用以运载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包括cd、激光光盘、光学光盘、数字多功能光盘(dvd)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各项的组合也包含在计算机可读媒体的范围内。
100.提供本文中的描述以使得本领域技术人员能够制作或使用本公开。对本公开的各种修改对所属领域的技术人员来说将是显而易见的，且本文所定义的一般原理可在不脱离本公开的范围的情况下应用于其它变体。因此，本公开不限于本文描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。

技术特征：

1.一种装置，其包括：存储器单元阵列；导电线，其经配置以传达用于对所述存储器单元阵列执行操作的第一电压；上拉电路，其经配置以基于第一信号在其中执行所述操作的持续时间的至少一部分期间，将所述导电线与电压源耦合，所述第一信号使得能够作为所述操作的一部分将电流施加到所述存储器单元阵列；以及输出电路，其经配置以输出第二信号以在所述操作完成之前去活所述上拉电路，其中输出所述第二信号是至少部分地基于所述第一信号以及所述第一电压与参考电压之间的差。2.根据权利要求1所述的装置，其中所述输出电路经配置以接收一或多个输入，包括所述第一信号、所述第一电压、所述参考电压，或其组合。3.根据权利要求1所述的装置，其中所述输出电路包括比较器，其经配置以：接收所述第一电压和所述参考电压；以及至少部分地基于所述第一电压与所述参考电压之间的差满足阈值而输出第三信号，其中输出所述第二信号是至少部分地基于输出所述第三信号。4.根据权利要求3所述的装置，其中所述输出电路包括触发器电路，所述触发器电路经配置以：从所述比较器接收所述第三信号；以及至少部分地基于接收到所述第三信号，将所述第二信号输出到所述上拉电路。5.根据权利要求4所述的装置，其中至少部分地基于所述触发器电路输出所述第二信号而停用所述比较器。6.根据权利要求4所述的装置，其中所述触发器电路包括上升沿触发器电路。7.根据权利要求4所述的装置，其中所述输出电路包括一或多个反相器、“与非”门，或其任何组合。8.根据权利要求1所述的装置，其中所述输出电路包括非平衡比较器。9.根据权利要求1所述的装置，其中至少部分地基于一或多个输入而激活所述上拉电路，所述输入包括使得能够将所述电流施加到所述存储器单元阵列的第一信号以及从所述输出电路输出的所述第二信号。10.根据权利要求1所述的装置，其中所述上拉电路包括第一晶体管、“与非”nand门、一或多个反相器，或其任何组合。11.根据权利要求10所述的装置，其中所述“与非”门经配置以：接收所述第一信号和所述第二信号；以及将第三信号输出到所述第一晶体管的栅极，其中所述第一晶体管经配置以至少部分地基于所述第三信号的值，选择性地将所述导电线与所述电压源耦合。12.根据权利要求1所述的装置，其中所述第一信号包括启用命令信号。13.一种用于存储器器件处的操作的方法，其包括：作为对存储器单元阵列执行操作的一部分，将第一电压施加到与所述存储器单元阵列耦合的导电线；使用上拉电路，至少部分地基于施加所述第一电压，将所述导电线与电压源耦合；
使用输出电路，识别所述导电线上的所述第一电压与参考电压之间的差满足阈值；以及使用所述上拉电路，至少部分地基于识别所述差满足所述阈值，在所述操作完成之前，使所述导电线与所述电压源隔离。14.根据权利要求13所述的方法，其进一步包括：在所述上拉电路处，接收一或多个输入，其中将所述导电线与所述电压源耦合是至少部分地基于接收到所述一或多个输入。15.根据权利要求14所述的方法，其中所述一或多个输入包括启用所述上拉电路的第一信号、从所述输出电路输出的第二信号，或其组合。16.根据权利要求13所述的方法，其进一步包括：作为对所述存储器单元阵列执行所述操作的一部分，向所述上拉电路、所述输出电路或这两者发射启用命令，其中将所述导电线与所述电压源耦合是至少部分地基于所述启用命令。17.根据权利要求13所述的方法，其中所述输出电路包括比较器组件、触发器组件、一或多个反相器、一或多个“与非”nand门，或其任何组合。18.根据权利要求13所述的方法，其中所述上拉电路包括第一晶体管、“与非”nand门、一或多个反相器，或其任何组合。19.一种装置，其包括：存储器单元阵列，输出电路，上拉电路，以及控制器，其与所述存储器单元阵列耦合，且经配置以致使所述装置：作为对所述存储器单元阵列执行操作的一部分，将第一电压施加到与所述存储器单元阵列耦合的导电线；使用所述上拉电路，至少部分地基于施加所述第一电压，将所述导电线与电压源耦合；使用所述输出电路来识别所述导电线上的所述第一电压与参考电压之间的差满足阈值；以及使用所述上拉电路，至少部分地基于识别到所述差满足所述阈值，在所述操作完成之前，使所述导电线与所述电压源隔离。20.根据权利要求19所述的装置，其中：所述输出电路包括比较器组件、触发器组件、一或多个反相器的第一组、一或多个“与非”nand门，或其任何组合；且所述上拉电路包括第一晶体管、“与非”nand门、一或多个反相器的第二组，或其任何组合。

技术总结

本申请案是针对用于存储器装置的电压降减轻技术。一种存储器器件可包含存储器单元阵列、导电线、上拉电路和输出电路。所述导电线可经配置以传达用于对所述存储器单元阵列执行操作的第一电压。所述上拉电路可经配置以基于第一信号在其中执行所述操作的持续时间的至少一部分期间将所述导电线与电压源耦合，所述第一信号使得能够作为所述操作的一部分将电流施加到所述存储器单元阵列。所述输出电路可经配置以输出第二信号，以在所述操作完成之前去活所述上拉电路。输出所述第二信号可基于所述第一信号以及所述第一电压与参考电压之间的差。的差。的差。