存储器件、存储系统及其操作方法与流程

存储器件、存储系统及其操作方法1.相关申请的交叉引用2.本技术要求于2020年11月17日向韩国知识产权局提交的韩国专利申请no.10-2020-0154092的优先权，该申请的公开内容通过全文引用合并于此。

技术领域

：
：3.本发明构思涉及存储器件，更具体地，涉及通过多个步骤执行编程的存储器件、存储系统及其操作方法。

背景技术

：
：：4.随着数据技术的进步，需要对海量数据进行高可靠性存储。为此，正在研究各种编程方法。编程方法的示例中，在多步骤编程操作的方法中，在前半步骤中形成近似阈值电压分布之后，可以在后半步骤中形成分别与多个编程状态对应的多个目标阈值电压分布。在后半步骤中，用于形成多个目标阈值电压分布的粗略验证电压和精细验证电压之间的偏移是相等地设置的，因此编程操作的可靠性可能劣化。技术实现要素：5.根据本发明构思的实施例，提供了一种操作存储器件的方法，该方法包括：执行第一编程操作以形成多个第一阈值电压分布；以及基于偏移信息通过使用粗略验证电压和精细验证电压来执行第二编程操作，以从多个第一阈值电压分布形成分别与多个编程状态对应的多个第二阈值电压分布，其中，偏移信息包括根据第二阈值电压分布的特性而变化的多个偏移。6.根据本发明构思的实施例，提供了一种存储器件，包括：存储单元阵列，包括多个存储单元；以及控制逻辑，控制对多个存储单元的第一编程操作以形成多个第一阈值电压分布，并控制对多个存储单元的第二编程操作以形成分别与多个编程状态对应的多个第二阈值电压分布，其中，控制逻辑通过使用根据第二阈值电压分布的特性而变化的粗略验证电压与精细验证电压之间的多个偏移来控制第二编程操作。7.根据本发明构思的实施例，提供了一种存储器件，包括：存储单元区域，包括第一金属焊盘；周边电路区域，包括第二金属焊盘，其中，周边电路区域在与存储单元区域中的衬底垂直的方向上通过第一金属焊盘和第二金属焊盘连接至存储单元区域；存储单元阵列，包括多个存储单元，多个存储单元在与存储单元区域中的衬底垂直的方向上配置成多个串；以及控制逻辑，在周边电路区域中，控制逻辑控制对多个存储单元的第一编程操作以形成多个第一阈值电压分布，并控制对多个存储单元的第二编程操作以形成分别与多个编程状态对应的多个第二阈值电压分布，并且其中，对于第二阈值电压分布，控制逻辑通过使用粗略验证电压与精细验证电压之间的多个偏移来控制第二编程操作。8.根据本发明构思的实施例，提供了一种存储系统，包括：多个存储器件；以及存储控制器，控制多个存储器件的操作，其中，多个存储器件中的每一个通过响应于来自存储控制器的编程命令执行第一步骤编程操作来形成多个第一阈值电压分布，并且通过使用根据第二阈值电压分布的特性而具有不同偏移的粗略验证电压和精细验证电压执行第二步骤编程操作，来形成分别与多个编程状态对应的多个第二阈值电压分布。附图说明9.根据以下结合附图进行的详细描述，将更清楚地理解本发明构思的实施例，在附图中：10.图1是示出根据本发明构思实施例的存储器件的框图；11.图2a是示出图1的存储单元阵列的图；图2b是图1的存储单元阵列的透视图；图2c是示出图2a的第一存储块的等效电路的图；12.图3是示出根据本发明构思实施例的操作存储器件的方法的流程图；13.图4a、图4b和图4c是示出根据本发明构思实施例的基于存储单元类型的各种编程方法的图；14.图5a和图5b是示出根据本发明构思实施例的存储器件的第一步骤编程操作和第二步骤编程操作的编程方法的图；15.图6a和图6b是示出根据本发明构思的实施例的存储器件的第一步骤编程操作和第二步骤编程操作的图；16.图7a和图7b是示出根据本发明构思实施例的各种编程方法之中根据编程序列的编程方法的图；图7c和图7d是示出根据本发明构思实施例的各种编程方法之中的高速编程(hsp)方法的图；17.图8是示出根据本发明构思实施例的生成和存储偏移信息的方法的流程图；18.图9a和图9b是示出根据本发明构思实施例的偏移信息的表格图；19.图10a、图10b、图10c、图10d、图10e和图10f是示出根据本发明构思实施例的使用偏移的第二步骤编程操作的图；20.图11a、图11b和图11c是示出根据本发明构思实施例的使用偏移的第二步骤编程操作的图；21.图12a是示出根据本发明构思实施例的执行第二步骤编程操作的存储器件的实现示例的框图；图12b是示出图12a的电子熔丝电路的框图；22.图13是示出根据本发明构思实施例的执行第二步骤编程操作的存储器件的另一实现示例的框图；23.图14是示出根据本发明构思实施例的操作存储器件的方法的流程图；24.图15是示出根据本发明构思实施例的操作存储系统的方法的流程图；25.图16是示出在操作s310中存储器件基于编程/擦除(p/e)周期信息来更新偏移信息的操作的流程图；26.图17a和图17b是示出根据存储器件的p/e周期来更新偏移信息的操作的图；27.图18是示出根据本发明构思实施例的存储系统的框图；28.图19是示出根据本发明构思实施例的固态驱动器(ssd)系统的框图；以及29.图20是示出应用于根据本发明构思实施例的存储器件的芯片到芯片(c2c)结构的图。具体实施方式30.在下文中，将参照附图详细描述本发明构思的实施例。在下文中，将参照nand闪存来描述本发明构思的实施例。然而，本发明构思不限于nand闪存。本发明构思可以应用于各种非易失性存储器件，例如电可擦除可编程只读存储器(rom)(eeprom)、nor闪存器件、相变随机存取存储器(ram)(pram)、磁ram(mram)、电阻ram(rram)和铁电ram(fram)。31.图1是示出根据本发明构思实施例的存储器件100的框图。32.参考图1，存储器件100可以包括存储单元阵列110、页缓冲电路120、控制逻辑130、电压发生器140、地址解码器150和数据输入输出电路160。此外，控制逻辑130可以包括根据本发明构思实施例操作的粗略-精细验证控制模块132，如稍后描述的。存储器件100还可以包括与存储操作相关的其他各种功能块。粗略-精细验证控制模块132可以通过硬件逻辑或软件逻辑来实现。此外，粗略-精细验证控制模块132可以包括在存储控制器中。33.存储单元阵列110可以包括以行和列布置在衬底上的多个串(或单元串)。多个串中的每一个可以包括在与衬底垂直的方向上堆叠的多个存储单元。换言之，多个存储单元可以在与衬底垂直的方向上堆叠并且可以配置成三维结构。多个存储单元中的每一个可以具有诸如单电平单元、双电平单元、三电平单元或四电平单元的单元类型。可以根据多个存储单元中的每一个的各种单元类型中的每一个单元类型来灵活地应用本发明构思。34.根据本发明构思的实施例，作为存储单元阵列110的示例，美国专利no.7,679,133、8,553,466、8,654,587和8,559,235以及美国专利公开no.2011/0233648的公开内容描述了具有多个电平的三维存储单元阵列，以及字线wl和/或位线bl在多个电平之间共享，其通过引用整体并入本文。此外，美国专利公开no.2012-0051138和2011-0204420的公开内容通过引用整体并入本文。35.存储单元阵列110的多个存储单元可以连接到字线wl、串选择线ssl、地选择线gsl和位线bl。存储单元阵列110可以通过字线wl、串选择线ssl和地选择线gsl连接到地址解码器150，并且可以通过位线bl连接到页缓冲电路120。36.页缓冲电路120可以临时存储要被编程到存储单元阵列110的数据以及来自存储单元阵列110的读取数据。页缓冲电路120可以包括多个页缓冲器(或多个锁存单元)。例如，多个页缓冲器中的每一个可以包括分别与多条位线bl对应的多个锁存器并且可以以页为单位存储数据。在本发明构思的一些实施例中，页缓冲电路120可以包括读出(sensing)锁存单元，并且读出锁存单元可以包括分别与多条位线bl对应的多个读出锁存器。此外，多个读出锁存器中的每一个可以通过相应的位线连接到读出节点以读出数据。37.控制逻辑130可以控制存储器件100的整体操作，并且例如可以基于从存储控制器接收的命令cmd、地址addr和控制信号ctrl输出各种内部控制信号，用于将数据编程到存储单元阵列110、从存储单元阵列110读取数据或者擦除存储在存储单元阵列110中的数据。38.从控制逻辑130输出的各种内部控制信号可以被提供给页缓冲电路120、电压发生器140和地址解码器150。例如，控制逻辑130可以向电压发生器140提供电压控制信号cs_vol。电压发生器140可以包括一个或多个泵，并且可以基于电压控制信号cs_vol，根据泵操作来生成具有各种电平的电压vwl。另外，控制逻辑130可以向地址解码器150提供行地址x_add，并且可以向页缓冲电路120提供列地址y_add和用于控制页缓冲电路120的页缓冲控制信号pb_cs。在下文中，将描述粗略-精细验证控制模块132的操作。控制逻辑130可以生成符合粗略-精细验证控制模块132的操作的内部控制信号，并且可以将生成的内部控制信号输出到存储器件100的相应功能块。39.控制逻辑130可以响应于编程命令cmd来控制存储器件100的第一步骤编程操作和第二步骤编程操作。第一步骤编程操作可以使存储单元阵列110的多个存储单元形成多个第一阈值电压分布。在执行第二步骤编程操作之前近似地形成的多个第一阈值电压分布可以被称为多个近似阈值电压分布。在第一步骤编程操作之后，第二步骤编程操作可以使多个存储单元形成分别对应于多个编程状态的多个第二阈值电压分布。正确形成以区分编程状态的多个第二阈值电压分布可以被称为多个目标阈值电压分布。例如，由第一步骤编程操作产生的近似阈值电压分布的数量可以不同于或等于由第二步骤编程操作产生的目标阈值电压分布的数量。例如，当近似阈值电压分布的数量为8并且目标阈值电压分布的数量为16时，第一步骤编程操作和第二步骤编程操作可以被称为“8-16”步骤编程操作。在另一示例中，当近似阈值电压分布的数量为16并且目标阈值电压分布的数量为16时，第一步骤编程操作和第二步骤编程操作可以被称为“16-16”步骤编程操作。40.根据本发明构思的实施例，第二步骤编程操作可以包括编程循环、粗略验证操作和精细验证操作。在第二步骤编程操作中，通过粗略验证操作和精细验证操作，存储器件100可以重复编程循环，直到多个存储单元形成多个目标阈值电压分布。例如，在第二步骤编程操作中，在包括在预定阈值电压分布中的存储单元之中，具有不小于粗略验证电压的阈值电压的存储单元通过粗略验证操作，而可以对具有小于粗略验证电压的阈值电压的存储单元重复编程循环。换言之，具有大于粗略验证电压的阈值电压的存储单元通过粗略验证操作，而具有小于粗略验证电压的阈值电压的存储单元失败，因此对失败的存储单元重复编程循环。当包括在预定阈值电压分布中的所有存储单元通过粗略验证操作时，对这些存储单元进行精细验证操作，具有不小于精细验证电压的阈值电压的存储单元通过精细验证操作，而可以对具有小于精细验证电压的阈值电压的存储单元重复编程循环。因此，在第二步骤编程操作中，预定阈值电压分布可以移动到目标阈值电压分布。例如，用于粗略验证操作的粗略验证电压的电平和用于精细验证操作的精细验证电压的电平可以根据要验证的编程状态而变化。41.根据本发明构思的实施例，粗略-精细验证控制模块132可以控制包括在第二步骤编程操作中的粗略验证操作和精细验证操作。如下所述，粗略-精细验证控制模块132的操作可以被称为控制逻辑130的操作。粗略-精细验证控制模块132可以根据目标阈值电压分布的特性，基于包括多个偏移的偏移信息，通过使用粗略验证电压和精细验证电压来控制粗略验证操作和精细验证操作。42.偏移可以是粗略验证电压和精细验证电压之间的差，并且可以指粗略验证电压和精细验证电压之间的电平差，或者使用粗略验证电压的第一发展间隔与使用精细验证电压的第二发展间隔之间的长度差。在第一发展间隔或第二发展间隔中，与连接到页缓冲器电路120中的相应存储单元的位线相对应的读出节点的电压从预定预充电电压发展以验证存储单元的编程状态。43.目标阈值电压分布的特性可以被称为：在阈值电压增加的方向上，从通过第一步骤编程操作形成的多个近似阈值电压分布起，通过第二步骤编程操作的估计的移动距离。例如，目标阈值电压分布可以包括第一目标阈值电压分布和第二目标阈值电压分布，并且在第二目标阈值电压分布中，通过第二步骤编程操作的估计的移动距离可以大于第一目标阈值电压分布中的估计的移动距离。在这种情况下，用于形成第二目标阈值电压分布的粗略验证电压和精细验证电压之间的偏移可以大于用于形成第一目标阈值电压分布的粗略验证电压和精细验证电压之间的偏移。在本发明构思的一些实施例中，目标阈值电压分布的特性可以被称为第二步骤编程操作中的多个目标阈值电压分布的分布速度。例如，在第二步骤编程操作中，第二目标阈值电压分布的分布速度可以大于第一目标阈值电压分布的分布速度。在这种情况下，用于形成第二目标阈值电压分布的粗略验证电压和精细验证电压之间的偏移可以大于用于形成第一目标阈值电压分布的粗略验证电压和精细验证电压之间的偏移。44.根据本发明构思的实施例，粗略-精细验证控制模块132可以参考偏移信息，通过使用具有由目标阈值电压分布预先确定的偏移的粗略验证电压和精细验证电压，来控制粗略验证操作和精细验证操作。根据本发明构思的实施例，偏移信息可以存储在存储单元阵列110的预定区域或存储器件100中包括的电子熔丝电路中。稍后将描述偏移信息的具体实施例。45.此外，根据本发明构思的实施例，偏移信息可以包括分别对应于多个编程方法的偏移。控制逻辑130可以基于从多个编程方法中选择的编程方法来控制第一步骤编程操作和第二步骤编程操作。根据编程数据的位数和存储单元的编程顺序，编程方法可以根据存储单元的单元类型而变化。根据本发明构思的实施例，粗略-精细验证控制模块132可以通过从偏移信息获得与应用于当前的第一步骤编程操作和第二步骤编程操作的编程方法相对应的偏移，来控制粗略验证操作和精细验证操作。根据本发明构思的实施例，可以在批量生产或测试存储器件100的过程中预先生成偏移信息。46.根据本发明构思实施例的存储器件100可以通过在第二步骤编程操作中考虑目标阈值电压分布的特性来执行粗略验证操作和精细验证操作，尽可能多地增加目标阈值电压分布之间的间隔。因此，存储器件100可以保证数据可靠性提高。47.图2a为示出图1的存储单元阵列110的图，图2b为图1的存储单元阵列110的透视图，并且图2c为示出图2a的第一存储块blk1的等效电路的图。48.参照图1和图2a，存储单元阵列110可以包括多个存储块blk1至blkz。多个存储块blk1至blkz中的每一个可以具有三维结构(或竖直结构)。例如，多个存储块blk1至blkz中的每一个可以包括沿第一方向至第三方向延伸的结构。多个存储块blk1至blkz中的每一个可以包括在第二方向上延伸的多个单元串。多个单元串可以在第一方向和第三方向上彼此间隔开。一个存储块的单元串连接到多条位线bl、多条串选择线ssl、多条字线wl、一条地选择线或多条地选择线gsl以及公共源极线。多个存储块blk1至blkz的单元串可以共享多条位线bl。例如，多条位线bl可以在第二方向上延伸，并且可以被多个存储块blk1至blkz共享。49.多个存储块blk1至blkz可以由图1所示的地址解码器150选择。例如，地址解码器150可以在多个存储块blki至blkz之中选择与接收到的地址addr对应的存储块。编程、读取和擦除可以由所选择的存储块执行。此外，根据本发明构思实施例的第一步骤编程操作和第二步骤编程操作可以由所选择的存储块来执行；然而，这仅是示例。例如，本发明构思不限于此，因此，可以以存储子块或预定存储组为单位执行第一步编程操作和第二步编程操作。50.进一步参考图2b，提供衬底111。衬底111可以是第一导电类型阱。在衬底111中，可以提供在第一方向上延伸并且在第二方向上彼此间隔开的多个公共源极区csr。多个公共源极区csr可以共同连接以配置公共源极线。多个公共源极区csr具有与衬底111的第一导电类型不同的第二导电类型。51.在多个公共源极区csr中的两个相邻的公共源极区之间，多个绝缘材料112和112a可以在第三方向(例如，垂直于衬底111)上顺序地设置在衬底111上。多个绝缘材料112和112a可以在第三方向上彼此间隔开。多个绝缘材料112和112a可以在第一方向上延伸。52.在两个相邻的公共源极区之间，可以提供在第一方向上顺序布置且在第二方向上穿过多个绝缘材料112和112a的多个柱体pl。多个柱体pl可以通过多个绝缘材料112和112a接触衬底111。在两个相邻的公共源极区之间，多个柱体pl可以在第一方向上彼此间隔开。多个柱体pl可以在第一方向上并排布置。53.多个柱体pl可以包括多种材料。例如，多个柱体pl可以包括沟道层114和内部材料115。沟道层114可以包括第一导电类型的半导体材料(例如，硅)。沟道层114可以包括具有与衬底111的导电类型相同的导电类型的半导体材料(例如，硅)。沟道层114可以包括不具有导电类型的本征半导体。54.内部材料115可以包括绝缘材料。例如，内部材料115可以包括诸如氧化硅的绝缘材料。例如，内部材料115可以包括气隙。在两个相邻的公共源极区之间，信息存储层116可以设置在多个绝缘材料112和112a以及多个柱体pl的暴露表面上。信息存储层116可以通过捕获或排出电荷来存储信息、。55.在相邻的两个公共源极区之间以及在多个绝缘材料112和112a之间，第一导电材料cm1、第二导电材料cm2、第三导电材料cm3、第四导电材料cm4、第五导电材料cm5、第六导电材料cm6、第七导电材料cm7和第八导电材料cm8设置在信息存储层116的暴露表面上。第一导电材料cm1至第八导电材料cm8可以在第一方向上延伸。在多个公共源极区csr上，第一导电材料cm1至第八导电材料cm8可以被字线切口wl_cut分开。字线切口wl_cut可以暴露多个公共源极区csr。字线切口wl_cut可以在第一方向上延伸。第一导电材料cm1至第八导电材料cm8可以包括金属导电材料。第一导电材料cm1至第八导电材料cm8可以包括诸如多晶硅的非金属导电材料。56.可以去除在多个绝缘材料112和112a的最上部分中的绝缘材料的上表面上设置的信息存储层116。可以去除在多个绝缘材料112和112a的侧表面中的面对多个柱体pl的侧表面上设置的信息存储层116。57.多个漏极320可以设置在多个柱体pl上。多个漏极320可以包括第二导电类型的半导体材料(例如，硅)。例如，多个漏极320可以包括n导电类型的半导体材料(例如，硅)。58.在多个漏极320上，可以提供在第二方向上延伸且在第一方向上彼此间隔开的多条位线bl。多条位线bl连接到多个漏极320。多个漏极320可以通过接触插塞而连接到多条位线bl。第一位线bl1和第二位线bl2(参见图2c，或图2b中的bl)可以包括金属导电材料。第一位线bl1和第二位线bl2可以包括诸如多晶硅的非金属导电材料。第一导电材料cm1至第八导电材料cm8可以具有从衬底111开始的按顺序的第一高度至第八高度。59.多个柱体pl可以与信息存储层116和第一导电材料cm1至第八导电材料cm8一起形成多个串。多个柱体pl中的每一个可以与信息存储层116以及第一导电材料cm1至第八导电材料cm8的相邻导电材料一起配置一个串。在衬底111上，可以按行和列设置多个柱体pl。第八导电材料cm8可以配置行。连接到同一第八导电材料的柱体可以配置一行。多条位线bl可以配置列。连接到同一位线的柱体可以配置一列。多个柱体pl与信息存储层116以及第一导电材料cm1至第八导电材料cm8一起配置按行和列布置的多个串。多个串中的每一个可以包括在与衬底111垂直的方向上堆叠的多个单元晶体管(或存储单元)。60.参照图2c，单元串cs11、cs12、cs21和cs22可以在第一位线bl1和第二位线bl2与公共源极线csl之间。单元串cs11和cs21可以连接在第一位线bl1和公共源极线csl之间。单元串cs12和cs22可以连接在第二位线bl2和公共源极线csl之间。多个公共源极区csr(参考图2b)可以共同连接，并且可以配置公共源极线csl。61.相同高度的存储单元共同连接到一条字线，并且当将电压提供给特定高度的字线时，该电压可以被提供给所有串cs11、cs12、cs21和cs22。不同行中的串可以分别连接到第一串选择线ssl1和第二串选择线ssl2。通过选择或不选择第一串选择线ssl1和第二串选择线ssl2，可以以行为单位选择或不选择串cs11、cs12、cs21和cs22。例如，与未选择的串选择线ssl1或ssl2连接的串cs11和cs12或cs21和cs22可以与第一位线bl1和第二位线bl2电分离。与选择的串选择线ssl2或ssl1连接的串cs21和cs22或cs11和cs12可以电连接到第一位线bl1和bl2。62.串cs11、cs12、cs21和cs22可以以列为单位连接到第一位线bl1和第二位线bl2。串cs11和cs21可以连接到第一位线bl1，并且串cs12和cs22可以连接到第二位线bl2。通过选择或不选择第一位线bl1和bl2，可以以列为单位选择或不选择串cs11、cs12、cs21和cs22。63.第一存储块blk1还可以包括分别连接到多条字线wl1、w2、w3、w4、w5和wl6的多个存储单元mc1、mc2、mc3、mc4、mc5和mc6、连接到地选择线gsl的地选择晶体管gst、和连接到第一串选择线ssl1或第二串选择线ssl2之一的串选择晶体管sst。64.图3是示出根据本发明构思实施例的操作存储器件的方法的流程图。65.参照图3，在操作s100中，存储器件可以对多个存储单元执行第一步骤编程操作。存储器件可以通过第一步骤编程操作来形成多个近似阈值电压分布。在操作s120中，存储器件可以通过使用符合目标阈值电压分布的特性的粗略验证电压和精细验证电压，对多个存储单元执行第二步骤编程操作。例如，目标阈值电压分布包括第一目标阈值电压分布和第二目标阈值电压分布，并且当第一目标阈值电压分布的特性不同于第二目标阈值电压分布的特性时，存储器件可以控制用于形成第一目标阈值电压分布的粗略验证电压和精细验证电压之间的偏移不同于用于形成第二目标阈值电压分布的粗略验证电压和精细验证电压之间的偏移。66.图4a至图4c是示出根据本发明构思实施例的基于存储单元类型的各种编程方法的图。67.参照图4a，根据本发明构思的实施例，当存储单元类型是双电平单元时，存储单元可以形成对应于擦除状态的目标阈值电压(vth)分布e、以及作为执行第一步骤编程操作和第二步骤编程操作的结果而分别对应于第一至第三编程状态的目标阈值电压分布p1至p3。68.参照图4b，根据本发明构思的实施例，当存储单元类型是三电平单元时，存储单元可以形成对应于擦除状态的目标阈值电压(vth)分布e、以及作为执行第一步骤编程操作和第二步骤编程操作的结果而分别对应于第一至第七编程状态的目标阈值电压分布p1至p7。69.参照图4c，根据本发明构思的实施例，当存储单元类型是四电平单元时，存储单元可以形成对应于擦除状态的目标阈值电压(vth)分布e、以及作为执行第一步骤编程操作和第二步骤编程操作的结果而分别对应于第一至第十五编程状态的目标阈值电压分布p1至p15。70.图4a至图4c中所示的实施例仅是示例，因此本发明构思不限于此并且还可以应用于图4a至图4c中未示出的各种存储单元类型。71.图5a和图5b是示出根据本发明构思实施例的存储器件的第一步骤编程操作和第二步骤编程操作的编程方法的图。下文中，为方便起见，省略了对应于擦除状态的阈值电压分布，并且为了便于理解，前提是存储单元类型为三电平单元。本发明构思的实施例不限于此。72.参照图5a，存储器件可以通过对存储单元执行第一步骤编程操作来形成第一近似阈值电压分布p1_1至第四近似阈值电压分布p4_1。在第一步骤编程操作之后，存储器件可以通过对存储单元执行第二步骤编程操作来形成第一目标阈值电压分布p1到第七目标阈值电压分布p7。例如，第一目标阈值电压分布p1和第二目标阈值电压分布p2可以从第一近似阈值电压分布p1_1移动。第三目标阈值电压分布p3和第四目标阈值电压分布p4可以从第二近似阈值电压分布p2_1移动。第五目标阈值电压分布p5和第六目标阈值电压分布p6可以从第三近似阈值电压分布p3_1移动。第七目标阈值电压分布p7可以从第四近似阈值电压分布p4_1移动。73.根据本发明构思的实施例，分别对应于偶数编程状态的第二目标阈值电压分布p2、第四目标阈值电压分布p4和第六目标阈值电压分布p6的特性可以不同于分别对应于奇数编程状态的第一目标特性阈值电压分布p1、第三目标阈值电压分布p3、第五目标阈值电压分布p5和第七目标阈值电压分布p7的特性。例如，第二目标阈值电压分布p2从第一近似阈值电压分布p1_1的移动距离可以大于第一目标阈值电压分布p1从第一近似阈值电压分布p1_1的移动距离。此外，第二目标阈值电压分布p2的分布速度可以大于第一目标阈值电压分布p1的分布速度。移动距离可以是近似阈值电压分布的最小阈值电压或最大阈值电压与目标阈值电压分布的最小阈值电压或最大阈值电压之间的距离。第一近似阈值电压分布p1_1的最小阈值电压可以指第一近似阈值电压分布p1_1的最左侧，并且第一近似阈值电压分布p1_1的最大阈值电压可以指第一近似阈值电压分布p1_1的最右侧。74.根据本发明构思的实施例，存储器件可以控制粗略验证电压和精细验证电压，使得用于形成第二目标阈值电压分布p2、第四目标阈值电压分布p4和第六目标阈值电压分布p6的第一偏移大于用于形成第一目标特性阈值电压分布p1、第三目标阈值电压分布p3、第五目标阈值电压分布p5和第七目标阈值电压分布p7的第二偏移。换言之，考虑到第二目标阈值电压分布p2、第四目标阈值电压分布p4和第六目标阈值电压分布p6的快分布特性或长估计移动距离，存储器件可以通过使用具有第一偏移的粗略验证电压和精细验证电压来形成第二目标阈值电压分布p2、第四目标阈值电压分布p4和第六目标阈值电压分布p6。考虑到第一目标特性阈值电压分布p1、第三目标阈值电压分布p3、第五目标阈值电压分布p5和第七目标阈值电压分布p7的慢分布特性或短估计移动距离，存储器件可以通过使用具有第二偏移的粗略验证电压和精细验证电压来形成第一目标特性阈值电压分布p1、第三目标阈值电压分布p3、第五目标阈值电压分布p5和第七目标阈值电压分布p7。75.参照图5b，存储器件可以通过对存储单元执行第一步骤编程操作来形成第一近似阈值电压分布p1_1至第七近似阈值电压分布p7_1。在第一步骤编程操作之后，存储器件可以通过对存储单元执行第二步骤编程操作来形成第一目标阈值电压分布p1至第七目标阈值电压分布p7。例如，第一目标阈值电压分布p1至第七目标阈值电压分布p7可以从第一近似阈值电压分布p1_1至第七近似阈值电压分布p7_1移动。76.根据本发明构思的实施例，第一目标阈值电压分布p1至第七目标阈值电压分布p7中的一些的特性可以彼此相同，并且第一目标阈值电压分布p1至第七目标阈值电压分布p7中的其他一些的特性可以彼此不同。例如，第一目标阈值电压分布p1和第二目标阈值电压分布p2可以具有相同的特性，而第三目标阈值电压分布p3可以具有与第一目标阈值电压分布p1和第二目标阈值电压分布p2不同的特性。可以考虑彼此不同或相同的第一目标阈值电压分布p1至第七目标阈值电压分布p7的特性来执行第二步骤编程操作。77.图6a和图6b是示出根据本发明构思实施例的存储器件的第一步骤编程操作和第二步骤编程操作的图。在下文中，为了方便起见，仅示出和描述多个目标阈值电压分布中的一些。此外，下文的描述是用于描述本发明构思的示例，并且本发明构思不限于此。图6a对应于参考图5a描述的实施例，并且图6b对应于参考图5b描述的实施例。在下文中，可以省略先前参考图5a和5b给出的描述。78.参照图6a，通过使用具有第一电平的粗略验证电压v_c11和具有第二电平的精细验证电压v_f11执行第二步骤编程操作，存储器件可以从第一近似阈值电压分布p1_1形成第一目标阈值电压分布p1。用于形成第一目标阈值电压分布p1的粗略验证电压v_c11和精细验证电压v_f11之间的偏移os11可以被称为第一偏移。通过使用具有第三电平的粗略验证电压v_c12和具有第四电平的精细验证电压v_f12执行第二步骤编程操作，存储器件可以从第一近似阈值电压分布p1_1形成第二目标阈值电压分布p2。用于形成第二目标阈值电压分布p2的粗略验证电压v_c12和精细验证电压v_f12之间的偏移os12可以被称为第二偏移。根据本发明构思的实施例，第二偏移os12可以大于第一偏移os11，这可以是考虑到在第二步骤编程操作中第二目标阈值电压分布p2具有比第一目标阈值电压分布p1快的分布或长的估计移动距离的特性而获得的结果。这是示例实施例，并且本发明不限于此。例如，根据目标阈值电压分布的特性，第一偏移os11可以大于第二偏移os12。79.通过使用具有第五电平的粗略验证电压v_c21和具有第六电平的精细验证电压vf21执行第二步骤编程操作，存储器件可以从第二近似阈值电压分布p21形成第三目标阈值电压分布p3。用于形成第三目标阈值电压分布p3的粗略验证电压v_c21和精细验证电压v_f21之间的偏移os21可以被称为第三偏移。通过使用具有第七电平的粗略验证电压v_c22和具有第八电平的精细验证电压v_f22执行第二步骤编程操作，存储器件可以从第二近似阈值电压分布p2_1形成第四目标阈值电压分布p4。用于形成第四目标阈值电压分布p4的粗略验证电压v_c22和精细验证电压v_f22之间的偏移os22可以被称为第四偏移。根据本发明构思的实施例，第四偏移os22可以大于第三偏移os21，这可以是考虑到在第二步骤编程操作中第四目标阈值电压分布p4具有比第三目标阈值电压分布p3快的分布或长的估计移动距离的特性而获得的结果。这是示例实施例，并且本发明不限于此。例如，根据目标阈值电压分布的特性，第三偏移os21可以大于第四偏移os22。80.根据本发明构思的实施例，第一偏移os11和第三偏移os21可以彼此相同或相似，并且第二偏移os12和第四偏移os22可以彼此相同或相似。另外，在图6a中示出第一偏移至第四偏移os11、os12、os21和os22对应于粗略验证电压和精细验证电压之间的电平差。然而，本发明构思不限于此，第一偏移至第四偏移os11、os12、os21和os22可以对应于使用粗略验证电压的发展间隔和使用精细验证电压的发展间隔之间的长度差。81.参照图6b，通过使用具有第一电平的粗略验证电压v_c1和具有第二电平的精细验证电压v_f1执行第二步骤编程操作，存储器件可以从第一近似阈值电压分布p1_1形成第一目标阈值电压分布p1。用于形成第一目标阈值电压分布p1的粗略验证电压v_c1和精细验证电压v_f1之间的偏移os1可以被称为第一偏移。通过使用具有第三电平的粗略验证电压v_c2和具有第四电平的精细验证电压v_f2执行第二步骤编程操作，存储器件可以从第二近似阈值电压分布p2_1形成第二目标阈值电压分布p2。用于形成第二目标阈值电压分布p2的粗略验证电压v_c2和精细验证电压v_f2之间的偏移os2可以被称为第二偏移。根据本发明构思的实施例，第二偏移os2可以大于第一偏移os1，这可以是考虑到在第二步骤编程操作中第二目标阈值电压分布p2具有比第一目标阈值电压分布p1快的分布或长的估计移动距离的特性而获得的结果。这是示例实施例，并且本发明不限于此。例如，根据目标阈值电压分布的特性，第一偏移os1可以大于第二偏移os2。82.图7a和图7b是示出根据本发明构思实施例的各种编程方法之中的根据编程顺序的编程方法的图；图7c和图7d是示出根据本发明构思实施例的各种编程方法之中的高速编程(hsp)方法的图。83.参照图7a，存储块blk1可以包括连接到第一串选择线ssl1至第三串选择线ssl3和第一字线wl1至第三字线wl3的多个存储单元mc。根据本发明构思的实施例，当对连接至第一字线wl1至第三字线wl3的多个存储单元mc执行第一步骤编程操作和第二步骤编程操作时，存储器件可以执行根据地址加扰1-＞2-＞3...-＞9的编程序列。存储器件可以按照预定顺序对连接到同一字线的存储单元顺序地执行编程操作。根据本发明构思的实施例，存储器件可以按照连接到第一串选择线ssl1的存储单元、连接到第二串选择线ssl2的存储单元和连接到第三串选择线ssl3的存储单元的顺序，对连接到同一字线的存储单元执行编程操作。84.参照图7b，存储块blk1可以包括连接到第一串选择线ssl1至第三串选择线ssl3和第一字线wl1至第三字线wl3的多个存储单元mc。根据本发明构思的实施例，当基于影子(shadow)编程方法对连接至第一字线wl1至第三字线wl3的多个存储单元mc执行第一步骤编程操作和第二步骤编程操作时，存储器件可以执行根据地址加扰1-＞2-＞3...-＞6的编程序列。85.在下文中，在图7c和图7d中，为了方便起见，在当前的编程操作中，假设所选择的字线是第一字线并且未选择的字线是第二字线。附图标记用于彼此区分字线，并不代表字线的物理位置。86.为方便起见，假设前一页pdp存储在第一字线中。例如，在对第一字线进行编程操作之前，可以对第0字线进行编程操作。在对第0字线进行的编程操作中，第0字线可以是所选择的字线，第一字线可以是未选择的字线，并且对应于第0字线的多个页面中的至少一个(例如，pdp)可以被非选择编程到第一字线。换言之，在开始对第一字线执行编程操作的时间点，在前一非选择编程操作中编程的前一页pdp可以存储在第一字线中。87.参照图7c和图7d，存储器件可以接收与第一字线对应的第一页pd11、第二页pd12和第三页pd13。根据本发明构思的实施例，第一页pd11、第二页pd12和第三页pd13可以存储在存储器件的页缓冲器中。88.存储器件可以将与第一字线对应的第一页pd11、第二页pd12和第三页pd13中的一个(例如，第三页pd13)编程到作为未选择的字线的第二字线。换言之，存储器件可以对第二字线执行非选择编程操作pgm_unsel。89.例如，如图7d所示，存储器件可以对第二字线执行非选择编程操作pgm_unsel，使得连接到第二字线的每个存储单元处于擦除状态e和非选择编程状态p01之一。根据本发明构思的实施例，在非选择编程操作pgm_unsel中，为了验证非选择编程状态p01，可以使用非选择验证电压vf01。当对第二字线执行非选择编程操作pgm_unsel时，对应于第一字线的第三页pd13被存储在第二字线中，并且前一页pdp被存储在第一字线中。90.根据本发明构思的实施例，当对应于所选择的字线的页的数量为n(n是正整数)并且对未选择的字线执行非选择编程操作pgm_unsel时，连接到未选择的字线的存储单元可以形成数量小于2n的阈值电压分布。91.然后，存储器件可以通过对第一字线执行前一页读操作rd_pre来读取前一页pdp。例如，如图7d所示，存储前一页pdp的第一字线的每个存储单元可以处于擦除状态e和非选择编程状态p01中的一个。存储器件可以通过使用读电压vrd01执行前一页读操作rd_pre来读取前一页pdp。92.根据本发明构思的实施例，通过前一页读操作rd_pre读取的前一页pdp可以存储在页缓冲器的特定锁存器中。特定锁存器可以指示其中被编程的页(例如，第三页pd13)存储在未选择的字线中的数据锁存器。换言之，在执行前一页读操作rd_pre之后，存储器件的页缓冲器可以存储对应于第一字线的第一页pd11和第二页pd12、以及对应于另一字线的前一页pdp。93.然后，存储器件可以基于第一页pd11和第二页pd12以及前一页pdp对第一字线执行选择编程操作pgm_sel。例如，如上所述，在执行前一页读操作rd_pre之后，存储器件的页缓冲器可以存储第一页pd11和第二页pd12以及前一页pdp。存储器件可以基于存储在页缓冲器中的第一页pd11和第二页pd12以及前一页pdp对第一字线执行选择编程操作pgm_sel。94.通过执行选择编程操作pgm_sel，第一字线的存储单元中处于擦除状态e的存储单元可以处于擦除状态e和第一编程状态p1至第三编程状态p3之一，并且处于非选择编程状态p01的存储单元可以处于第四编程状态p4到第七编程状态p7之一。在选择编程操作pgm_sel中，为了验证第一编程状态p1到第七编程状态p7，可以使用第一验证电压vf1到第七验证电压vf7。这样的编程操作可以被称为2-8hsp方法，并且可以在作为示例实施例的上述编程操作期间应用本发明构思。本发明构思不限于此，并且还可以应用4-8hsp方法。95.当对第一字线执行选择编程操作pgm_sel时，第一字线可以存储前一页pdp以及对应于第一字线的第一页pd11和第二页pd12，并且第二字线可以存储对应第一字线的第三页pd13。96.因为图7a至图7d的实施例是示例，所以本发明构思不限于此并且还可以应用于sun-who编程方法。97.图8是示出根据本发明构思实施例的生成和存储偏移信息的方法的流程图。例如，存储器件可以连接到外部测试设备，并且可以在外部测试设备的控制下生成偏移信息。在另一示例中，存储器件可以通过内部内置自测(bist)电路生成偏移信息。在下文中，将主要描述由存储器件生成偏移信息的实施例。然而，本发明构思不限于此，可以以各种方法生成根据本发明构思的偏移信息，以包括考虑到存储器件的存储单元的阈值电压分布特性的多个偏移。98.参照图8，在操作s210中，存储器件可以在第k(k是不小于1的整数)编程方法中执行第一步骤编程操作和第二步骤编程操作。在操作s220中，存储器件可以根据分别对应于多个编程状态的多个目标阈值电压分布的第二步骤编程操作来测量移动距离。例如，通过测量从第一步骤编程操作中形成的多个近似阈值电压分布到第二步骤程序操作中的多个目标阈值电压分布的移动距离，存储器件可以确定多个目标阈值电压分布的分布速度。在操作s230中，基于操作s220的测量结果，存储器件可以确定目标阈值电压分布的粗略验证电压和精细验证电压之间的偏移。例如，存储器件可以确定用于形成与第一编程状态对应的第一目标阈值电压分布的粗略验证电压和精细验证电压之间的第一偏移、以及用于形成与第二编程状态对应的第二目标阈值电压分布的粗略验证电压和精细验证电压之间的第二偏移。第一偏移可以不同于第二偏移。在操作s240中，当可支持的编程方法的数量为n(n是不小于1的整数)时，存储器件可以确定“k”是否等于“n”，并且可以检查是否生成与所有可支持的编程方法对应的偏移。当在操作s240中确定“k”不等于“n”时，随后执行操作s250，使得存储器件可以计数到“k”并且随后可以执行操作s210。当在操作s240中确定“k”等于“n”时，存储器件可以在存储器件中的预定区域中存储包括分别对应于多种编程方法的偏移在内的偏移信息。99.图9a和图9b是示出根据本发明构思实施例的偏移信息的表格图。100.参照图9a，作为偏移信息的实现示例的第一表table_1可以包括分别对应于第一编程方法m1至第n编程方法mn的第一偏移数据项os_data1至第n偏移数据项os_datan。在本发明构思的一些实施例中，存储器件可以支持有限数量的编程方法。在这种情况下，存储器件的偏移信息可以仅包括与可支持的编程方法相对应的偏移数据。例如，第一编程方法m1可以对应于单元类型中的四电平单元qlc和′8-16′影子编程方法。另一方面，第一偏移数据项os_data1至第n偏移数据项os_datan中的每一个可以包括应用于多个阈值电压分布的偏移，如图9b中详细描述的。101.参照图9b，作为图9a的第一表table_1的第一偏移数据os_data1的实现示例的第二表table_2可以包括用于形成分别对应第一编程状态至第十五编程状态的第一目标阈值电压分布p1至第十五目标阈值电压分布p15的第一偏移os1至第十五偏移os15。例如，使用具有第一偏移os1的粗略验证电压和精细验证电压，存储器件可以通过执行第二步骤编程操作以形成第一目标阈值电压分布p1。此外，通过使用具有第二偏移os2的粗略验证电压和精细验证电压，存储器件可以执行第二步骤编程操作以形成第二目标阈值电压分布p2。此外，使用具有第十五偏移os15的粗略验证电压和精细验证电压，存储器件可以通过执行第二步骤编程操作以形成第十五目标阈值电压分布p15。102.图10a至图10f是示出根据本发明构思实施例的使用偏移的第二步骤编程操作的图。在图10a至图10f中，基于如下实施例给出描述：通过使用粗略验证电压的发展间隔和使用精细验证电压的发展间隔之间的长度差来实现偏移。以下，基于用于形成第一目标阈值电压分布和第二目标阈值电压分布的第二步骤编程操作进行描述，前提是第二目标阈值电压分布对应于比第一目标阈值电压分布高的编程状态，第二目标阈值电压分布电压分布的分布速度大于第一目标阈值电压分布的分布速度，并且对应于第二目标阈值电压分布的第二偏移大于对应于第一目标阈值电压分布的第一偏移。103.参照图10a，用于形成第一目标阈值电压分布的粗略验证电压v_c1和精细验证电压v_f1的电平可以彼此相同作为第一电平，或彼此相似。用于形成第二目标阈值电压分布的粗略验证电压v_c2和精细验证电压vf2的电平可以彼此相同作为第二电平，或彼此相似。第二电平可以高于第一电平。图10a仅是示例实施例。本发明构思不限于此，并且粗略验证电压v_c1和v_c2以及精细验证电压v_f1和v_f2可以实现为具有符合第二步骤编程操作的各种电平。104.参照图10b，存储器件200可以包括存储单元阵列210和页缓冲电路220。图10b所示的存储单元阵列210和页缓冲电路220可以是图1所示的存储单元阵列110和页缓冲电路120的示例。105.存储单元阵列210可以包括多个串选择晶体管sst1至sstq、多个存储单元mc1q至mcpq以及多个地选择晶体管gst1至gstq。多个存储单元mc1q到mcpq可以连接在多个串选择晶体管sst1到sstq和多个地选择晶体管gst1到gstq之间，并且多个存储单元mc1q到mcpq的控制栅极可以分别连接到多条字线wl1至wlp。106.多个串选择晶体管sst1到sstq的漏极可以分别连接到多条位线bl1到blq，并且多个串选择晶体管sst1到sstq的栅极可以连接到多条串选择线ssl。此外，多个地选择晶体管gst1到gstq的源极可以连接到公共源极线csl，并且多个地选择晶体管gst1到gstq的栅极可以连接到地选择线gsl。一个串选择晶体管sst1、一个地选择晶体管gst1以及连接在串选择晶体管sst1和地选择晶体管gst1之间的多个存储单元mc1q至mcpq可以被称为一个串。107.页缓冲器电路220可以包括分别对应于多条位线bl1至blq的多个页缓冲器221_1至221_q。多个页缓冲器221_1至221_q可以包括多个位线连接单元223_1至223_q、多个预充电单元225_1至225_q以及多个数据锁存单元227_1至227_q。多个预充电单元225_1至225_q可以连接到读出节点sn，并且可以在预充电间隔中响应于预充电控制信号以预定电压对读出节点sn进行预充电。多个数据锁存单元227_1至227_q可以通过感测读出节点sn的电压电平来读取所选择的存储单元的数据，或者可以通过读出节点sn将从外部接收的数据输出到多个位线连接单元223_1至223_q。108.参照图10c，当执行用于形成第一目标阈值电压分布的粗略验证操作时，存储器件200可以在第一时间t1a和第二时间t2a之间的预充电间隔t1_1a中以预定电压vpre对读出节点sn进行预充电。然后，在第二时间t2a和第三时间t3a之间的第一发展间隔t1v2a中，将粗略验证电压v_c1施加到多条字线wl1到wlp，使得在所选择的存储单元的阈值电压大于粗略验证电压v_c1时读出节点sn的电压可以保持，以及在所选择的存储单元的阈值电压小于粗略验证电压v_c1时读出节点sn的电压可以降低。在第一发展间隔t1_2a之后，当读出节点sn的电压不小于参考电压vref时，所选择的存储单元通过粗略验证操作，而当读出节点sn的电压小于参考电压vref时，粗略验证操作失败。换言之，当读出节点sn的电压大于参考电压vref时，所选择的存储单元通过粗略验证操作，而当读出节点sn的电压小于参考电压vref时，所选择的存储器单元的粗略验证失败，使得可以对所选择的存储单元重复执行编程循环。例如，所选择的存储单元在第一种情况下可通过粗略验证操作，而在第二种情况下粗略验证操作失败，从而导致重复编程循环。109.参照图10d，当执行用于形成第一目标阈值电压分布的精细验证操作时，存储器件200可以在第四时间t1b和第五时间t2b之间的预充电间隔t1_1b中以预定电压vpre对读出节点sn进行预充电。然后，在第五时间t2b和第六时间t3b之间的第二发展间隔t2_1b中，将精细验证电压v_f1施加到多条字线wl1到wlp，使得在所选择的存储单元的阈值电压大于精细验证电压v_f1时读出节点sn的电压可以保持，以及在所选择的存储单元的阈值电压小于精细验证电压v_f1时读出节点sn的电压可以降低。在第二发展间隔t1_2b之后，当读出节点sn的电压不小于参考电压vref时，所选择的存储单元通过精细验证操作，而当读出节点sn的电压小于参考电压vref时，精细验证操作失败，使得可以对所选择的存储单元重复执行编程循环。例如，所选择的存储单元在第一种情况下可通过精细验证操作，而在第二种情况下精细验证操作失败。根据本发明构思的实施例，用于形成第一目标阈值电压分布的第一发展间隔t1_2a和第二发展间隔t1_2b之间可以存在第一长度差tdiff1。110.参照图10e，当执行用于形成第二目标阈值电压分布的粗略验证操作时，在第七时间t1c和第八时间t2c之间的预充电间隔t2_1a中，存储器件200可以以预定电压vpre对读出节点sn进行预充电。然后，在第八时间t2c与第九时间t3c之间的第一发展间隔t2_2a中，将粗略验证电压v_c2施加到多条字线wl1至wlp，使得当所选择的存储单元的阈值电压大于粗略验证电压v_c2时读出节点sn的电压可以保持，以及当所选择的存储单元的阈值电压小于粗略验证电压v_c2时读出节点sn的电压可以降低。在第一发展间隔t2_2a之后，当读出节点sn的电压不小于参考电压vref时，所选择的存储单元通过粗略验证操作，而当读出节点sn的电压小于参考电压vref时，粗略验证操作失败，使得可以对所选择的存储单元重复执行编程循环。例如，与图10c不同，所选择的存储单元在第一种情况下可通过粗略验证操作，而在第二种情况下粗略验证操作失败。111.参照图10f，当执行用于形成第二目标阈值电压分布的精细验证操作时，存储器件200可以在第十时间t1d和第十一时间t2d之间的预充电间隔t2_1b中以预定电压vpre对读出节点sn进行预充电。然后，在第十一时间t2d与第十二时间t3b之间的第二发展间隔t2_2b中，将精细验证电压v_f2施加到多条字线wl1至wlp，使得当所选择的存储单元的阈值电压大于精细验证电压v_f2时读出节点sn的电压可以保持，以及当所选择的存储单元的阈值电压小于精细验证电压v_f2时可以降低。在第二发展间隔t2_2b之后，当读出节点sn的电压不小于参考电压vref时，所选择的存储单元通过精细验证操作，而当读出节点sn的电压小于参考电压vref时，精细验证操作失败，使得可以对所选择的存储单元重复执行编程循环。例如，所选择的存储单元在第一种情况下可通过精细验证操作，而在第二种情况下精细验证操作失败。根据本发明构思的实施例，用于形成第二目标阈值电压分布的第一发展间隔t2_2a和第二发展间隔t2_2b之间可以存在第二长度差tdiff2。112.根据本发明构思的实施例，第二长度差tdiff2可以大于第一长度差tdiffl。换言之，考虑到第二目标阈值电压分布比第一目标阈值电压分布快，存储器件可以使使用粗略验证电压v_c2的第一发展间隔t2_2a比使用粗略验证电压v_c1的第一发展间隔t1_2a短。因此，当考虑到第二目标阈值电压分布的特性来形成第二目标阈值电压分布时，存储器件可以增大通过粗略验证操作的存储单元的数量。113.根据本发明构思的实施例的存储器件可以考虑到目标阈值电压分布的特性来控制通过粗略验证操作的存储单元的数量，并且因此可以通过形成最优目标阈值电压分布来改善存储器件的数据可靠性和性能。114.图11a至图11c是示出根据本发明构思的实施例的使用偏移的第二步骤编程操作的图。在图11a至图11c中，基于通过粗略验证电压和精细验证电压之间的电平差来实现偏移的实施例给出描述。以下，基于用于形成第一目标阈值电压分布和第二目标阈值电压分布的第二步骤编程操作进行描述，前提是第二目标阈值电压分布对应于比第一目标阈值电压分布高的编程状态，第二目标阈值电压分布的分布速度大于第一目标阈值电压分布的分布速度，并且对应于第二目标阈值电压分布的第二偏移大于对应于第一目标阈值电压分布的第一偏移。115.参照图11a，用于形成第一目标阈值电压分布的粗略验证电压v_c1处于第一电平，并且精细验证电压v_f1可以处于第二电平。第二电平可以大于第一电平。粗略验证电压v_c1和精细验证电压v_f1之间的电平差可以对应于第一电平差ldiff1。用于形成第二目标阈值电压分布的粗略验证电压v_c2可以处于第三电平，并且精细验证电压v_f2可以处于第四电平。第四电平可以大于第三电平。粗略验证电压v_c2和精细验证电压v_f2之间的电平差可以对应于第二电平差ldiff2。第二电平差ldiff2可以大于第一电平差ldiff1。图11a是示例实施例。本发明构思不限于此，并且粗略验证电压v_c1和v_c2以及精细验证电压v_f1和v_f2可以实现为具有符合第二步骤编程操作的各种电平。116.参考图10b和图11b，当执行用于形成第一目标阈值电压分布的粗略验证操作时，存储器件200可以在第一时间t1e和第二时间t2e之间的预充电间隔t1a中以预定电压vpre对读出节点sn进行预充电。然后，在第二时间t2e和第三时间t3e之间的第一发展间隔t2a中，可以将粗略验证电压v_c1施加到多条字线wl1到wlp。117.参考图10b和图11c，当执行用于形成第一目标阈值电压分布的精细验证操作时，存储器件200可以在第四时间t1f和第五时间t2f之间的预充电间隔t1b中以预定电压vpre对读出节点sn进行预充电。然后，在第五时间t2f和第六时间t3f之间的第二发展间隔t2b中，可以将精细验证电压v_f1施加到多条字线wl1到wlp。根据本发明构思的实施例，用于形成第一目标阈值电压分布的第一发展间隔t2a和第二发展间隔t2b之间可以存在预定长度差tdiff，并且用于形成第二目标阈值电压分布的第一发展间隔和第二发展间隔之间的长度差可以对应于该预定长度差tdiff。换言之，用于形成第一目标阈值电压分布的第一发展间隔t2a与第二发展间隔t2b之间的预定长度差tdiff、以及用于形成第二目标阈值电压分布的第一发展间隔与第二发展间隔之间的长度差tdiff可以相同。118.另一方面，在本发明构思的一些实施例中，存储器件可以控制粗略验证电压和精细验证电压之间的电平差、以及使用粗略验证电压的第一发展间隔和使用精细验证电压的第二发展间隔之间的长度差，以根据目标阈值电压分布而变化。换句话说，参考图10a到图10f描述的实施例可以与参考图11a到图11c描述的实施例组合，从而可以通过存储器件来实现该组合。119.图12a是示出根据本发明构思实施例的执行第二步骤编程操作的存储器件200a的实现示例的框图，并且图12b是示出图12a的电子熔丝电路260a的框图。在下文中，为了方便起见，可以省略先前参考图1对重叠元件给出的描述。图12a的存储器件200a可以执行参照图10a至10f描述的操作。120.参照图12a，与图1的存储器件100相比，存储器件200a还可以包括电子熔丝电路260a。电子熔丝电路260a可以包括第一熔丝单元区域262a_1至第n熔丝单元区域262a_n。在第一熔丝单元区域262a_1至第n熔丝单元区域262a_n中的每一个中，可以存储符合相应编程方法的偏移信息。例如，在第一熔丝单元区域262a_1中，可以存储符合第一编程方法的偏移信息。根据存储器件200a可支持的编程方法的数量，电子熔丝电路260a中包括的熔丝单元区域的数量可以变化。121.根据本发明构思的实施例，粗略-精细验证控制模块232a可以基于应用于第二步骤编程操作的编程方法生成熔丝地址f_add，并且可以将熔丝地址f_add提供给电子熔丝电路260a。第一熔丝单元区域262a_1至第n熔丝单元区域262a_n中的一个可以响应于熔丝地址f_add而被激活，并且可以生成用于控制第二步骤编程操作的发展间隔的发展控制信号dt_cs。电子熔丝电路260a可以向页缓冲电路220a提供发展控制信号dt_cs，并且可以控制读出节点的连接，使得粗略验证间隔和精细验证间隔之间的长度差根据目标阈值电压分布的特性而变化。此外，控制逻辑230a可以提供电压控制信号cs_vol_a给电压发生器240a，使得电压发生器240a生成符合使用电子熔丝电路260a的粗略验证操作和精细验证操作的粗略验证电压v_c和精细验证电压v_f。在下文中，在图12b中，假设对应于第一熔丝单元区域262a_1的编程方法是四电平单元，对包括在电子熔丝电路260a中的第一熔丝单元区域262a_1进行详细描述。122.参照图12b，电子熔丝电路260a可以包括控制电路264a和第一熔丝单元区域262a_1。第一熔丝单元区域262a_1可以包括第一熔丝单元262a_11至第十五熔丝单元262a_115。在第一熔丝单元262a_11至第十五熔丝单元262a_115中，可以分别存储用于形成第一目标阈值电压分布至第十五目标阈值电压分布的偏移。例如，用于形成第一目标阈值电压分布的第一偏移可以存储在第一熔丝单元262a_11中，并且用于形成第二目标阈值电压分布的第二偏移可以存储在第二熔丝单元262a_12中。控制电路264a可以响应于熔丝地址f_add生成用于选择性地激活第一熔丝单元262a_11至第十五熔丝单元262a_15中的一个的使能信号en。当第一熔丝单元262a_11至第十五熔丝单元262a_15被激活时，第一熔丝单元262a_11至第十五熔丝单元262a_15可以分别输出第一发展控制信号dt_cs1至第十五发展控制信号dt_cs15。123.使用图12a和图12b所示的电子熔丝电路260a来控制发展间隔仅是示例。本发明构思不限于此，用于控制发展间隔的各种实施例可以应用于存储器件200a。124.图13是示出根据本发明构思实施例的执行第二步骤编程操作的存储器件200b的另一实现示例的框图。在下文中，为了方便起见，可以省略先前参考图1对重复元件给出的描述。图13的存储器件200b可以执行参照图11a至图11c描述的操作。125.参照图13，存储单元阵列210b可以包括冗余单元区域212b。在冗余单元区域212b中，可以存储根据本发明构思的实施例的偏移信息。控制逻辑230b可以通过页缓冲电路220b从冗余单元区域212b接收偏移信息os_i。控制逻辑230b可以基于偏移信息os_i生成电压控制信号cs_vol_b。电压发生器240b可以响应于电压控制信号cs_vol_b，生成具有根据目标阈值电压分布的特性的电平差的粗略验证电压v_c和精细验证电压v_f。图13还示出了粗略-精细验证控制模块232b和地址解码器250b。126.图14是示出根据本发明构思实施例的操作存储器件的方法的流程图。127.参照图14，在操作s200中，存储器件可以执行第一步骤编程操作。在操作s220中，通过考虑到存储器件的操作条件，存储器件可以通过使用符合目标阈值电压分布的特性的粗略验证电压和精细验证电压来执行第二步骤编程操作。存储器件的操作条件可以包括存储器件当前执行存储操作所处于的温度条件、干扰条件、噪声条件和编程/擦除(p/e)周期条件。存储单元特性可以根据存储器件的操作条件而改变，从而上述目标阈值电压分布的特性可以改变。根据本发明构思的实施例，存储器件基于其操作条件更新偏移信息以适应当前目标阈值电压分布的特性变化，并且可以基于更新的偏移信息执行第二步骤编程操作。128.图15是示出根据本发明构思实施例的操作存储系统的方法的流程图。129.参照图15，存储系统可以包括存储控制器310和存储器件320。存储控制器310可以周期性地或非周期性地监视存储器件320的操作条件，可以基于监视结果生成操作条件信息，并且可以更新操作条件信息。在操作s300中，存储控制器310可以将操作条件信息发送给存储器件320。在操作s310中，存储器件320可以基于操作条件信息更新偏移信息。在操作s320中，存储控制器310可以向存储器件320发送编程命令。在操作s330中，存储器件320可以响应于编程命令使用更新的偏移信息来执行包括第一步骤编程操作和第二步骤编程操作的编程操作。130.图16是示出在图15的操作s310中存储器件基于p/e周期信息来更新偏移信息的操作的流程图。图17a和图17b是示出根据存储器件的p/e周期来更新偏移信息的操作的图。131.参照图16，在操作s311中，存储器件可以从存储控制器接收表示其p/e周期的p/e周期信息。在本发明构思的一些实施例中，存储器件可以直接管理p/e周期信息。此时，可以读取存储器件中存储的p/e周期信息。在操作s312中，存储器件可以确定p/e周期是否超过阈值。当在操作s312中确定p/e周期没有超过阈值时，可以随后执行操作s311。当在操作s312中确定p/e周期超过阈值时，可以随后执行操作s313，使得存储器件可以更新偏移信息。132.参考图17a，当存储器件达到第一p/e周期p/ecycle1时，存储器件的存储单元可以具有第一阈值电压分布d1，以及当存储器件达到第二p/e周期p/ecycle2时，存储器件的存储单元可以具有第二阈值电压分布d2。如图17a所示，随着p/e周期的增加，存储器件的存储单元的单元速度会增加；然而，这仅是示例。在本发明构思的一些实施例中，随着p/e周期增加，存储器件的存储单元的单元速度可以降低。133.参考图17b，假设在第一p/e周期p/ecycle1的条件下，可以使用用于从第一近似阈值电压分布p1_1形成第一目标阈值电压分布p1的粗略验证电压v_c11与精细验证电压v_f11之间的第一偏移os11、以及用于从图6a中的第一近似阈值电压分布p1_1形成第二目标阈值电压分布p2的粗略验证电压v_c12与精细验证电压v_n2之间的第二偏移os12。在第二p/e周期p/ecycle2的条件下，存储器件更新第一偏移os11和第二偏移os12以大于先前的偏移，并且可以通过使用更新的第一偏移os11′和第二偏移os12’来形成第一目标阈值电压分布p1和第二目标阈值电压分布p2。图17b仅是示例实施例。本发明构思不限于此并且可以以各种方法更新偏移。如上所述，存储器件可以通过根据存储单元的特性变化更新偏移信息，在编程操作期间形成最佳目标阈值电压分布。134.图18是示出根据本发明构思实施例的存储系统400的框图。在下文中，可以省略先前参考图1对重复元件给出的描述。135.参照图18，存储系统400可以包括存储控制器410和存储器件420。存储控制器410可以响应于来自主机的读/写请求，控制存储器件420读取在存储器件420中存储的数据项或将数据写入到存储器件420。例如，存储控制器410可以通过向存储器件420提供命令cmd、地址add和控制信号ctrl来控制对存储器件420的编程或写操作、读操作和擦除操作。此外，可以在存储控制器410和存储器件420之间发送和接收要写入的数据data和读取的数据data。存储器件420可以包括存储单元阵列421和控制逻辑423。136.根据本发明构思的实施例，存储控制器410可以包括粗略-精细验证控制模块412，并且粗略-精细验证控制模块412可以通过考虑目标阈值电压分布的特性来控制存储器件420的第二步骤编程操作。参考图1至图17b描述的本发明构思的实施例可以应用于粗略-精细验证控制模块412。137.图19是示出根据本发明构思实施例的固态驱动器(ssd)系统430的框图。138.参考图19，ssd系统430可以包括主机431和ssd432。ssd432可以通过信号连接器向主机431发送信号和从主机431接收信号，并且可以通过电源连接器接收电力。ssd432可包括ssd控制器433、辅助电源434和第一存储器件435_1至第s存储器件435_s。参考图1至图18描述的实施例可以应用于第一存储器件435_1至第s存储器件435_s。第一存储器件435_1至第s存储器件435_s可以分别存储第一偏移信息项os_info.1至第s偏移信息项os_info.s。第一存储器件435_1至第s存储器件435_s可以通过使用第一偏移信息项os_info.1至第s偏移信息项os_info.s来执行第二步骤编程操作。主机431和ssd432可以通过信号线sgl相互通信，并且主机431可以通过电源线pwr向ssd供电。第一存储器件435_1至第s存储器件435_s可以经由多个通道ch1到chs耦合到ssd控制器433。图20是示出应用于根据本发明构思的示例性实施例的存储器件1000的芯片到芯片(c2c)结构的图。存储器件1000是图1的存储器件100的实现。139.参照图20，存储器件1000可以具有芯片到芯片(c2c)结构。在c2c结构中，在第一晶片上制造包括单元区域cell的上芯片并在不同于第一晶片的第二晶片上制造包括周边电路区域peri的下芯片之后，将上芯片和下芯片以接合方法彼此连接。例如，在接合方法中，将形成在上芯片的最上金属层中的接合金属与形成在下芯片的最上金属层中的接合金属电连接。例如，当接合金属包括铜(cu)时，接合方法可以是cu-cu接合方法，并且接合金属可以包括铝(al)或钨(w)。140.存储器件1000的周边电路区域peri和单元区域cell中的每一个可以包括外部焊盘接合区域pa、字线接合区域wlba和位线接合区域blba。141.周边电路区域peri可以包括第一衬底510、层间绝缘层515、形成在第一衬底510上的多个电路元件520a、520b和520c、分别连接到多个电路元件520a、520b和520c的第一金属层530a、530b和530c、以及形成在第一金属层530a、530b和530c上的第二金属层540a、540b和540c。在本发明构思的实施例中，第一金属层530a、530b和530c可以包括具有高电阻的w，并且第二金属层540a、540b和540c可以包括具有低电阻的cu。142.在图20中，仅示出和描述了第一金属层530a、530b和530c以及第二金属层540a、540b和540c。然而，本发明构思不限于此，并且至少一个金属层可以进一步形成在第二金属层540a、540b和540c上。形成在第二金属层540a、540b和540c上的至少一个金属层的至少一部分可以包括电阻比第二金属层540a、540b和540c所包括的cu低的a1。143.层间绝缘层515可以布置在第一衬底510上以覆盖多个电路元件520a、520b和520c、第一金属层530a、530b和530c以及第二金属层540a、540b和540c，并且可以包括绝缘材料，例如氧化硅或氮化硅。144.下接合金属571b和572b可以形成在字线接合区域wlba的第二金属层540b上。在字线接合区域wlba中，周边电路区域peri的下接合金属571b和572b可以以接合方法电连接到单元区域cell的上接合金属671b和672b，并且下接合金属571b和572b以及上接合金属671b和672b可以包括al、cu或w。145.单元区域cell可以提供至少一个存储块。单元区域cell可以包括第二衬底610和公共源极线620。多条字线631、632、633、634、635、636、637和638(630)可以在与第二衬底610的上表面垂直的方向(z轴方向)上堆叠在第二衬底610上。串选择线可以布置在多条字线631至638上，地选择线可以布置在多条字线631至638下方，并且多条字线631至638可以布置在串选择线和地选择线之间。146.在位线接合区域blba中，沟道结构ch可以在与第二衬底610的上表面垂直的方向上延伸，并且可以穿过多条字线631至638、串选择线和地选择线。沟道结构ch可以包括数据存储层、沟道层和掩埋绝缘层，并且沟道层可以电连接到第一金属层650c和第二金属层660c。例如，第一金属层650c可以是位线接触部，并且第二金属层660c可以是位线。在本发明构思的实施例中，第二金属层660c可以在与第二衬底610的上表面平行的第一方向(y方向)上延伸。147.在图20所示的实施例中，其中布置有沟道结构ch和第二金属层660c的区域可以被称为位线接合区域blba。位线接合区域blba中的第二金属层660c可以电连接到在周边电路区域peri中的页缓冲器693中包括的电路元件520c。例如，第二金属层660c可以连接到周边电路区域peri中的上接合金属671c和672c，并且上接合金属671c和672c可以连接到与页缓冲器693的电路元件520c连接的下接合金属571c和572c。148.在字线接合区域wlba中，多条字线631至637可以沿与第二衬底610的上表面平行的第二方向(x轴方向)延伸，并且可以连接到多个单元接触插塞641、642、643、644、645、646和647(640)。多条字线631至637可以以焊盘连接到多个单元接触插塞641至647，其中多条字线631至637中的至少一些以不同长度延伸。第一金属层650b和第二金属层660b可以顺序地连接到与多条字线631到637连接的多个单元接触插塞641到647上。在字线接合区域wlba中，多个单元接触插塞641至647可以通过单元区域cell的上接合金属671b和672b以及周边电路区域peri的下接合金属571b和572b连接到周边电路区域peri。149.多个单元接触插塞641至647可以电连接到在周边电路区域peri中的行解码器694中包括的电路元件520b。在本发明构思的实施例中，在行解码器694中包括的电路元件520b的操作电压可以不同于在页缓冲器693中包括的电路元件520c的操作电压。例如，在页缓冲器693中包括的电路元件520c的操作电压可以大于在行解码器694中包括的电路元件520b的操作电压。150.在外部焊盘接合区域pa中，可以布置公共源极线接触插塞680。公共源极线接触插塞680可以包括诸如金属、金属化合物或多晶硅之类的导电材料，并且可以电连接到公共源极线620。在公共源极线接触插塞680上，可以顺序地堆叠第一金属层650a和第二金属层660a。例如，其中布置有公共源极线接触插塞680、第一金属层650a和第二金属层660a的区域可以被称为外部焊盘接合区域pa。151.此外，第一输入输出焊盘505和第二输入输出焊盘605可以布置在外部焊盘接合区域pa中。覆盖第一衬底510的下表面的下绝缘层501可以形成在第一衬底510下方，并且第一输入输出焊盘505可以形成在下绝缘层501上。第一输入输出焊盘505可以通过第一输入输出接触插塞503连接到布置在周边电路区域peri中的多个电路元件520a、520b和520c中的至少一个，并且可以通过下绝缘层501与第一衬底510分离。此外，在第一输入输出接触插塞503和第一衬底510之间，可以设置侧绝缘层以将第一输入输出接触插塞503与第一衬底510电隔离。152.可以在第二衬底610上形成覆盖第二衬底610的上表面的上绝缘层601，并且可以在上绝缘层601上布置第二输入输出焊盘605。第二输入输出焊盘605可以通过第二输入输出接触插塞603连接到布置在周边电路区域peri中的多个电路元件520a、520b和520c中的至少一个。153.根据本发明构思的实施例，在布置有第二输入输出接触插塞603的区域中，可以不布置第二衬底610和公共源极线620。此外，第二输入输出焊盘605可以在第三方向(z轴方向)上不与多条字线631至638重叠。多条字线631至638可以在与第二衬底610的上表面垂直的方向上与第二衬底610分离开，并且可以通过单元区域cell的层间绝缘层615连接到第二输入输出焊盘605。154.根据本发明构思的实施例，可以选择性地形成第一输入输出焊盘505和第二输入输出焊盘605。例如，存储器件1000可以仅包括布置在第一衬底501上的第一输入输出焊盘505、或布置在第二衬底601上的第二输入输出焊盘605。替代地，存储器件1000可以包括第一输入输出焊盘505和第二输入输出焊盘605两者。155.在分别包括在单元区域cell和周边电路区域peri中的外部焊盘接合区域pa和位线接合区域blba中，提供最上金属层的金属图案作为虚设图案，或者最上金属层可以是空的。156.在存储器件1000的外部焊盘接合区域pa中，为了对应于形成在单元区域cell的最上金属层中的上金属图案672a，与单元区域cell的上金属图案672a形式相同的下金属图案573a可以形成在周边电路区域peri的最上金属层中。在周边电路区域peri的最上金属层中形成的下金属图案573a可以不连接到周边电路区域peri中的附加接触部。类似地，在外部焊盘接合区域pa中，为了对应于形成在周边电路区域peri的最上金属层中的下金属图案，与周边电路区域peri的下金属图案形式相同的上金属图案可以形成在单元区域cell的上金属层中。157.在字线接合区域wlba的第二金属层540b上，可以形成下接合金属571b和572b。在字线接合区域wlba中，周边电路区域peri的下接合金属571b和572b可以电连接到单元区域cell的上接合金属671b和672b。158.此外，在位线接合区域blba中，为了对应于形成在周边电路区域peri的最上金属层中的下金属图案552，与周边电路区域peri的下金属图案552形式相同的上金属图案692可以形成在单元区域cell的最上金属层中。在单元区域cell的最上金属层中形成的上金属图案692上，可以不形成接触部。159.尽管已经参照本发明构思的实施例具体示出并描述了本发明构思，但是将会理解，在不脱离所附权利要求书的精神和范围的情况下，可以在其中进行形式和细节上的各种变化。当前第1页12当前第1页12

技术特征：

1.一种操作存储器件的方法，所述方法包括：执行第一编程操作以形成多个第一阈值电压分布；以及基于偏移信息，通过使用粗略验证电压和精细验证电压来执行第二编程操作，以从所述多个第一阈值电压分布形成分别对应于多个编程状态的多个第二阈值电压分布，其中，所述偏移信息包括根据第二阈值电压分布的特性而变化的多个偏移。2.根据权利要求1所述的方法，其中，所述第二阈值电压分布的特性与在所述第二编程操作中分别对应于所述多个第二阈值电压分布的、从所述多个第一阈值电压分布的估计阈值电压增加有关。3.根据权利要求1所述的方法，其中，所述多个偏移与电平差和长度差中的至少一个有关，所述电平差是所述粗略验证电压与所述精细验证电压之间的电平差，所述长度差是使用所述粗略验证电压的第一发展间隔与使用所述精细验证电压的第二发展间隔之间的长度差。4.根据权利要求1所述的方法，其中，所述多个编程状态包括第一编程状态和第二编程状态，其中，所述多个第二阈值电压分布包括与所述第一编程状态对应的第一目标阈值电压分布和与所述第二编程状态对应的第二目标阈值电压分布，其中，所述多个偏移包括用于形成所述第一目标阈值电压分布的所述粗略验证电压与所述精细验证电压之间的第一偏移、以及用于形成所述第二目标阈值电压分布的所述粗略验证电压与所述精细验证电压之间的第二偏移；并且其中，所述第一偏移不同于所述第二偏移。5.根据权利要求4所述的方法，其中，在所述第二编程操作中，所述第二目标阈值电压分布的阈值电压增加大于所述第一目标阈值电压分布的阈值电压增加，并且其中，所述第二偏移大于所述第一偏移。6.根据权利要求5所述的方法，其中，所述第一偏移包括用于形成所述第一目标阈值电压分布的所述粗略验证电压与所述精细验证电压之间的第一电平差，其中，所述第二偏移包括用于形成所述第二目标阈值电压分布的所述粗略验证电压与所述精细验证电压之间的第二电平差，并且其中，所述第二电平差大于所述第一电平差。7.根据权利要求5所述的方法，其中，所述第一偏移包括用于形成所述第一目标阈值电压分布的所述粗略验证电压与所述精细验证电压的发展间隔之间的第一长度差，其中，所述第二偏移包括用于形成所述第二目标阈值电压分布的所述粗略验证电压与所述精细验证电压的发展间隔之间的第二长度差，并且其中，所述第二长度差大于所述第一长度差。8.根据权利要求1所述的方法，其中，所述第一阈值电压分布的数量小于第二阈值电压分布的数量。9.根据权利要求1所述的方法，其中，所述存储器件包括多个存储单元，所述多个存储单元要被执行所述第一编程操作和所述第二编程操作，并且其中，所述多个存储单元中的每一个对应于双电平单元、三电平单元和四电平单元中的至少一个。
10.根据权利要求1所述的方法，其中，所述第一编程操作和所述第二编程操作基于影子编程方法、sun-who编程方法和高速编程方法中的一个。11.根据权利要求1所述的方法，还包括：从存储控制器接收所述存储器件的操作条件信息；以及基于所述存储器件的操作条件信息来更新所述偏移信息。12.一种存储器件，包括：存储单元阵列，包括多个存储单元；以及控制逻辑，控制对所述多个存储单元的第一编程操作以形成多个第一阈值电压分布，并控制对所述多个存储单元的第二编程操作以形成分别与多个编程状态对应的多个第二阈值电压分布，其中，所述控制逻辑通过使用粗略验证电压与精细验证电压之间的多个偏移来控制所述第二编程操作，所述多个偏移根据所述第二阈值电压分布的特性而变化。13.根据权利要求12所述的存储器件，其中，所述第二阈值电压分布的特性与所述第二编程操作中的所述多个第二阈值电压分布的估计分布速度有关。14.根据权利要求13所述的存储器件，其中，所述多个第二阈值电压分布包括第一目标阈值电压分布和第二目标阈值电压分布，所述第二目标阈值电压分布具有比所述第一目标阈值电压分布的分布速度高的分布速度，其中，所述多个偏移包括用于形成所述第一目标阈值电压分布的第一偏移和用于形成所述第二目标阈值电压分布的第二偏移，并且其中，所述第二偏移大于所述第一偏移。15.根据权利要求12所述的存储器件，其中，所述多个偏移与所述粗略验证电压和所述精细验证电压之间的电平差有关，其中，所述存储器件还包括生成所述粗略验证电压和所述精细验证电压的电压发生器，并且其中，所述控制逻辑根据所述第二阈值电压分布的特性来控制所述电压发生器，以控制所述电平差。16.根据权利要求12所述的存储器件，还包括：页缓冲电路，包括通过多条位线连接到所述存储单元阵列的多个读出节点；以及电子熔丝电路，控制所述多个读出节点的第一发展间隔和第二发展间隔，其中，所述多个偏移中的至少一个与使用所述粗略验证电压的第一发展间隔和使用所述精细验证电压的第二发展间隔之间的长度差有关。17.根据权利要求16所述的存储器件，其中，所述电子熔丝电路包括在所述第二编程操作中选择性地激活的多个熔丝单元区域，关于用于形成所述多个第二阈值电压分布的所述长度差的信息被存储在所述多个熔丝单元区域中。18.根据权利要求12所述的存储器件，其中，所述存储单元阵列还包括存储所述多个偏移的冗余单元区域。19.一种存储器系统，包括：多个存储器件；以及存储控制器，控制所述多个存储器件的操作，
其中，所述多个存储器件中的每一个通过响应于来自所述存储控制器的编程命令执行第一步骤编程操作来形成多个第一阈值电压分布，并且通过使用粗略验证电压和精细验证电压执行第二步骤编程操作来形成分别与多个编程状态对应的多个第二阈值电压分布，其中所述粗略验证电压和所述精细验证电压根据所述第二阈值电压分布的特性而具有不同的偏移。20.根据权利要求19所述的存储系统，其中，所述多个存储器件中的每一个存储器件存储与符合该存储器件中包括的多个存储单元的类型的偏移相关的偏移信息，并基于所述偏移信息来执行所述第二步骤编程操作。

技术总结

一种操作存储器件的方法，该方法包括：执行第一编程操作以形成多个第一阈值电压分布；以及基于偏移信息，通过使用粗略验证电压和精细验证电压来执行第二编程操作，以从多个第一阈值电压分布形成分别与多个编程状态对应的多个第二阈值电压分布，其中，偏移信息包括根据第二阈值电压分布的特性而变化的多个偏移。据第二阈值电压分布的特性而变化的多个偏移。据第二阈值电压分布的特性而变化的多个偏移。