首页 > 专利技术

半导体存储器设备、控制器及其操作方法与流程

半导体存储器设备、控制器及其操作方法
1.相关申请的交叉引用
2.本技术要求于2021年2月18日在韩国知识产权局提交的韩国专利申请号10-2021-0022127的优先权，上述申请的全部公开内容通过引用并入本文。
技术领域
3.本公开总体上涉及电子设备，并且更具体地，涉及半导体存储器设备、控制器及其操作方法。

背景技术：

4.半导体存储器设备可以以串在其中平行于半导体衬底被布置的二维结构形成，或者可以以串在其中垂直于半导体衬底被布置的三维结构形成。例如，三维存储器设备是被设计为克服二维半导体存储器设备中的集成度限制的半导体存储器设备，并且三维存储器设备可以包括竖直地堆叠在半导体衬底上方的多个存储器单元。此外，控制器可以控制半导体存储器设备的操作。

技术实现要素：

5.一些实施例涉及一种半导体存储器设备，该半导体存储器设备能够快速检查在其中存储数据的存储器块的阈值电压分布是否已经降级。
6.一些实施例还涉及一种控制器，该控制器能够快速检查半导体存储器设备中的存储器块的阈值电压分布是否已经降级。
7.根据本公开的一个实施例，存在一种用于操作控制器的方法，该控制器用于控制包括多个存储器单元的半导体存储器设备，该方法包括：生成要被存储在半导体存储器设备的被选择的页中的编程数据；以及控制半导体存储器设备，以将编程数据编程在被选择的页中，其中编程数据中的预定位置处的位数据是用于允许对应的存储器单元的阈值电压维持擦除状态的数据。
8.可以根据从主机接收的用户数据来生成编程数据。
9.编程数据中的预定位置处的位数据可以是1。
10.方法还可以包括：向半导体存储器设备传输针对包括被选择的页的被选择的存储器块的检测读取命令；从半导体存储器设备接收读取数据；以及确定读取数据中的预定位置处的位数据是否是1。
11.方法还可以包括：响应于确定读取数据中的预定位置处的位数据是1，确定被选择的存储器块中包括的存储器单元的阈值电压分布未降级。
12.方法还可以包括：响应于确定读取数据中的预定位置处的位数据是0，确定被选择的存储器块中包括的存储器单元的阈值电压分布已经降级。
13.方法还可以包括：将存储在被选择的存储器块中的数据移动到另一个存储器块。
14.根据本公开的另一个实施例，存在一种用于操作包括多个存储器块的半导体存储
器设备的方法，该方法包括：接收来自控制器的读取命令；检查读取命令的类型并且获得检查结果；以及基于检查结果，对多个存储器块中的被选择的存储器块执行与读取命令相对应的读取操作。
15.当读取命令的类型是正常读取命令时，执行读取操作可以包括：将读取电压施加到与被选择的存储器块连接的多个字线中的、与成为正常读取命令的目标的页连接的字线；以及将读取通过电压施加到其它字线。
16.当作为通过检查读取命令的类型获得的结果，读取命令是检测读取命令时，读取操作的执行可以包括：将读取电压施加到与被选择的存储器块连接的多个字线。
17.方法还可以包括：将通过执行读取操作获得的读取数据传输到控制器。
18.根据本公开的又一个实施例，存在一种用于控制半导体存储器设备的操作的控制器，该半导体存储器设备包括多个存储器单元，该控制器包括：数据转换器，被配置为基于用户数据，生成要被存储在半导体存储器设备的被选择的页中的编程数据；以及命令生成器，被配置为生成编程命令，该编程命令用于控制半导体存储器设备，以将编程数据编程在被选择的页中，其中编程数据中的预定位置处的位数据是用于允许对应的存储器单元的阈值电压维持擦除状态的数据。
19.数据转换器可以包括：随机化器，能够通过将用户数据随机化来生成临时数据；以及数据反转部件，能够基于临时数据的预定位置处的位，来选择性地反转临时数据。
20.当临时数据的预定位置处的位是1时，数据反转部件可以能够输出临时数据作为编程数据。
21.当临时数据的预定位置处的位是0时，数据反转部件可以能够以位为单位反转临时数据。此外，当临时数据的预定位置处的位是0时，数据反转部件可以能够输出经反转的临时数据作为编程数据。
22.数据转换器可以包括：随机化器，能够通过将用户数据随机化来生成临时数据；以及虚设位插入部件，能够在临时数据的预定位置处插入虚设位。
23.虚设位插入部件可以能够在临时数据的预定位置处插入位1。
24.命令生成器可以向半导体存储器设备传输针对包括被选择的页的被选择的存储器块的检测读取命令。
25.控制器可以被配置为：基于所接收的与检测读取命令相对应的读取数据，确定被选择的存储器块中包括的存储器单元的阈值电压分布是否已经降级。
26.控制器可以被配置为：当读取数据的预定位置处的位数据是1时，确定被选择的存储器块中包括的存储器单元的阈值电压分布未降级。控制器可以被配置为：当读取数据的预定位置处的位数据是0时，确定被选择的存储器块中包括的存储器单元的阈值电压分布已经降级。
附图说明
27.下面将参考附图更全面地描述示例性实施例；然而，这些示例性实施例可以以不同的形式被实施，并且不应当被解释为限于本文阐述的实施例。相反，提供这些实施例，以使本领域技术人员能够实现本公开。
28.在附图中，为了图示清楚，可以放大尺寸。应当理解，当元件被称为在两个元件“之
间”时，该元件可以是两个元件之间的唯一元件，或者还可以存在一个或多个中间元件。贯穿附图，相似的附图标记指代相似的元件。
29.图1是图示根据本公开的一个实施例的存储器系统的框图，该存储器系统包括半导体存储器设备和控制器。
30.图2是图示图1中所示的半导体存储器设备的框图。
31.图3是图示图2中所示的存储器单元阵列的一个实施例的图。
32.图4是图示图3中所示的存储器块中的任一个存储器块的电路图。
33.图5是图示图3中所示的存储器块中的一个存储器块的另一个实施例的电路图。
34.图6是图示图2中所示的存储器单元阵列中包括的多个存储器块中的任一个存储器块的一个实施例的电路图。
35.图7是图示根据本公开的一个实施例的控制器的框图。
36.图8是图示根据本公开的一个实施例的控制器的操作方法的流程图。
37.图9是图示对其完成编程操作的单级单元(slc)的阈值电压分布的图。
38.图10是图示存储器块中的存储器单元的图。
39.图11是图示根据本公开的一个实施例的通过使用slc方案被编程在被选择的页中的数据的图。
40.图12a是图示成为监测目标的单元串的电路图，并且图12b是图示图12a中所示的单元串中包括的存储器单元的阈值电压分布的图。
41.图13a和图13b是图示半导体存储器设备的根据正常读取命令的读取操作的图。
42.图14a和图14b是图示半导体存储器设备的根据检测读取命令的读取操作的图。
43.图15a和图15b是根据阈值电压分布是否已经降级图示从成为监测目标的单元串读取的位数据的图。
44.图16是图示根据本公开的一个实施例的控制器的操作方法的流程图。
45.图17是图示根据本公开的一个实施例的半导体存储器设备的操作方法的流程图。
46.图18a是图示图7中所示的数据转换器的一个实施例的框图。图18b是图示图8中所示的步骤的一个实施例的流程图。
47.图19a是图示图7中所示的数据转换器的另一个实施例的框图。图19b是图示图8中所示的步骤的另一个实施例的流程图。图19c是图示由图19b中所示的方法生成的编程数据的图。
48.图20a是图示其编程操作完成的多级单元(mlc)的阈值电压分布的图。图20b是图示根据本公开的一个实施例的通过使用mlc方案被编程在被选择的页中的数据的图。
49.图21是图示图1中所示的控制器的一个示例的框图。
50.图22是图示图21中所示的存储器系统的一个应用示例的框图。
51.图23是图示包括参考图22描述的存储器系统的计算系统的框图。
具体实施方式
52.本文公开的具体的结构描述和功能描述仅是出于描述根据本公开的概念的实施例的目的。根据本公开的概念的实施例可以以各种形式被实施，并且不应当被解释为仅限于本文阐述的实施例。
53.图1是图示根据本公开的一个实施例的存储器系统1000的框图，该存储器系统1000包括半导体存储器设备100和控制器200。
54.参考图1，存储器系统1000包括半导体存储器设备100和控制器200。此外，存储器系统1000与主机300通信。控制器200控制半导体存储器设备100的整体操作。此外，控制器200基于从主机300接收的命令，控制半导体存储器设备100的操作。
55.图2是图示图1中所示的半导体存储器设备100的框图。
56.参考图2，半导体存储器设备100可以包括存储器单元阵列110、地址解码器120、读取/写入电路130、控制逻辑140和电压生成器150。
57.存储器单元阵列110包括多个存储器块blk1至blkz。多个存储器块blk1至blkz通过字线wl连接到地址解码器120。多个存储器块blk1至blkz通过位线bl1至blm连接到读取/写入电路130。多个存储器块blk1至blkz中的每个存储器块包括多个存储器单元。在一个实施例中，多个存储器单元可以是非易失性存储器单元，并且被配置为具有竖直通道结构的非易失性存储器单元。存储器单元阵列110可以被配置为具有二维结构的存储器单元阵列。在一些实施例中，存储器单元阵列110可以被配置为具有三维结构的存储器单元阵列。此外，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以存储至少1位数据。在一个实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储1位数据的单级单元(slc)。在另一个实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储2位数据的多级单元(mlc)。在又一实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储3位数据的三级单元(tlc)。在再一实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储4位数据的四级单元(qlc)。在一些实施例中，存储器单元阵列110可以包括各自存储5位或更多位数据的多个存储器单元。
58.地址解码器120、读取/写入电路130和电压生成器150作为用于驱动存储器单元阵列110的外围电路而操作。地址解码器120通过字线wl连接到存储器单元阵列110。地址解码器120在控制逻辑140的控制下操作。地址解码器120通过半导体存储器设备100中的输入/输出缓冲器(未示出)来接收地址。
59.地址解码器120对所接收的地址中的块地址进行解码。地址解码器120根据经解码的块地址来选择至少一个存储器块。此外，在读取操作期间的读取电压施加操作中，地址解码器120向被选择的存储器块的被选择的字线施加由电压生成器150生成的读取电压vread，并且向其它未被选择的字线施加由电压生成器150生成的通过电压vpass。此外，在编程验证操作中，地址解码器120向被选择的存储器块的被选择的字线施加由电压生成器150生成的验证电压，并且向其它未被选择的字线施加通过电压vpass。
60.地址解码器120对所接收的地址中的列地址进行解码。地址解码器120将经解码的列地址传送到读取/写入电路130。
61.半导体存储器设备100的读取操作和编程操作以页为单位被执行。响应于针对读取操作和编程操作的请求而接收的地址包括块地址、行地址和列地址。地址解码器120根据块地址和行地址来选择一个存储器块和一个字线。列地址由地址解码器120解码，以被提供给读取/写入电路130。
62.地址解码器120可以包括块解码器、行解码器、列解码器、地址缓冲器等。
63.读取/写入电路130包括多个页缓冲器pb1至pbm。读取/写入电路130在读取操作中可以作为“读取电路”操作，并且在写入操作中可以作为“写入电路”操作。多个页缓冲器pb1至pbm通过位线bl1至blm连接到存储器单元阵列110。为了在读取操作或编程验证操作中感测存储器单元的阈值电压，多个页缓冲器pb1至pbm通过在将感测电流连续地提供给连接到存储器单元的位线的同时，经由感测节点感测根据对应的存储器单元的编程状态流动的电流量的改变，来将感测数据锁存。读取/写入电路130响应于从控制逻辑140输出的页缓冲器控制信号而操作。
64.在读取操作中，读取/写入电路130感测存储器单元的数据，临时存储数据，并且然后将数据data作为输出数据输出到半导体存储器设备100的输入/输出缓冲器(未示出)。在一个实施例中，除了页缓冲器(或页寄存器)之外，读取/写入电路130还可以包括列选择电路等。
65.控制逻辑140连接到地址解码器120、读取/写入电路130和电压生成器150。控制逻辑140通过半导体存储器设备100的输入/输出缓冲器(未示出)接收命令cmd和控制信号ctrl。控制逻辑140响应于控制信号ctrl而控制半导体存储器设备100的整体操作。此外，控制逻辑140输出用于调整多个页缓冲器pb1至pbm的感测节点预充电电位电平的控制信号。控制逻辑140可以控制读取/写入电路130，以执行存储器单元阵列110的读取操作。控制逻辑140可以被实现为硬件、软件、或者硬件和软件的组合。例如，控制逻辑140可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。
66.电压生成器150响应于从控制逻辑140输出的控制信号而在读取操作中生成读取电压vread和通过电压vpass。为了生成具有各种电压电平的多个电压，电压生成器150可以包括用于接收内部供电电压的多个抽运电容器，并且可以在控制逻辑140的控制下通过选择性地激活多个抽运电容器来生成多个电压。如上所述，电压生成器150可以包括电荷泵，并且电荷泵可以包括多个抽运电容器。可以以各种方式设计电压生成器150中包括的电荷泵的配置。
67.地址解码器120、读取/写入电路130和电压生成器150可以用作用于对存储器单元阵列110执行读取操作、写入操作和擦除操作的“外围电路”。外围电路在控制逻辑140的控制下对存储器单元阵列110执行读取操作、写入操作和擦除操作。
68.图3是图示图2中所示的存储器单元阵列110的一个实施例的图。
69.参考图3，存储器单元阵列110可以包括多个存储器块blk1至blkz。每个存储器块可以具有三维结构。每个存储器块可以包括堆叠在衬底(未示出)上的多个存储器单元。多个存储器单元可以沿+x方向、+y方向和+z方向布置。将参考图4和图5更详细地描述每个存储器块的结构。
70.图4是图示图3中所示的存储器块blk1至blkz中的任一个存储器块blka的电路图。
71.参考图4，存储器块blka可以包括多个单元串cs11至cs1m和cs21至cs2m。在一个实施例中，多个单元串cs11至cs1m和cs21至cs2m中的每个单元串可以以
‘
u’形状形成。在存储器块blka中，在行方向(即，+x方向)上布置m个单元串。尽管图4中图示了在列方向(即，+y方向)上布置两个单元串的情况，但是这是为了便于描述，并且应当理解，可以在列方向上布置三个或更多个单元串。
72.多个单元串cs11至cs1m和cs21至cs2m中的每个单元串可以包括至少一个源极选
择晶体管sst、第一存储器单元至第n存储器单元mc1至mcn、管道晶体管pt和至少一个漏极选择晶体管dst。
73.选择晶体管sst和dst以及存储器单元mc1至mcn可以具有彼此相似的结构。在一个实施例中，选择晶体管sst和dst以及存储器单元mc1至mcn中的每项可以包括通道层、隧道绝缘层、电荷存储层和阻挡绝缘层。在一个实施例中，可以在每个单元串中设置用于提供通道层的柱。在一个实施例中，可以在每个单元串中设置用于提供通道层、隧道绝缘层、电荷存储层和阻挡绝缘层中的至少一项的柱。
74.每个单元串的源极选择晶体管sst连接在公共源极线csl和存储器单元mc1至mcp之间。
75.在一个实施例中，布置在相同行上的单元串的源极选择晶体管连接到在行方向上延伸的源极选择线，并且布置在不同行上的单元串的源极选择晶体管连接到不同的源极选择线。在图4中，第一行上的单元串cs11至cs1m的源极选择晶体管连接到第一源极选择线ssl1。第二行上的单元串cs21至cs2m的源极选择晶体管连接到第二源极选择线ssl2。
76.在另一个实施例中，单元串cs11至cs1m和cs21至cs2m的源极选择晶体管可以共同连接到一个源极选择线。
77.每个单元串的第一存储器单元至第n存储器单元mc1至mcn连接在源极选择晶体管sst和漏极选择晶体管dst之间。
78.第一存储器单元至第n存储器单元mc1至mcn可以被划分为第一存储器单元至第p存储器单元mc1至mcp、和第(p+1)存储器单元至第n存储器单元mcp+1至mcn。第一存储器单元至第p存储器单元mc1至mcp在+z方向的相反方向上依次布置，并且串联连接在源极选择晶体管sst和管道晶体管pt之间。第(p+1)存储器单元至第n存储器单元mcp+1至mcn在+z方向上依次布置，并且串联连接在管道晶体管pt和漏极选择晶体管dst之间。第一存储器单元至第p存储器单元mc1至mcp和第(p+1)存储器单元至第n存储器单元mcp+1至mcn通过管道晶体管pt连接。每个单元串的第一存储器单元至第n存储器单元mc1至mcn的栅极分别连接到第一字线至第n字线wl1至wln。
79.每个单元串的管道晶体管pt的栅极连接到管道线pl。
80.每个单元串的漏极选择晶体管dst连接在对应的位线和存储器单元mcp+1至mcn之间。在行方向上布置的单元串连接到在行方向上延伸的漏极选择线。第一行上的单元串cs11至cs1m的漏极选择晶体管连接到第一漏极选择线dsl1。第二行上的单元串cs21至cs2m的漏极选择晶体管连接到第二漏极选择线dsl2。
81.在列方向上布置的单元串连接到在列方向上延伸的位线。在图4中，第一列上的单元串cs11和cs21连接到第一位线bl1。第m列上的单元串cs1m和cs2m连接到第m位线blm。
82.在行方向上布置的单元串中的连接到相同字线的存储器单元构成一个页。例如，第一行上的单元串cs11至cs1m中的连接到第一字线wl1的存储器单元构成一个页。第二行上的单元串cs21至cs2m中的连接到第一字线wl1的存储器单元构成另一个页。当选择漏极选择线dsl1和dsl2中的任一个漏极选择线时，可以选择在一个行方向上布置的单元串。当选择字线wl1至wln中的任一个字线时，可以在被选择的单元串中选择一个页。
83.在另一个实施例中，可以提供偶数位线和奇数位线来代替第一位线至第m位线bl1至blm。此外，在行方向上布置的单元串cs11至cs1m或cs21至cs2m中的偶数编号的单元串可
以分别连接到偶数位线，并且在行方向上布置的单元串cs11至cs1m或cs21至cs2m中的奇数编号的单元串可以分别连接到奇数位线。
84.在一个实施例中，第一存储器单元至第n存储器单元mc1至mcn中的至少一个存储器单元可以被用作虚设存储器单元。例如，可以提供至少一个虚设存储器单元，以减小源极选择晶体管sst和存储器单元mc1至mcp之间的电场。备选地，可以提供至少一个虚设存储器单元，以减小漏极选择晶体管dst和存储器单元mcp+1至mcn之间的电场。当虚设存储器单元的数目增大时，存储器块blka的操作的可靠性提高。另一方面，存储器块blka的尺寸增大。当虚设存储器单元的数目减少时，存储器块blka的尺寸减小。另一方面，存储器块blka的操作的可靠性可能会降低。
85.为了有效地控制至少一个虚设存储器单元，虚设存储器单元可以具有所需的阈值电压。在存储器块blka的擦除操作之前或之后，可以对全部或一些虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，通过控制被施加到与相应的虚设存储器单元连接的虚设字线的电压，虚设存储器单元可以具有所需的阈值电压。
86.图5是图示图3中所示的存储器块blk1至blkz中的一个存储器块的另一个实施例blkb的电路图。
87.参考图5，存储器块blkb可以包括多个单元串cs11’至cs1m’和cs21’至cs2m’。多个单元串cs11’至cs1m’和cs21’至cs2m’中的每个单元串沿+z方向延伸。多个单元串cs11’至cs1m’和cs21’至cs2m’中的每个单元串包括在存储器块blkb下方的衬底(未示出)上堆叠的至少一个源极选择晶体管sst、第一存储器单元至第n存储器单元mc1至mcn、以及至少一个漏极选择晶体管dst。
88.每个单元串的源极选择晶体管sst连接在公共源极线csl和存储器单元mc1至mcn之间。布置在相同行上的单元串的源极选择晶体管连接到相同的源极选择线。布置在第一行上的单元串cs11’至cs1m’的源极选择晶体管连接到第一源极选择线ssl1。布置在第二行上的单元串cs21’至cs2m’的源极选择晶体管连接到第二源极选择线ssl2。在另一个实施例中，单元串cs11’至cs1m’和cs21’至cs2m’的源极选择晶体管可以共同连接到一个源极选择线。
89.每个单元串的第一存储器单元至第n存储器单元mc1至mcn串联连接在源极选择晶体管sst和漏极选择晶体管dst之间。第一存储器单元至第n存储器单元mc1至mcn的栅极分别连接到第一字线至第n字线wl1至wln。
90.每个单元串的漏极选择晶体管dst连接在对应的位线和存储器单元mc1至mcn之间。在行方向上布置的单元串的漏极选择晶体管连接到在行方向上延伸的漏极选择线。第一行上的单元串cs11’至cs1m’的漏极选择晶体管连接到第一漏极选择线dsl1。第二行上的单元串cs21’至cs2m’的漏极选择晶体管连接到第二漏极选择线dsl2。
91.因此，除了从图5中的每个单元串中排除了管道晶体管pt之外，图5的存储器块blkb具有与图4的存储器块blka的电路相似的电路。
92.在另一个实施例中，可以提供偶数位线和奇数位线来代替第一位线至第m位线bl1至blm。此外，在行方向上布置的单元串cs11’至cs1m’或cs21’至cs2m’中的偶数编号的单元串可以分别连接到偶数位线，并且在行方向上布置的单元串cs11’至cs1m’或cs21’至cs2m’中的奇数编号的单元串可以分别连接到奇数位线。
93.在一个实施例中，第一存储器单元至第n存储器单元mc1至mcn中的至少一个存储器单元可以被用作虚设存储器单元。例如，可以提供至少一个虚设存储器单元，以减小源极选择晶体管sst和存储器单元mc1至mcn之间的电场。备选地，可以提供至少一个虚设存储器单元，以减小漏极选择晶体管dst和存储器单元mc1至mcn之间的电场。当虚设存储器单元的数目增大时，存储器块blkb的操作的可靠性提高。另一方面，存储器块blkb的尺寸增大。当虚设存储器单元的数目减少时，存储器块blkb的尺寸减小。另一方面，存储器块blkb的操作的可靠性可能会降低。
94.为了有效地控制至少一个虚设存储器单元，虚设存储器单元可以具有所需的阈值电压。在存储器块blkb的擦除操作之前或之后，可以对全部或一些虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，通过控制被施加到与相应的虚设存储器单元连接的虚设字线的电压，虚设存储器单元可以具有所需的阈值电压。
95.图6是图示图2中所示的存储器单元阵列110中包括的多个存储器块blk1至blkz中的任一个存储器块blkc的一个实施例的电路图。
96.参考图6，存储器块blkc包括多个串cs1至csm。多个串cs1至csm可以分别连接到多个位线bl1至blm。多个串cs1至csm中的每个串包括至少一个源极选择晶体管sst、第一存储器单元至第n存储器单元mc1至mcn、以及至少一个漏极选择晶体管dst。
97.选择晶体管sst和dst以及存储器单元mc1至mcn中的每项可以具有相似的结构。在一个实施例中，选择晶体管sst和dst以及存储器单元mc1至mcn中的每项可以包括通道层、隧道绝缘层、电荷存储层和阻挡绝缘层。在一个实施例中，可以在每个单元串中设置用于提供通道层的柱。在一个实施例中，可以在每个单元串中设置用于提供通道层、隧道绝缘层、电荷存储层和阻挡绝缘层中的至少一项的柱。
98.每个单元串的源极选择晶体管sst连接在公共源极线csl和存储器单元mc1至mcn之间。
99.每个单元串的第一存储器单元至第n存储器单元mc1至mcn连接在源极选择晶体管sst和漏极选择晶体管dst之间。
100.每个单元串的漏极选择晶体管dst连接在对应的位线和存储器单元mc1至mcn之间。
101.连接到相同字线的存储器单元构成一个页。当漏极选择线dsl被选择时，单元串cs1至csm可以被选择。当字线wl1至wln中的任一个字线被选择时，可以选择被选择的单元串中的一个页。
102.在另一个实施例中，可以提供偶数位线和奇数位线来代替第一位线至第m位线bl1至blm。所布置的单元串cs1至csm中的偶数编号的单元串可以分别连接到偶数位线，并且单元串cs1至csm中的奇数编号的单元串可以分别连接到奇数位线。
103.图7是图示根据本公开的一个实施例的控制器200的框图。参考图7，控制器包括数据转换器201和命令生成器203。
104.图8是图示根据本公开的一个实施例的控制器200的操作方法的流程图。参考图8，控制器200的操作方法包括：从主机300接收用户数据data
us
的步骤s110；基于用户数据data
us
来生成编程数据data
pgm
的步骤s130，该编程数据data
pgm
用于允许位于预定列上的存储器单元维持擦除状态；以及控制半导体存储器设备100以将编程数据data
pgm
编程在被选
择的页中的步骤s150。在下文中，将一起参考图7和图8描述控制器200及其操作方法。
105.首先，控制器200的数据转换器201可以从主机300接收用户数据data
us
(s110)。参考图7，数据转换器201可以通过转换从主机300接收的用户数据data
us
来生成编程数据data
pgm
(s130)。在该过程中生成的编程数据data
pgm
是用于允许位于预定列上的存储器单元维持擦除状态的数据。所生成的编程数据data
pgm
可以被传输到半导体存储器设备100。
106.此外，命令生成器203可以从主机300接收写入请求rq
wr
。写入请求rq
wr
可以对应于用户数据data
us
。响应于写入请求rq
wr
，命令生成器203可以生成编程命令cmd
pgm
，该编程命令cmd
pgm
用于控制半导体存储器设备100以将编程数据data
pgm
编程在特定位置处。
107.也就是说，控制器200将编程数据data
pgm
和编程命令cmd
pgm
传输到半导体存储器设备100。因此，控制器200可以控制半导体存储器设备100，以将编程数据data
pgm
编程在被选择的页中(s150)。
108.半导体存储器设备100可以基于所接收的编程命令cmd
pgm
对所接收的编程数据data
pgm
进行编程。半导体存储器设备100可以将编程数据data
pgm
编程在由从控制器200接收的地址指定的位置处。
109.控制器200可以通过转换从主机300接收的用户数据data
us
来生成编程数据data
pgm
。控制器200可以生成编程数据data
pgm
，该编程数据data
pgm
用于允许位于成为编程目标的存储器块中的预定列上的存储器单元维持擦除状态。
110.参考图7和图8，图示了基于从主机接收的用户数据data
us
来生成编程数据data
pgm
的一个实施例，但是本公开不限于此。例如，在作为垃圾收集操作的一部分执行的编程操作中，存储在半导体存储器设备100的牺牲块中的数据可以被读取，并且所读取的数据可以被再次编程在半导体存储器设备100的目标块中。可以基于从牺牲块读取的数据而不是从主机接收的用户数据data
us
，来生成编程数据data
pgm
。代替图8中所示的步骤s110，可以执行接收从半导体存储器设备100的牺牲块读取的数据的步骤。在步骤s130中，可以基于从牺牲块读取的数据来生成编程数据data
pgm
，该编程数据data
pgm
用于允许位于预定列上的存储器单元维持擦除状态。
111.稍后将参考图9至图12b描述用于允许位于预定列上的存储器单元维持擦除状态的编程数据data
pgm
。
112.图9是图示对其完成编程操作的单级单元(slc)的阈值电压分布的图。在本公开的一个实施例中，图2中所示的存储器单元阵列110中包括的存储器单元可以包括具有图9中所示的阈值电压分布的slc。在下文中，将关于slc描述根据本公开的半导体存储器设备和控制器的操作。
113.参考图9，示出了对于每个存储器单元存储1位数据的slc的阈值电压分布。slc具有与擦除状态e和编程状态p中的任一个状态相对应的阈值电压。第一读取电压r1可以用于读取存储在slc中的数据。此外，根据阈值电压状态，slc可以表示位数据1或0。作为示例，图9中图示了一个如下的实施例，在该实施例中具有擦除状态e的阈值电压的存储器单元表示位数据1，并且具有编程状态p的阈值电压的存储器单元表示位数据0。根据图9中所示的实施例，在编程数据data
pgm
被编程在被选择的页中之后，位于被选择的页的预定列上的存储器单元维持擦除状态。因此，位数据“1”可以被存储在位于被选择的页的预定列上的存储器单元中。
114.图10是图示存储器块中的存储器单元的图。
115.参考图10，存储器块包括第一单元串至第m单元串cs1至csm。第一单元串cs1包括n个存储器单元mc
11
至mc
n1
。第二单元串cs2也包括n个存储器单元mc
12
至mc
n2
。以该方式，第m单元串csm可以包括n个存储器单元mc
1m
至mc
nm
。
116.此外，第一页pg1包括m个存储器单元mc
11
至mc
1m
。第二页pg2也包括m个存储器单元mc
21
至mc
2m
。以该方式，第n页pgn包括m个存储器单元mc
n1
至mc
nm
。
117.可以选择存储器块中的m个单元串cs1至csm中的任意单元串作为监测目标。在图10所示的示例中，第q单元串csq已经被选择为成为监测目标的单元串cs
mn
。按照根据本公开的实施例的控制器及其操作方法，用于维持第q单元串csq中包括的存储器单元mc
1q
至mc
nq
的编程数据data
pgm
被生成。编程操作可以以页为单位被执行。
118.当编程数据data
pgm
是要被编程在第一页至第n页pg1至pgn中的第一页pg1中包括的存储器单元mc
11
至mc
1m
中的数据时，编程数据data
pgm
可以是用于允许存储器单元mc
1q
维持擦除状态的数据。更一般地，当编程数据data
pgm
是要被编程在第一页至第n页pg1至pgn中的第i页pgi中包括的存储器单元mc
i1
至mc
im
中的数据时，编程数据data
pgm
可以是用于允许存储器单元mc
iq
维持擦除状态的数据。
119.因此，相同的位数据可以被存储在成为监测目标的单元串cs
mn
中包括的存储器单元mc
1q
至mc
nq
中。
120.图11是图示根据本公开的一个实施例的通过使用slc方案被编程在被选择的页中的数据的图。
121.参考图11，假设编程数据data
pgm
是要被编程在第一页至第n页pg1至pgn中的第i页pgi中包括的存储器单元mc
i1
至mc
im
中的数据。编程数据data
pgm
可以包括m位数据b
i1
至b
im
。
122.在图11中所示的示例中，预定列是第q列。因此，编程数据data
pgm
中包括的位数据b
i1
至b
im
中的第q位数据可以是1。因此，即使在编程操作之后，位于第q列上的存储器单元的阈值电压也可以维持擦除状态e。除了第i页之外，被编程在第一页至第n页pg1至pgn中的编程数据中分别包括的第q位数据都是“1”。
123.图12a是图示成为监测目标的单元串的电路图，并且图12b是图示图12a中所示的单元串中包括的存储器单元的阈值电压分布的图。在图12a中图示了一个单元串包括8个存储器单元的实施例。即，在图12a中，n变为8。
124.参考图12a，对应于与预定列位置相对应的第q列的单元串被图示为成为监测目标的单元串cs
mn
。单元串cs
mn
包括源极选择晶体管sst、8个存储器单元mc
1q
至mc
8q
、和漏极选择晶体管dst，它们依次连接在公共源极线csl和位线bl之间。源极选择晶体管sst的栅极连接到源极选择线ssl，8个存储器单元mc
1q
至mc
8q
的栅极分别连接到第一字线至第八字线wl1至wl8，并且漏极选择晶体管dst的栅极连接到漏极选择线dsl。
125.如上面参考图11所描述的，即使在对第一页至第八页pg1至pg8执行编程操作之后，位于第q列上的存储器单元仍维持擦除状态e。即，如图12b中所示，成为监测目标的单元串cs
mn
中包括的8个存储器单元mc
1q
至mc
8q
都维持擦除状态。
126.图13a和图13b是图示半导体存储器设备100的根据正常读取命令的读取操作的图。
127.参考图13a，用于读取用户数据的读取请求rq
rd
可以从主机300被传输到控制器
phenomenon)，存储器单元的阈值电压分布已经变为降级的擦除状态e’。因此，一些存储器单元的阈值电压变得高于第一读取电压r1。因此，当存储器单元的阈值电压分布状态如图15b中所示地降级时，当第一读取电压r1如图14b中所示被施加到第一字线至第八字线wl1至wl8时，存储器单元mc
1q
至mc
8q
中的至少一个存储器单元关断。因此，在检测读取操作中，没有电流流过与成为监测目标的单元串cs
mn
连接的位线bl。因此，由检测读取操作读取的数据data
prd
中包括的位中的第q位bq的数据值变为0。
136.如图15a和图15b中所示，控制器200可以根据由检测读取操作读取的数据data
prd
中包括的位中的第q位bq的值，来确定被选择的存储器块中包括的存储器单元的阈值电压分布是否已经降级。更具体地，控制器200可以根据第q位bq的值来确定是否已经发生右尾现象，在该右尾现象中，被选择的存储器块中包括的存储器单元的阈值电压分布向右移动。
137.图16是图示根据本公开的一个实施例的控制器200的操作方法的流程图。
138.参考图16，控制器200的操作方法包括：将针对被选择的存储器块的检测读取命令cmd
prd
传输到半导体存储器设备100的步骤s210；从半导体存储器设备100接收读取数据data
prd
的步骤s230；以及确定读取数据data
prd
的第q位数据是否是1的步骤s250。
139.作为步骤s250的确定结果，当读取数据data
prd
的第q位数据是1时(s250，是)，可以看到：成为监测目标的单元串cs
mn
中包括的存储器单元mc
1q
至mc
8q
的阈值电压分布符合要求地维持擦除状态e，如参考图15a所描述的。因此，可以确定被选择的存储器块的阈值电压分布是符合要求的(s290)。
140.作为步骤s250的确定结果，当读取数据data
prd
的第q位数据是0时(s250，否)，可以看到：成为监测目标的单元串cs
mn
中包括的存储器单元mc
1q
至mc
8q
的阈值电压分布已经从擦除状态e改变为降级的擦除状态e’，如参考图15b所描述的。因此，可以确定被选择的存储器块的阈值电压分布已经降级(s270)。虽然图16中未示出，但是可以进一步执行将存储在被选择的存储器块中的数据移动到另一个存储器块的操作。
141.图17是图示根据本公开的一个实施例的半导体存储器设备的操作方法的流程图。
142.参考图17，根据本公开的实施例的半导体存储器设备100的操作方法包括：从控制器200接收读取命令的步骤s310、以及检查所接收的读取命令的类型的步骤s330。步骤s330可以由半导体存储器设备100的控制逻辑140执行。
143.作为通过执行步骤s330获得的结果，当所接收的读取命令是正常读取命令时，通过将读取电压施加到被选择的字线并且将读取通过电压施加到未被选择的字线来执行正常读取操作(s350)，如图13b中所示。步骤s350可以由半导体存储器设备100的外围电路执行。随后，半导体存储器设备100将作为通过执行正常读取操作获得的结果而读取的数据传输到控制器200(s390)。
144.作为通过执行步骤s330获得的结果，当所接收的读取命令是检测读取命令时，通过将读取电压施加到与被选择的存储器块连接的所有字线来执行检测读取操作(s370)，如图14b中所示。步骤s370可以由半导体存储器设备100的外围电路执行。随后，半导体存储器设备100将作为通过执行检测读取操作获得的结果而读取的数据传输到控制器200(s390)。
145.图18a是图示图7中所示的数据转换器201的一个实施例的框图。图18b是图8中所示的步骤s130的一个实施例的流程图。在下文中，将一起参考图18a和图18b来描述从用户数据data
us
生成编程数据data
pgm
的一个实施例。
146.参考图18a，数据转换器201包括随机化器201a和数据反转部件201b。随机化器201a通过将所接收的用户数据data
us
随机化来生成临时数据data
tmp1
(s131)。临时数据data
tmp1
被传输到数据反转部件201b。数据反转部件201b检查临时数据data
tmp1
中包括的位数据中的第q位数据(s133)。
147.当第q位数据是1时(s135，是)，根据图9中所示的示例，这是用于允许第q列上的存储器单元的阈值电压维持擦除状态的位数据，并且因此无需额外地操纵位数据。因此，数据反转部件201b可以输出临时数据data
tmp1
作为编程数据data
pgm
(s139)。
148.此外，当第q位数据是0时(s135，否)，根据图9中所示的示例，这是用于允许第q列上的存储器单元的阈值电压改变为编程状态的位数据，并且因此需要改变位数据。因此，数据反转部件201b可以以位为单位反转临时数据data
tmp1
，并且输出经反转的临时数据作为编程数据data
pgm
(s137)。关于临时数据是否已经被反转的信息可以被存储在控制器200中或者被存储在半导体存储器设备100中。
149.参考图18a和图18b，数据转换器201可以通过转换从主机300接收的用户数据data
us
来生成编程数据data
pgm
(s130)，该编程数据data
pgm
用于允许位于预定列上的存储器单元维持擦除状态。
150.图19a是图示图7中所示的数据转换器201的另一个实施例的框图。图19b是图示图8中所示的步骤s130的另一个实施例的流程图。图19c是图示由图19b中所示的方法生成的编程数据的图。在下文中，将一起参考图19a至图19c来描述从用户数据data
us
生成编程数据data
pgm
的另一个实施例。
151.参考图19a，数据转换器201包括随机化器201c和虚设位插入部件201d。随机化器201c通过将所接收的用户数据data
us
随机化来生成临时数据data
tmp2
(s132)。临时数据data
tmp2
被传输到虚设位插入部件201d。虚设位插入部件201d通过在临时数据data
tmp2
的第q位位置处插入位1来生成编程数据data
pgm
，并且将所生成的编程数据data
pgm
输出到半导体存储器设备100(s134)。
152.参考图19c，首先，通过数据随机化操作从用户数据data
us
生成临时数据data
tmp2
。数据随机化操作是本领域公知的技术，并且因此将省略数据随机化操作的详细描述。通过现有的已知的各种随机化操作，可以生成图19c中所示的临时数据data
tmp2
。
153.临时数据data
tmp2
可以被划分为第一部分数据dp1和第二部分数据dp2。第一部分数据dp1可以包括第一位至第(q-1)位。因此，虚设位插入部件201d可以通过在第一部分数据dp1和第二部分数据dp2之间插入数据位1，来生成编程数据data
pgm
。编程数据data
pgm
的第q位b
iq
变为位1，该位1由虚设位插入部件201d插入。根据图19a和图19b中所示的实施例，编程数据data
pgm
的长度可以比临时数据data
tmp2
或用户数据data
us
的长度长至少一位。
154.图20a是图示其编程操作完成的多级单元(mlc)的阈值电压分布的图。图20b是图示根据本公开的一个实施例的通过使用mlc方案被编程在被选择的页中的数据的图。
155.通过图9至图19c，已经关于slc描述了根据本公开的半导体存储器设备和控制器的操作。然而，本公开不限于此，并且可以被应用于mlc或三级单元(tlc)。此外，本公开还可以被应用于四级单元(qlc)和各自存储5位或更多位数据的存储器单元。
156.参考图20a，图示了对于每个存储器单元存储2位数据的mlc的阈值电压分布。mlc具有与擦除状态e、第一编程状态p1、第二编程状态p2和第三编程状态p3中的任一个状态相
对应的阈值电压。第一读取电压至第三读取电压r1至r3可以用于读取存储在mlc中的数据。
157.此外，mlc可以存储两位数据，即，最低有效位(lsb)数据和最高有效位(msb)数据。根据lsb数据和msb数据的组合，存储器单元具有与擦除状态e、第一编程状态p1、第二编程状态p2和第三编程状态p3中的任一个状态相对应的阈值电压。根据图20a中所示的示例，当lsb数据和msb数据二者都是1时，与此对应的存储器单元的阈值电压变为擦除状态e。此外，当lsb数据是1并且msb数据是0时，与此对应的存储器单元的阈值电压变为第一编程状态p1。此外，当lsb数据和msb数据二者都是0时，与此对应的存储器单元的阈值电压变为第二编程状态p2。最后，当lsb数据是0并且msb数据是1时，与此对应的存储器单元的阈值电压变为第三编程状态p3。
158.参考图20b，两个编程数据被存储在被选择的页中。即，分别与存储器单元的lsb数据相对应的lsb编程数据data
pgml
和分别与存储器单元的msb数据相对应的msb编程数据data
pgmm
被存储在被选择的页中。lsb编程数据data
pgml
包括m位数据b
i1l
至b
iml
。msb编程数据data
pgmm
也包括m位数据b
i1m
至b
imm
。
159.通过lsb编程数据data
pgml
的第q位数据b
iql
和msb编程数据data
pgmm
的第q位数据b
iqm
的组合，即使在编程操作之后，被选择的页的第q存储器单元的阈值电压也可以被维持在擦除状态e。根据图20a中所示的示例，lsb编程数据data
pgml
的第q位数据b
iql
和msb编程数据data
pgmm
的第q位数据b
iqm
中的每个数据可以是1。以该方式，本公开可以被应用于mlc。
160.图21是图示图1中所示的控制器200的一个示例的框图。
161.参考图21，控制器200连接到半导体存储器设备100和主机host。半导体存储器设备100可以是参考图2描述的半导体存储器设备。控制器200对应于图1或图7中所示的控制器200。在下文中，将省略重复的描述。
162.控制器200响应于来自主机host的请求而访问半导体存储器设备100。例如，控制器200控制半导体存储器设备100的读取操作、写入操作、擦除操作和后台操作。控制器200提供半导体存储器设备100和主机host之间的接口。控制器200驱动用于控制半导体存储器设备100的固件。
163.控制器200包括随机存取存储器(ram)210、处理单元220、主机接口(i/f)230、存储器接口(i/f)240和错误校正块250。ram210用作处理单元220的工作存储器、半导体存储器设备100和主机host之间的高速缓存存储器、以及半导体存储器设备100和主机host之间的缓冲存储器中的任一项。
164.处理单元220控制控制器200的整体操作。在图7中所示的数据转换器201和命令生成器203可以被配置为由图21中所示的处理单元220执行的固件。
165.主机i/f 230包括用于在主机host和控制器200之间交换数据的协议。在一个实施例中，控制器200通过各种接口协议中的至少一种接口协议与主机host通信，各种接口协议诸如是通用串行总线(usb)协议、多媒体卡(mmc)协议、外围组件互连(pci)协议、pci-快速(pci-e)协议、高级技术附件(ata)协议、串行ata协议、并行ata协议、小型计算机系统接口(scsi)协议、增强型小型磁盘接口(esdi)协议、电子集成驱动器(ide)协议、以及私有协议。
166.存储器i/f 240与半导体存储器设备100接口连接。例如，存储器i/f 240可以包括nand接口或nor接口。
167.错误校正块250被配置为：通过使用错误校正码(ecc)，来检测和校正从半导体存
储器设备100接收的数据的错误。处理单元220可以基于错误校正块250的错误检测结果，来控制半导体存储器设备100以调整读取电压，并且执行重新读取。
168.控制器200和半导体存储器设备100可以被集成到一个半导体设备中。在一个实施例中，控制器200和半导体存储器设备100可以被集成到一个半导体设备中，以构成存储器卡。例如，控制器200和半导体存储器设备100可以被集成到一个半导体设备中，以构成存储器卡，存储器卡诸如是pc卡(个人计算机存储器卡国际协会(pcmcia))、紧凑型闪存(cf)卡、智能媒体卡(sm或smc)、记忆棒、多媒体卡(mmc、rs-mmc或mmcmicro)、sd卡(sd、minisd、microsd或sdhc)、或通用闪存(ufs)。
169.控制器200和半导体存储器设备100可以被集成到一个半导体设备中，以构成半导体驱动器(固态驱动器(ssd))。半导体驱动器ssd包括被配置成将数据存储在半导体存储器中的存储器系统1000。当包括控制器200和半导体存储器设备100的存储器系统1000被用作半导体驱动器ssd时，可以显著改进连接到存储器系统1000的主机host的操作速度。
170.在另一示例中，包括控制器200和半导体存储器设备100的存储器系统1000可以被实现为电子设备的各种部件之一，电子设备诸如是计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航系统、黑匣子、数码相机、3维电视、数字音频记录仪、数字音频播放器、数字图片记录仪、数字图片播放器、数字视频记录仪、数字视频播放器、能够在无线环境中传送/接收信息的设备、构成家庭网络的各种电子设备之一、构成计算机网络的各种电子设备之一、构成远程信息处理网络的各种电子设备之一、rfid设备、或者构成计算系统的各种部件之一。
171.在一个实施例中，半导体存储器设备100和包括半导体存储器设备100的存储器系统可以以各种形式被封装。例如，半导体存储器设备100或存储器系统可以以诸如以下方式被封装：层叠封装(pop)、球栅阵列(bga)、芯片级封装(csp)、塑料引线芯片载体(plcc)、塑料双列直插式封装(pdip)、华夫包式裸片、晶片形式的裸片、板上芯片(cob)、陶瓷双列直插式封装(cerdip)、塑料度量方形扁平包(mqfp)、薄型方形扁平包(tqfp)、小外形集成电路(soic)、收缩型小外形封装(ssop)、薄型小外形封装(tsop)、系统级封装(sip)、多芯片封装(mcp)、晶片级制造封装(wfp)或晶片级加工堆叠封装(wsp)。
172.图22是图示图21所示的存储器系统的一个应用示例的框图。
173.参考图22，存储器系统2000包括半导体存储器设备2100和控制器2200。半导体存储器设备2100包括多个半导体存储器芯片。多个半导体存储器芯片被划分成多个组。
174.在图22中，图示了多个组通过第一信道至第k信道ch1至chk与控制器2200通信的情况。每个半导体存储器芯片可以与参考图2描述的半导体存储器设备100相同地被配置和操作。
175.每个组通过一个公共信道与控制器2200通信。控制器2200与参考图21描述的控制器200相同地被配置，并且通过多个信道ch1至chk控制半导体存储器设备2100的多个存储器芯片。
176.图23是图示包括参考图22描述的存储器系统的计算系统3000的框图。
177.参考图23，计算系统3000包括中央处理单元3100、ram 3200、用户接口3300、电源3400、系统总线3500和存储器系统2000。
178.存储器系统2000通过系统总线3500电连接到中央处理单元3100、ram 3200、用户接口3300和电源3400。通过用户接口3300提供的数据或由中央处理单元3100处理的数据被存储在存储器系统2000中。
179.在图23中，图示了半导体存储器设备2100通过控制器2200连接到系统总线3500的情况。然而，半导体存储器设备2100可以直接连接到系统总线3500。控制器2200的功能可以由中央处理单元3100和ram 3200执行。
180.在图23中，图示了提供有参考图22描述的存储器系统2000的情况。然而，存储器系统2000可以由参考图21描述的包括控制器200和半导体存储器设备100的存储器系统代替。
181.根据本公开的一个实施例是一种半导体存储器设备，该半导体存储器设备能够快速检查在其中存储数据的存储器块的阈值电压分布是否已经降级。
182.此外，根据本公开的一个实施例是一种控制器，该控制器能够快速检查半导体存储器设备中的存储器块的阈值电压分布是否已经降级。
183.虽然已经参考本公开的一些实施例示出和描述了本公开，但是本领域技术人员应当理解，在不脱离本公开的由所附权利要求及其等同物所定义的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，本公开的范围不应当限于上述实施例，而是应当由所附权利要求及其等同物确定。
184.在上述实施例中，可以选择性地执行全部步骤，或者可以省略部分步骤。在每个实施例中，步骤并非必须根据所描述的顺序被执行，并且可以被重新布置。在本说明书和附图中公开的实施例仅是用于促进对本公开的理解的示例，并且本公开不限于此。也就是说，对于本领域技术人员而言明显的是，可以基于本公开的技术范围进行各种修改。
185.此外，已经在附图和说明书中图示和描述了本公开的实施例。尽管在此使用特定术语，但是这些术语仅是为了解释本公开的实施例。因此，本公开不限于上述实施例，并且在本公开的精神和范围内可以有许多变型。对于本领域技术人员明显的是，除了本文公开的实施例之外，还可以基于本公开的技术范围进行各种修改。

技术特征：

1.一种控制器的操作方法，所述控制器用于控制包括多个存储器单元的半导体存储器设备，所述方法包括：生成要被存储在所述半导体存储器设备的被选择的页中的编程数据；以及控制所述半导体存储器设备，以将所述编程数据编程在所述被选择的页中，其中所述编程数据中的预定位置处的位数据是用于允许对应的存储器单元的阈值电压维持擦除状态的数据。2.根据权利要求1所述的方法，其中根据从主机接收的用户数据来生成所述编程数据。3.根据权利要求1所述的方法，其中所述编程数据中的所述预定位置处的所述位数据是1。4.根据权利要求3所述的方法，还包括：向所述半导体存储器设备传输针对包括所述被选择的页的被选择的存储器块的检测读取命令；从所述半导体存储器设备接收读取数据；以及确定所述读取数据中的预定位置处的位数据是否是1。5.根据权利要求4所述的方法，还包括：响应于确定所述读取数据中的所述预定位置处的所述位数据是1，确定所述被选择的存储器块中包括的存储器单元的阈值电压分布未降级。6.根据权利要求4所述的方法，还包括：响应于确定所述读取数据中的所述预定位置处的所述位数据是0，确定所述被选择的存储器块中包括的存储器单元的阈值电压分布已经降级。7.根据权利要求6所述的方法，还包括将存储在所述被选择的存储器块中的数据移动到另一个存储器块。8.一种包括多个存储器块的半导体存储器设备的操作方法，所述方法包括：接收来自控制器的读取命令；检查所述读取命令的类型并且获得检查结果；以及基于所述检查结果，对所述多个存储器块中的被选择的存储器块执行与所述读取命令相对应的读取操作。9.根据权利要求8所述的方法，其中当所述读取命令的类型是正常读取命令时，执行所述读取操作包括：将读取电压施加到与所述被选择的存储器块连接的多个字线中的、与成为所述正常读取命令的目标的页连接的字线；以及将读取通过电压施加到与所述被选择的存储器块连接的所述多个字线中的其它字线。10.根据权利要求8所述的方法，其中当所述读取命令的类型是检测读取命令时，执行所述读取操作包括：将读取电压施加到与所述被选择的存储器块连接的多个字线。11.根据权利要求10所述的方法，还包括：将通过执行所述读取操作获得的读取数据传输到所述控制器。12.一种用于控制半导体存储器设备的控制器，所述半导体存储器设备包括多个存储器单元，所述控制器包括：数据转换器，被配置为基于用户数据，生成要被存储在所述半导体存储器设备的被选
择的页中的编程数据；以及命令生成器，被配置为生成编程命令，所述编程命令用于控制所述半导体存储器设备，以将所述编程数据编程在所述被选择的页中，其中所述编程数据中的预定位置处的位数据是用于允许对应的存储器单元的阈值电压维持擦除状态的数据。13.根据权利要求12所述的控制器，其中所述数据转换器包括：随机化器，能够通过将所述用户数据随机化来生成临时数据；以及数据反转部件，能够基于所述临时数据的预定位置处的位，来选择性地反转所述临时数据。14.根据权利要求13所述的控制器，其中当所述临时数据的所述预定位置处的所述位是1时，所述数据反转部件能够输出所述临时数据作为所述编程数据。15.根据权利要求13所述的控制器，其中：当所述临时数据的所述预定位置处的所述位是0时，所述数据反转部件能够以位为单位反转所述临时数据；以及当所述临时数据的所述预定位置处的所述位是0时，所述数据反转部件能够输出经反转的所述临时数据作为所述编程数据。16.根据权利要求12所述的控制器，其中所述数据转换器包括：随机化器，能够通过将所述用户数据随机化来生成临时数据；以及虚设位插入部件，能够在所述临时数据的预定位置处插入虚设位。17.根据权利要求16所述的控制器，其中所述虚设位插入部件能够在所述临时数据的所述预定位置处插入位1。18.根据权利要求12所述的控制器，其中所述命令生成器向所述半导体存储器设备传输针对包括所述被选择的页的被选择的存储器块的检测读取命令。19.根据权利要求18所述的控制器，其中所述控制器被配置为：基于所接收的与所述检测读取命令相对应的读取数据，确定所述被选择的存储器块中包括的存储器单元的阈值电压分布是否已经降级。20.根据权利要求19所述的控制器，其中所述控制器被配置为：当所述读取数据的预定位置处的位数据是1时，确定所述被选择的存储器块中包括的所述存储器单元的所述阈值电压分布未降级；以及当所述读取数据的所述预定位置处的所述位数据是0时，确定所述被选择的存储器块中包括的所述存储器单元的所述阈值电压分布已经降级。

技术总结

公开了一种控制器的操作方法，该控制器用于控制包括多个存储器单元的半导体存储器设备的操作。在控制器的该操作方法中，生成要被存储在半导体存储器设备的被选择的页中的编程数据，并且控制半导体存储器设备，以将编程数据编程在被选择的页中。编程数据中的预定位置处的位数据是用于允许对应的存储器单元的阈值电压维持擦除状态的数据。阈值电压维持擦除状态的数据。阈值电压维持擦除状态的数据。