RAM阵列的自检及初始化电路、芯片的制作方法

ram阵列的自检及初始化电路、芯片
技术领域
1.本发明涉及芯片技术领域，尤其涉及一种ram阵列的自检及初始化电路、芯片。

背景技术：

2.在通用的mcu（micro control unit，微控制单元）中，ram（random access memory，随机存取存储器）是最常见的数据存储器，它可以随时读写，速度很快，是与cpu（central processing unit，中央处理器）直接交换数据的内部存储器，通常作为运行程序的临时数据存储介质。常用的ram阵列并没有复位的功能，上电后ram阵列的初始值都是随机值，此时，直接读取带有ecc（error correcting code，错误检查和纠正）效验的ram阵列会产生校验错误，从而使得ram阵列存储数据的可靠性和使用灵活性无法保证。

技术实现要素：

3.本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的第一个目的在于提出一种ram阵列的自检及初始化电路，以提高ram阵列存储数据的可靠性和使用灵活性。
4.本发明的第二个目的在于提出一种芯片。
5.为达到上述目的，本发明第一方面实施例提出了一种ram阵列的自检及初始化电路，所述电路包括：控制及状态寄存器，用于接收系统总线传输的操作指令，并根据所述操作指令输出触发信号和相应的功能选择信号；ram阵列接口通路选择器，连接在ram读写控制器和ram阵列之间；自检及初始化主电路，与所述控制及状态寄存器、所述ram阵列接口通路选择器分别连接，用于在接收到所述触发信号之后，输出第一总线切换信号至所述ram阵列接口通路选择器，以取得所述ram阵列的存取控制权，以及根据所述功能选择信号通过所述ram阵列接口通路选择器对所述ram阵列进行burst操作，以实现对所述ram阵列的自检、初始化、或者自检及初始化。
6.为达到上述目的，本发明第二方面实施例提出了一种芯片，所述芯片内置有上述的ram阵列的自检及初始化电路。
7.本发明实施例的ram阵列的自检及初始化电路、芯片，通过控制及状态寄存器接收系统总线传输的操作指令，并根据操作指令输出触发信号和相应的功能选择信号；自检及初始化主电路，与控制及状态寄存器、ram阵列接口通路选择器分别连接，用于在接收到触发信号之后，输出第一总线切换信号至ram阵列接口通路选择器，以取得ram阵列的存取控制权，以及根据功能选择信号通过ram阵列接口通路选择器对ram阵列进行burst操作，以实现对ram阵列的自检、初始化、或者自检及初始化。由此，上述ram阵列的自检及初始化电路，可以实现对ram阵列进行自检和使用前的数值初始化，保证ram阵列存储数据的可靠性和使用灵活性，有效提高ram阵列自检及初始化的效率和便利性，提高ram的存储安全。而且，通过设置一个ram阵列接口通路选择器，在需要对ram阵列进行自检或初始化时，仅需控制该ram阵列接口通路选择器开启自检及初始化主电路对ram阵列进行读操作和写操作的通路
即可，从而进一步降低了需要耗费的运行时长，从而进一步提高ram阵列的可靠性与使用灵活性。
8.本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
9.图1是本发明一个实施例的ram阵列的自检及初始化电路的结构示意图；图2是本发明另一个实施例的ram阵列的自检及初始化电路的结构示意图；图3是本发明又一个实施例的ram阵列的自检及初始化电路的结构示意图；图4是本发明一个示例的ram阵列的自检及初始化电路的结构示意图；图5是本发明一个示例的ram阵列的自检及初始化电路的工作流程图；图6是本发明实施例的芯片的结构框图。
具体实施方式
10.下面参考附图描述本发明实施例的ram阵列的自检及初始化电路、芯片，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。参考附图描述的实施例是示例性的，不能理解为对本发明的限制。
11.图1是本发明一个实施例的ram阵列的自检及初始化电路的结构示意图。
12.如图1所示，ram阵列的自检及初始化电路10包括：控制及状态寄存器100、ram阵列接口通路选择器200、自检及初始化主电路300。
13.其中，控制及状态寄存器100，用于接收系统总线500传输的操作指令，并根据操作指令输出触发信号和相应的功能选择信号；ram阵列接口通路选择器200，连接在ram读写控制器400和ram阵列600之间；自检及初始化主电路300，与控制及状态寄存器100、ram阵列接口通路选择器200分别连接，用于在接收到触发信号之后，输出第一总线切换信号至ram阵列接口通路选择器200，以取得ram阵列600的存取控制权，以及根据功能选择信号通过ram阵列接口通路选择器200对ram阵列600进行burst操作，以实现对ram阵列600的自检、初始化、或者自检及初始化。该burst操作为地址不断加1的连续读或者连续写的操作从ram阵列600的最低地址扫描到最高地址，相对于非burst操作，对ram阵列600有着更高的执行效率。
14.具体地，在不需要对ram阵列600进行自检或初始化时，ram阵列接口通路选择器200选择关闭自检及初始化主电路300读写ram阵列600的通路。在需要对ram阵列600进行自检或初始化时，控制及状态寄存器100通过系统总线500接收操作指令，控制及状态寄存器100向自检及初始化主电路300发出触发信号，自检及初始化主电路300在接收到触发信号之后，控制ram阵列接口通路选择器200进行通路选择，以使支持自检及初始化主电路300对ram阵列600进行读操作和写操作的通路开启。而且，控制及状态寄存器100还向自检及初始化主电路300发出功能选择信号，自检及初始化控制器303在接收到功能选择信号之后，对ram阵列600进行对应的处理。
15.需要说明的是，系统总线500一般传输都是地址、读写数据和读写控制，不包括特殊的操作指令，但是数据里面可以认为包含着操作指令。
16.由此，上述ram阵列的自检及初始化电路10，可以实现对ram阵列600进行自检和使
用前的数值初始化，保证ram阵列600存储数据的可靠性和使用灵活性。而且，通过设置进行burst操作这样的硬件方式对ram阵列600执行读、写操作，可以实现无需消耗代码量和cpu资源即可对ram阵列600执行读、写操作，降低需要耗费的运行时长。而且，通过设置一个ram阵列接口通路选择器200，在需要对ram阵列600进行自检或初始化时，仅需控制该ram阵列接口通路选择器200开启自检及初始化主电路300对ram阵列600进行读操作和写操作的通路即可，从而进一步降低了需要耗费的运行时长。而且，由于自检、初始化的运行时长降低，使得可以在上电后或程序的运行间隔中进行自检或初始化，从而进一步提高了性能。
17.在本发明的一个实施例中，参见图2，ram阵列接口通路选择器200具有使用通路和检测通路，其中，ram读写控制器400通过使用通路对ram阵列600进行读操作和写操作，自检及初始化主电路300通过检测通路对ram阵列600进行读操作和写操作。具体而言，在正常情况下，ram阵列接口通路选择器200的通路为使用通路，在该通路下，自检及初始化主电路300无法对ram阵列600进行读操作和写操作，ram读写控制器400通过使用通路对ram阵列600进行读操作和写操作。而在需要对ram阵列600进行自检或初始化时，自检及初始化主电路300控制ram阵列接口通路选择器200进行通路选择，将使用通路切换为检测通路，在检测通路下，自检及初始化主电路300能够对ram阵列600进行读操作和写操作，而ram读写控制器400无法对ram阵列600进行读操作和写操作。
18.在本发明的一个实施例中，功能选择信号包括自检信号时，自检及初始化主电路300具体用于：确定读操作和写操作的次数n、操作序列集{s1,
…
,si,
…
,sn}和操作地址集{a1,
…
,ai,
…
,an}，其中，si={s
i1
,
…
,s
ij
,
…
,s
in
}，表示第i次读操作或第i次写操作的操作序列集，s
ij
表示第i次读操作或第i次写操作的第j个操作序列,ai={a
i1
,
…
,a
ij
,
…
,a
in
}，表示第i次读操作或第i次写操作的操作地址集，a
ij
表示操作序列s
ij
对应的操作地址；针对第i次写操作，采用burst方式向ram阵列600写入操作序列集si，且操作序列集si中的操作序列s
ij
写入ram阵列600的操作地址a
ij
，针对第i次读操作，采用burst方式从ram阵列600的操作地址a
ij
读取数据，并将该数据与在操作地址a
ij
写入的操作序列s
ij
进行比对，得到n个读检验信号；根据n个读检验信号，确定自检是否通过。
19.作为一个示例，假设读操作和写操作的次数均为2，则操作序列集为{s1,s2},操作地址集为{a1，a2}，并假设操作序列集s1为{1010
…
，0101
…
，1010
…
，0101
…
，
…
}，操作序列集s2为{0101
…
，1010
…
，0101
…
，1010
…
，
…
}，则首先采用burst方式遍历操作地址集a1中的操作地址，并将操作序列集s1中的操作序列按照上述将s
1j
写入a
1j
的方式写入对应的操作地址集a1中的操作地址，采用burst方式遍历操作地址集a1中的操作地址，读取各操作地址中的数据，判断读取得到的数据集与操作序列集s1是否一致。其次，采用burst方式遍历操作地址集a2中的操作地址，并将操作序列集s2中的操作序列按照上述将s
2j
写入a
2j
的方式写入对应的操作地址集a2中的操作地址，采用burst方式遍历操作地址集a2中的操作地址，读取各操作地址中的数据，判断读取得到的数据集与操作序列集s2是否一致。在获取两次比较结果后，可以根据预设规则判断自检是否通过，比如说，可以令在两次比较结果均为一致时，确定自检通过。
20.由此，可以通过一种简单的方法实现对ram阵列600进行自检，该方法中写入ram阵列600不同地址中的操作序列已预设，从而可以进一步降低需要消耗的代码量和cpu资源，进一步降低需要耗费的运行时长。
21.在本发明的一个实施例中，功能选择信号包括初始化信号时，自检及初始化主电路300具体用于：采用burst方式向ram阵列600写入初始化操作序列。
22.在本发明的一个实施例中，参见图3，自检及初始化主电路300包括：序列通道选择器301，序列通道选择器301包括m个序列通路，m个序列通路对应m个操作序列，序列通道选择器301用于向相等比较器302的第一输入端和总线控制器304输出操作序列，其中，操作序列集中的操作序列选自m个操作序列；相等比较器302，相等比较器302的第二输入端与总线控制器304连接，以获取从ram阵列600的读取数据，相等比较器302用于比较写入的操作序列和读取数据，并输出读检验信号至自检及初始化控制器303；自检及初始化控制器303，与控制及状态寄存器100、序列通道选择器301、ram阵列接口通路选择器200分别连接，用于在接收到触发信号之后，输出总线切换信号至ram阵列接口通路选择器200，根据功能选择信号输出操作地址、片选信号至总线控制器304和控制序列通道选择器301输出相应的操作序列，以及根据读检验信号确定自检是否通过；总线控制器304，与ram阵列接口通路选择器200连接，用于将操作地址、片选信号、操作序列和ram阵列600的端口进行匹配转换，以实现对ram阵列600的读操作和写操作，保证对ram阵列600的burst操作能够顺利进行。
23.具体地，序列通道选择器301包括m个序列通路，该m个序列通路对应m个操作序列，该m个操作序列包括上述操作序列集si中的操作序列和上述初始化操作序列，即可以通过控制序列通道选择器301进行通路选择来确定写入ram阵列600中的数据。由此，通过硬件的方式实现将数据写入ram阵列600，进一步降低需要消耗的代码量和cpu资源，进一步降低需要耗费的运行时长。
24.下面结合图4所示的具体示例进行详细说明，在该具体示例中，m的取值为3，3个操作序列包括连续循环的1010序列、0101序列和0000序列。
25.具体地，在正常情况下，ram阵列接口通路选择器200打开使用通路，关闭检测通路，ram读写控制器400经使用通路对ram阵列600进行读操作和写操作。
26.在需要对ram阵列600进行自检或初始化时，通过系统总线500向控制及状态寄存器100传输操作指令，控制及状态寄存器100在接收到该操作指令后，向自检及初始化控制器303发送触发信号和功能选择信号。自检及初始化控制器303通过trig接口接收该触发信号，并通过func接口接收功能选择信号。自检及初始化控制器303通过switch接口向ram阵列接口通路选择器200发送总线切换信号，ram阵列接口通路选择器200在接收到该总线切换信号后，将通路由使用通路切换为检测通路，以便自检及初始化主电路300能够对ram阵列600执行读操作和写操作。
27.在ram阵列接口通路选择器200从使用通路切换为检测通路后，自检及初始化控制器303通过addr接口进行地址输出以输出操作地址，通过cs接口输出片选信号，通过rw接口输出读写信号以使总线控制器304实现对ram阵列600的读操作和写操作，并向序列通道选择器301输出数据选择信号。
28.其中，若需要进行自检，上述自检及初始化控制器303通过数据选择信号控制序列通道选择器301选择输出操作序列集中的操作序列，以实现将不同的操作序列输入至对应的操作地址中。而且，总线控制器304读取ram阵列600中存储的数据，并将读取数据发送至相等比较器302，相等比较器302比较操作序列和读取数据，判断是否一致，并输出读校验信号至自检及初始化控制器303。
29.若需要进行初始化，上述自检及初始化控制器303通过数据选择信号控制序列通道选择器301选择输出初始化操作序列，以实现将初始化操作序列输入至被选择的操作地址中。
30.在自检、初始化、或者自检及初始化完成后，自检及初始化控制器303通过done接口输出结束信号至控制及状态寄存器100，以及在接收到相等比较器302输出的检验失败信号时，通过error接口输出错误信号至控制及状态寄存器100。
31.而且，自检及初始化主电路300还用于在自检、初始化、或者自检及初始化完成后，输出第二总线切换信号至ram阵列接口通路选择器200，以释放ram阵列600的存取控制权。
32.继续以上述示例进行说明，n的取值为2，m的取值为3，3个操作序列包括连续循环的1010序列、0101序列和0000序列，其中，0000序列为初始化操作序列。若根据功能选择信号确定对ram阵列600进行自检，则进行两次读操作和两次写操作，若根据功能选择信号确定对ram阵列600进行初始化，则进行一次写操作，若根据功能选择信号确定对ram阵列600进行自检和初始化，则进行三次写操作和两次读操作，分别为实现自检的两次写操作和两次读操作，以及实现初始化的一次写操作。
33.其中，在确定对ram阵列600进行自检和初始化时，参见图5，在第一次读操作和第一次写操作时，操作序列包括1010序列和0101序列，1010序列对应的操作地址为偶地址，0101序列对应的操作地址为奇地址；在第二次读操作和第二次写操作时，操作序列包括1010序列和0101序列，1010序列对应的操作地址为奇地址，0101序列对应的操作地址为偶地址。而且，上述第一总线切换信号为高电平信号，第二总线切换信号为低电平信号。
34.具体地，在接收到触发信号后，自检及初始化控制器303输出总线切换信号以取得ram阵列600的存取控制权，进而burst方式写入二进制数据1010
…
到ram阵列600的偶地址，并burst方式写入二进制数据0101
…
到ram阵列600奇地址。进而burst方式读取ram阵列600偶地址中的数据与1010
…
进行比较，并burst方式读取奇地址中的数据与0101
…
进行比较。
35.进一步地，burst方式写入二进制数据1010
…
到ram阵列600的奇地址，并burst方式写入二进制数据0101
…
到ram阵列600偶地址。进而burst方式读取ram阵列600奇地址中的数据与1010
…
进行比较，并burst方式读取偶地址中的数据与0101
…
进行比较。
36.由此，可以实现对ram阵列600进行自检。
37.在自检之后，burst方式将二进制数据0000
…
写入到所有的ram阵列600地址，从而实现对ram阵列600的初始化。
38.由此，可以实现对ram阵列600进行初始化。
39.在初始化也完成后，自检及初始化控制器303输出低电平的第二总线切换信号，释放ram阵列600的存取控制权。
40.综上，本发明实施例的ram阵列的自检及初始化电路，通过控制及状态寄存器接收系统总线传输的操作指令，并根据操作指令输出触发信号和相应的功能选择信号；自检及初始化主电路，与控制及状态寄存器、ram阵列接口通路选择器分别连接，用于在接收到触发信号之后，输出第一总线切换信号至ram阵列接口通路选择器，以取得ram阵列的存取控制权，以及根据功能选择信号通过ram阵列接口通路选择器对ram阵列进行burst操作，以实现对ram阵列的自检、初始化、或者自检及初始化。由此，上述ram阵列的自检及初始化电路，可以实现对ram阵列进行自检和使用前的数值初始化，保证ram阵列存储数据的可靠性和使
用灵活性，有效提高ram阵列自检及初始化的效率和便利性，提高ram的存储安全。而且，通过设置进行burst操作这样的硬件方式对ram阵列执行读、写操作，可以实现无需消耗代码量和cpu资源即可对ram阵列执行读、写操作，降低需要耗费的运行时长。而且，通过设置一个ram阵列接口通路选择器，在需要对ram阵列进行自检或初始化时，仅需控制该ram阵列接口通路选择器开启自检及初始化主电路对ram阵列进行读操作和写操作的通路即可，从而进一步降低了需要耗费的运行时长。而且，通过提出一种简单的对ram阵列进行自检的方法，提前预设与操作地址对应的操作序列，以及通过硬件的方式实现将数据写入ram阵列，进一步降低需要消耗的代码量和cpu资源，进一步降低需要耗费的运行时长。而且，上述的控制方法均为纯数字逻辑设计，硬件开销较小，易于在电路设计中实现。而且，在降低cpu资源消耗的同时，还可同步降低对dma（direct memory access，存储器直接访问）、flash空间等硬件资源的消耗。
41.图6是本发明实施例的芯片的结构框图。
42.如图6所示，芯片1000内置有ram阵列的自检及初始化电路10。
43.本发明实施例的芯片，通过上述的ram阵列的自检及初始化电路10，通过控制及状态寄存器接收系统总线传输的操作指令，并根据操作指令输出触发信号和相应的功能选择信号；自检及初始化主电路，与控制及状态寄存器、ram阵列接口通路选择器分别连接，用于在接收到触发信号之后，输出第一总线切换信号至ram阵列接口通路选择器，以取得ram阵列的存取控制权，以及根据功能选择信号通过ram阵列接口通路选择器对ram阵列进行burst操作，以实现对ram阵列的自检、初始化、或者自检及初始化。由此，上述ram阵列的自检及初始化电路，可以实现对ram阵列进行自检和使用前的数值初始化，保证ram阵列存储数据的可靠性和使用灵活性，有效提高ram阵列自检及初始化的效率和便利性，提高ram的存储安全。而且，通过设置进行burst操作这样的硬件方式对ram阵列执行读、写操作，可以实现无需消耗代码量和cpu资源即可对ram阵列执行读、写操作，降低需要耗费的运行时长。而且，通过设置一个ram阵列接口通路选择器，在需要对ram阵列进行自检或初始化时，仅需控制该ram阵列接口通路选择器开启自检及初始化主电路对ram阵列进行读操作和写操作的通路即可，从而进一步降低了需要耗费的运行时长。而且，通过提出一种简单的对ram阵列进行自检的方法，提前预设与操作地址对应的操作序列，以及通过硬件的方式实现将数据写入ram阵列，进一步降低需要消耗的代码量和cpu资源，进一步降低需要耗费的运行时长。而且，上述的控制方法均为纯数字逻辑设计，硬件开销较小，易于在电路设计中实现。而且，在降低cpu资源消耗的同时，还可同步降低对dma（direct memory access，存储器直接访问）、flash空间等硬件资源的消耗。
44.需要说明的是，在流程图中表示或在此以其他方式描述的逻辑和/或步骤，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备（如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统）使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或多个布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（ram），只读存
储器（rom），可擦除可编辑只读存储器（eprom或闪速存储器），光纤装置，以及便携式光盘只读存储器（cdrom）。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
45.应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（pga），现场可编程门阵列（fpga）等。
46.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
47.在本说明书的描述中，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，不能理解为对本发明的限制。
48.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
49.在本说明书的描述中，除非另有说明，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
50.在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
51.尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

技术特征：

1.一种ram阵列的自检及初始化电路，其特征在于，所述电路包括：控制及状态寄存器，用于接收系统总线传输的操作指令，并根据所述操作指令输出触发信号和相应的功能选择信号；ram阵列接口通路选择器，连接在ram读写控制器和ram阵列之间；自检及初始化主电路，与所述控制及状态寄存器、所述ram阵列接口通路选择器分别连接，用于在接收到所述触发信号之后，输出第一总线切换信号至所述ram阵列接口通路选择器，以取得所述ram阵列的存取控制权，以及根据所述功能选择信号通过所述ram阵列接口通路选择器对所述ram阵列进行burst操作，以实现对所述ram阵列的自检、初始化、或者自检及初始化。2.根据权利要求1所述的ram阵列的自检及初始化电路，其特征在于，所述功能选择信号包括自检信号时，所述自检及初始化主电路具体用于：确定读操作和写操作的次数n、操作序列集{s1,
…
,s
i
,
…
,s
n
}和操作地址集{a1,
…
,a
i
,
…
,a
n
}，其中，s
i
={s
i1
,
…
,s
ij
,
…
,s
in
}，表示第i次读操作或第i次写操作的操作序列集，s
ij
表示第i次读操作或第i次写操作的第j个操作序列,a
i
={a
i1
,
…
,a
ij
,
…
,a
in
}，表示第i次读操作或第i次写操作的操作地址集，a
ij
表示操作序列s
ij
对应的操作地址；针对第i次写操作，采用burst方式向所述ram阵列写入操作序列集s
i
，且操作序列集s
i
中的操作序列s
ij
写入所述ram阵列的操作地址a
ij
，针对第i次读操作，采用burst方式从所述ram阵列的操作地址a
ij
读取数据，并将该数据与在操作地址a
ij
写入的操作序列s
ij
进行比对，得到n个读检验信号；根据所述n个读检验信号，确定自检是否通过。3.根据权利要求2所述的ram阵列的自检及初始化电路，其特征在于，所述功能选择信号包括初始化信号时，所述自检及初始化主电路具体用于：采用burst方式向所述ram阵列写入初始化操作序列。4.根据权利要求3所述的ram阵列的自检及初始化电路，其特征在于，所述自检及初始化主电路包括：序列通道选择器，所述序列通道选择器包括m个序列通路，所述m个序列通路对应m个操作序列，所述序列通道选择器用于向相等比较器的第一输入端和总线控制器输出操作序列，其中，所述操作序列集中的操作序列选自所述m个操作序列；所述相等比较器，所述相等比较器的第二输入端与所述总线控制器连接，以获取从所述ram阵列的读取数据，所述相等比较器用于比较写入的操作序列和所述读取数据，并输出读检验信号至自检及初始化控制器；所述自检及初始化控制器，与所述控制及状态寄存器、所述序列通道选择器、所述ram阵列接口通路选择器分别连接，用于在接收到所述触发信号之后，输出总线切换信号至所述ram阵列接口通路选择器，根据所述功能选择信号输出操作地址、片选信号至总线控制器和控制所述序列通道选择器输出相应的操作序列，以及根据所述读检验信号确定自检是否通过；所述总线控制器，与所述ram阵列接口通路选择器连接，用于将所述操作地址、所述片选信号、所述操作序列和所述ram阵列的端口进行匹配转换，以实现对所述ram阵列的读操作和写操作。
5.根据权利要求4所述的ram阵列的自检及初始化电路，其特征在于，所述自检及初始化控制器还用于：在自检、初始化、或者自检及初始化完成后，输出结束信号至所述控制及状态寄存器，以及在接收到所述相等比较器输出的检验失败信号时，输出错误信号至所述控制及状态寄存器。6.根据权利要求4所述的ram阵列的自检及初始化电路，其特征在于，所述ram阵列接口通路选择器具有使用通路和检测通路；其中，所述ram读写控制器通过所述使用通路对所述ram阵列进行读操作和写操作，所述总线控制器通过所述检测通路对所述ram阵列进行读操作和写操作。7.根据权利要求1所述的ram阵列的自检及初始化电路，其特征在于，所述自检及初始化主电路还用于在自检、初始化、或者自检及初始化完成后，输出第二总线切换信号至所述ram阵列接口通路选择器，以释放所述ram阵列的存取控制权。8.根据权利要求7所述的ram阵列的自检及初始化电路，其特征在于，所述第一总线切换信号为高电平信号，所述第二总线切换信号为低电平信号。9.根据权利要求4所述的ram阵列的自检及初始化电路，其特征在于，n的取值为2，m的取值为3，3个操作序列包括连续循环的1010序列、0101序列和0000序列，其中，所述0000序列为所述初始化操作序列，在第一次读操作和第一次写操作时，操作序列包括1010序列和0101序列，1010序列对应的操作地址为偶地址，0101序列对应的操作地址为奇地址；在第二次读操作和第二次写操作时，操作序列包括1010序列和0101序列，1010序列对应的操作地址为奇地址，0101序列对应的操作地址为偶地址。10.一种芯片，其特征在于，所述芯片内置有如权利要求1-9中任一项所述的ram阵列的自检及初始化电路。

技术总结

本发明公开了一种RAM阵列的自检及初始化电路、芯片，电路包括：控制及状态寄存器，用于接收系统总线传输的操作指令，并根据操作指令输出触发信号和相应的功能选择信号；RAM阵列接口通路选择器，连接在RAM读写控制器和RAM阵列之间；自检及初始化主电路，与控制及状态寄存器、RAM阵列接口通路选择器分别连接，用于在接收到触发信号之后，输出第一总线切换信号至RAM阵列接口通路选择器，以取得RAM阵列的存取控制权，以及根据功能选择信号通过RAM阵列接口通路选择器对RAM阵列进行burst操作，以实现对RAM阵列的自检、初始化、或者自检及初始化。该电路可以提高RAM阵列存储数据的可靠性和使用灵活性。用灵活性。用灵活性。