CoreConnect多级高速片上总线互连结构研究 作者：沈智芳， SHEN Zhi-fang
作者单位：咸宁职业技术学院，湖北，咸宁,437100
刊名：
湖北第二师范学院学报
英文刊名：JOURNAL OF HUBEI UNIVERSITY OF EDUCATION
年，卷(期)：2009，26(2)
被引用次数：0次
1.IBM 128-bit Processor Local Bus Architecture Specifications Vemion 4.6 2004
2.IBM On-Chip Peripheral Bus Architecture Specifications Version 2.1 2001
3.IBM 32-bit Device Control Register Bus Architecture Specifications Version 2.9 2000
4.Bricaud P J EP reuse creation for system-on-a-chip design 1999
1.学位论文黄林峰SoC片上总线结构设计实现2004 由于制造工艺的不断提高，芯片内部能够集成越来越多的功能.许多原来在板级与处理器连接的设备，现在都集成到了芯片内部，这种芯片称之为片上系统，即SoC(System-on-a-Chip).它可以避免许多PCB系统的缺点，减少系统功耗，达到轻薄化、低价化的目的；但是整个芯片的规模和复杂度变大，要求芯片设计人员必须解决原来由系统设计人员面临的一些问题.解决这些问题的关键是建立适合应用需求的总线结构.在SoC设计中，板级和ASIC中的总线结构己无法满足复杂的芯片要求，片上总线(On-Chip Bus,OCB)设计技术己成为目前SoC设计中的一个关键技术.如何方便快捷地集成IP核，使得SoC中各个功能模块的信息交互高效进行，都是该领域亟需解决的问题.该文完成的工作是由中科院计算所承担的一项国家863计划"高速32位嵌入式处理器"的一部分.这项计划的主要内容是以国产通用CPU龙芯一号为处理器核，设计一款高速32位SoC.该文首先阐述了片上总线技术的设计现状，比较了几个主要的片上总线结构.综合考虑后，该文在IBM CoreConnect结构的基础上，结合WISHBONE总线协议设计实现一款适合高速SoC使用的总线结构，我们将它命名为ICT-E32结构.该文详细介绍了ICT-E32总线结构的协议规范，组织结构.在此规范的基础上设计ICT-E32总线控制模块，分别提出总 线控制模块的各个部分的结构描述、功能描述和行为描述，并详细介绍它们的设计流程.为了适应SoC设计技术的特点，该文将总线控制模块设计成为可以参数化的软IP核，可以根据实际应用环境的改变而进行参数化调节.最后该文结合SoC系统仿真验证技术，讨论了总线控制模块的功能验证，静态时序分析和动态反标仿真验证的实现和其中遇到的问题，同时也结合SoC系统验证对总线结构采用软硬件协同验证技术进行测试验证. 2.期刊论文宋廷强.刘川来.周艳SOC设计中WISHBONE片上总线的设计与开发-青岛科技大学学报(自然科学版) 2003,24(5)
喷浆泵讨论了WISHBONE片上总线的主要实现技术及其在SoC可重用设计中的主要作用，以及WISHBONE体系结构在SoC中的应用，并以EPStar1嵌入式微处理器中WISHBONE的设计与实现为例，说明了采用WISHBONE片上总线实现SoC可重用设计的方法.
3.学位论文何伟SoC平台的片上总线设计及IP核集成技术研究2007
本文分析了基于平台的设计方法学，并对SoC平台中的片上总线设计及IP核的集成技术进行了研究.另外，考虑到目前SoC的验证是个非常大的挑战，依据该片上总线构建了一个集成化的验证环境来提高验证效率.主要工作如下:
1.研究了基于平台的设计方法学，包括SoC平台的概念、基于平台的设计流程、平台中使用的互连机制、并总结了该设计方法的优缺点.
2.基于层次化片上总线构建了一个SoC平台，并重点讨论了其中总线桥模块的设计过程.该模块采用了参数化的设计思想，易于在外设总线上进行IP核的集成，可以显著提高集成效率.
3.分析了功能验证的方法和基本流程，并从验证平台的架构、验证数据的组织和管理、验证IP的设计和系统脚本的设计四个方面阐述了集成化验证环境的构建过程，并利用该验证环境完成了片上总线桥的验证.该验证环境同样适用于使用该片上总线的SoC验证.
4.总结了IP核集成存在的问题及IP核集成的一般方法，使用该方法完成了IIC模块在外设总线IPBUS上的集成工作，并对接口的正确性进行了验证.
通过对上述内容的研究和实践，一方面积累了片上总线设计及IP核集成的经验，另一方面也为基于平台的设计方法学的应用奠定了一定的基础.
4.期刊论文李瑞.张春元.罗莉三种常用SoC片上总线的分析与比较-单片机与嵌入式系统应用2004,""(2)
随着集成电路设计技术的发展，在片上系统(SoC)中，越来越多地使用各种功能IP核部件构成系统.总线是这些部件连接的主要方式，目前有数家公司和组织研发了多种面向SoC设计的总线系统.本文介绍
SoC中常用的三种片上总线AMBA、Wishbone和Avalon，分析和比较其特性，并针对其不同的特点阐述其使用范围.
5.学位论文董昕SoC架构下片上总线的研究与设计2006
aoi测试
SoC (System On a Chip)又称为片上系统，是指将微处理器、模拟IP核、数字IP核和存储器（或片外存储器接口）集成在单一芯片上。SoC的典型结构一般由单个或多个高性能的CPU/DSP来担当主控制器或软件处理单元，并利用总线方式来连接各个功能IP。在这种结构中，系统片上总线是连接主控与各个功能IP之间的纽带和桥梁。因此片上总线架构和工作模式以及工作时序都会极大地影响SoC系统的运行效率。同时，对SoC系统中IP集成和可重用的需求，也使得性能优越的总线架构已成为SoC设计中的关键技术。
本文以国家863计划重大专项高清晰度数字电视（HDTV) SoC平台项目为背景，重点研究了高清晰度数字电视SoC系统中片上总线的选型，提出了HDTV SoC系统中总线架构的解决方案，并对总线进行了性能优化。
首先，文章在研究了目前SoC设计的基础上，介绍了几种典型的SoC设计架构，重点说明了设计中如何根据系统架构的实际需要选择合适的片上总线，并配合系统内的其它功能模块完成既定目标功能。
清洁在线
然后，说明了HDTV SoC作为机顶盒内解码芯片与一般SoC系统的相关性及其特点。根据HDTV SoC的自身特点以及设计要求，系统选用了以一个主设备控制多个从设备的星型总线（X-Bus）结构来实现一主多从星型拓扑结构，并实现了适合于HDTV SoC多核系统的总线架构解决方案。在HDTV SoC系统的设计过程中，由于采用了内核复用技术，因此在双处理器或多处理器之间往往存在着复杂的接口逻辑和时序关系，所以在完成SoC系统架构的设计之后，必须且首先要进行片上总线时序的验证以及相关路径的时序优化。本文依据X-Bus总线和HDTV SoC系统的特性，提出了插入流水线并重新划分系统模块的方法来改善SoC系统的时序性能，以确保系统的性能验证和功能实现的顺利完成。
最后，文章详细分析和讨论了有关时序验证和优化实现的结果，其结果表明所提出的系统架构的解决方案以及时序优化措施都具有良好性能以及适用的可行性。
现的正确完成，使得HDTV SoC作为一个多核系统能够正确高效地完成双处理器之间的通信。
采用针对HDTV SoC系统而优化的X-Bus总线，HDTV SoC系统正确地实现了各模块的内部互连，实现了既定功能。验证板的验证也表明了该系统具备对基于MPEG-2标准编码的数字电视信号的实时解码能力，系统工作频率达到高清数字电视信号108MHz的实时解码速率要求，从而具有良好的应用前景。
足球机器人6.期刊论文张丽媛.章军.陈新华.ZHANG Li-yuan.Zhang Jun.Chen Xin-hua三种SoC片上总线的分析与
比较-山东
科技大学学报（自然科学版）2005,24(2)
随着以IP核复用为基础的SoC设计技术的发展，工业界及研究组织正积极从事相关IP互联标准方案的制定工作.本文介绍了目前SoC设计中常用的三种片上总线标准，即IBM公司的CoreConnect总线、ARM公司的AMBA总线和OCP-IP组织的OCP总线，重点分析和比较了它们的特性，并针对它们不同的特点，阐述其合适的应用领域.
桥梁同步顶升
7.学位论文杨帆SoC片上总线的研究2004
作为国防十五预研项目"SoC在新一代战斗机的应用"的一部分，该课题的主要研究内容是采用标准片上总线设计一个以32位嵌入式微处理器为主处理器的片上系统(SoC).该系统中采用的IP核主要包括自主研发的兼容Intelx86定点指令集的定点微处理器核和兼容Intelx86浮点指令集的浮点微处理器核，还包括片上ROM核、连接SoC外部的接口等.但这些IP核的接口定义并不符合目前比较通行的几种片上总线标准.作者分别为这些IP核设计相应的片上总线接口，从而使它们符合有关的片上总线的协议规范.该论文的主要研究工作及研究成果如下:●研究AMBA ASB和AMBA AHB片上总线标准，对其中的各种传输类型的时序进行详细的分析.●在充分了解现有IP核的基础上，设计相应的满足片上总线标准的主设备和从设备接口，并根据需要实现片上总线标准中的各种类型的传输，包括突发传送等.●分析片上总
线系统中控制模块的功能，提出设计方案并给予实现.●提出并实现了一种连接ASB和AHB系统的桥接器.该桥接器由两部分构成:AHB_ASB桥接器，用于转接AHB主设备发出的对ASB从设备的传输.ASB_AHB桥接器，用于转接ASB主设备发出的对AHB从设备的传输.●建立仿真环境，并设计了一块基于串口的FPGA测试板以及支撑软件，从而实现从计算机的终端观察FPGA的运行状况.该论文为采用标准片上总线实现片上系统积累了一定的经验，并建立了ASB和AHB两种总线系统模型，以便于以后在系统功能扩展时加入新的模块.桥接器的设计也为方便的实现两种片上总线系统的传输提供了一种很好的解决方法.
8.学位论文仇培铭家庭网络核心SoC平台——基于AMBA的SoC通信架构研究2005
随着IC制造工艺的快速发展，在单一芯片上可以实现完整的系统功能，SoC(SystemOnChip)时代已经来临。由于传统的设计方法不能够满足SoC设计的需要，因此软硬件协同设计和IP复用技术成为加速SoC设计的关键技术。片上总线(OnChipBus)是SoC系统连接IP核，有效实现系统部件之间通信的主要手段。本文所涉及的研究工作是国家“863计划”SoC专项“家庭网络核心SoC平台解决方案”的子课题。在“家庭网络核心SoC平台解决方案”中，整个家庭网络控制及互联网络接入等各项功能集成在单一芯片上。为了实现系统部件间的有效通信，满足系统的各项指标要求，鉴于AMBA总线架构具有适用于高性能SOC系统的诸多优点及其作为受到业界广泛支持的工业标准，本课题组选择AMBA协议作为家庭网络核心平台的片上总线标准，设计实现基于AMBA标准的SoC系统总线。由于SoC通信架构
的选择关系到系统的整体性能，因此本文从拓扑和通信协议角度介绍了几种常见的通信架构模型，并从结构、时钟、传输属性以及仲裁策略等方面对片上总线架构的分类标准和性能指标进行了分析比较。AMBA协议为多层总线结构，目前包括四种不同的总线ASB、AHB、APB、AXI。本文着重对广泛使用的AHB总线的互连结构、传输属性以及内部仲裁控制逻辑策略等进行较为详细的介绍。对复杂系统设计中
AHB总线的变形结构Multi-AHB和AHB-Lite的应用进行较深入的研究，并针对家庭网关环境对高带宽和实时性的要求提出了AHB总线的可编程仲裁解决方案。在对AMBA总线协议进行深入研究的基础上，采用自上而下的软硬件协同设计方法，利用系统级建模语言SystemC对AMBA总线进行系统级建模；遵循可复用IP(IntellectualProperty)核开发流程，使用VHDL对AMBA总线部件及控制逻辑如仲裁器、解码器等进行RTL级设计，在XilinxISE和ModelsimEDA工具环境下对总线设计进行综合仿真，通过FPGA开发板工具对设计进行验证，最后生成IP软核。
本文所完成的AMBA总线部件的设计以IP软核形式出现，可作为家庭网络SoC平台的片内通信架构，也可以作为基于SoC的IP核的功能正确性与完整性的调试、验证平台，同时可以支持对其功能进行灵活修改以便在类似SoC设计中复用。
9.期刊论文田泽.张怡浩.于敦山.盛世敏.仇玉林SoC片上总线综述-半导体技术2003,28(11)
随着以IP核复用为基础的SoC设计技术的发展，工业界及研究组织积极从事相关IP互联标准方案的制定工作，从目前的研究和发展看，影响力较大的有IBM公司的CoreConnect、ARM公司的AMBA和Silicore Corp公司的Wishbone.基于现有IP互联接口标准技术的发展现状，本文对这三种SoC总线技术进行了详细介绍.
10.学位论文付昱SoC设计平台片上总线及测试技术研究2005
本文以8位SoC平台为载体，研究SoC的片上总线技术以及边界扫描技术(JTAG).所使用的处理器核是合肥工业大学微电子设计研究所自主知识产权的
8位RISC MCU软核——HGD08R01.基于该软核特点设计出片上总线，搭建SoC平台.在此基础上研究其中一个IP模块——JTAG模块及相关应用.完成的工作包括:1.8位SoC平台的片上总线结构及总线协议研究2.基于8位SoC平台的JTAG模块总体结构设计;3.JTAG模块各子模块的设计，包括JTAG核心模块、指令寄存器模块、数据选择模块和设备识别寄存器模块;4.利用基于仿真的功能验证方法，完成对JTAG模块的RTL级验证.
本文链接：d.g.wanfangdata/Periodical_pxyyj-hbjyxyxb200902024.aspx
授权使用：国防科技大学(gfkjdx)，授权号：4fd714f8-acc3-47c6-b5ff-9db2009a09ef变径套
下载时间：2010年7月13日
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议