通过监测金丝雀单元检测存储器单元干扰的系统和方法与流程

1.本公开总体上涉及存储器单元劣化的检测。更具体地，本公开涉及基于存储器中的金丝雀单元(canary cell)(即，对干扰明显更敏感的单元)的存储器单元干扰检测。

背景技术：

2.存储器(例如，动态随机访问存储器(dram))技术的不断进步导致单元密度增加，这意味着存储器单元被放置得彼此越来越靠近。尽管高单元密度提供了降低每位存储器成本的优点，但是它也对存储器可靠性具有负面影响。更特别地，高密度dram更可能遭受干扰，这是指不同存储器单元干扰(例如，典型地通过寄生结构)彼此的操作的现象。
3.行锤击(row hammer,rh)是一种类型的干扰，其在刷新间隔内重复激活dram的特定行时发生，从而引起相邻单元以比预期更快的速率泄漏电荷。如果泄漏单元的保持时间变得小于刷新周期，则这些单元可能会在刷新发生之前丢失其数据。因此，在刷新过程期间，损坏的数据将被读取并再次写回到dram，从而引起存储器错误。已经表明，恶意用户可以利用行锤击效应来访问或控制存储器。因此，减轻行锤击的影响对于确保存储器的可靠性很重要。
附图说明
4.图1图示了根据一个实施例的实施用于行锤击(rh)检测的金丝雀单元的示例性存储器单元阵列的示意图。
5.图2图示了根据一个实施例的示例性行锤击检测电路。
6.图3图示了根据一个实施例的示例性行锤击检测电路。
7.图4图示了根据一个实施例的示例性行锤击检测电路。
8.图5图示了根据一个实施例的示例性行锤击检测电路。
9.图6图示了根据一个实施例的用于减轻rh效应的示例性过程的流程图。
10.在这些附图中，相同的附图标记指代相同的附图元素。
具体实施方式
11.以下描述被呈现以使得本领域的任何技术人员能够制造和使用实施例，并且在特定应用及其要求的上下文中被提供。对所公开实施例的各种修改对于本领域技术人员来说将是显而易见的，并且在不脱离本公开的精神和范围的情况下，本文定义的一般原理可以应用于其他实施例和应用。因此，本公开的范围不限于所示实施例，而旨在符合与本文公开的原理和特征一致的最大范围。
12.所公开的实施例提供了对减轻存储器中的“行锤击”效应的技术问题的解决方案。更具体地，存储器可以实施金丝雀单元(即，更弱并且当受到干扰时更容易泄漏电荷的存储器单元)。通过监测金丝雀单元的状态，可以检测到对存储器单元的干扰(例如，可能的行锤击事件)，并且可以在对存储内容造成真正的损坏之前及时地采取补救措施(例如，执行附
加的刷新周期)。在一个实施例中，使用耦接到金丝雀单元的rh检测电路来监测金丝雀单元的状态。rh检测电路可以包括一个或多个晶体管。进出金丝雀单元的电荷的泄漏会导通或关断(多个)晶体管，从而生成rh检测输出。rh检测输出又可以根据预定策略触发补救存储器操作(例如，按需刷新操作)的执行。类似的检测电路除了检测对存储器单元的干扰之外还可以用于检测其他类型的存储器问题。例如，检测电路可以用于检测可变保持率(vrt)缺陷，这些缺陷是由某些存储器单元的老化速率增加而引起的，因为老化过程会使电荷泄漏增加。
13.图1图示了根据一个实施例的实施用于rh检测的金丝雀单元的示例性存储器单元阵列的示意图。在图1中，存储器单元阵列100可以包括排列成具有行和列的阵列的多个存储器单元。每个存储器单元可以包括保持电荷的电容器以及可以导通或关断以对电容器充电(例如，写入)或放电(例如，读取)的晶体管。
14.一行(例如，行102或行104)中的存储器单元可以同时被激活，并且还可能受来自邻近行的rh的影响。例如，重复激活行102会引起行104中的存储器单元泄漏电荷。类似地，重复激活行104会引起行102中的存储器单元泄漏电荷。如前所述，存储器单元的电荷损失会导致存储器单元在下一次存储器刷新操作或读取/写入操作之前丢失其数据。如果发生受害行从多于一侧受到攻击的双锤击或扩展的n路锤击，则受害行可能以更快的速率丢失数据，从而导致更严重的rh效应。如前所述，rh效应还可能被黑客利用以访问或控制存储器。为了减轻rh效应的负面影响，在单元电荷耗尽之前检测rh非常重要。在一些实施例中，可以在存储器阵列中实施金丝雀单元，以在遭受rh的正常存储器单元丢失其电荷之前检测rh。
15.在一些实施例中，每行存储器单元可以包括一个或多个金丝雀单元，金丝雀单元是较弱的存储器单元并且比常规单元更容易受到rh的影响。换句话说，金丝雀单元将以比正常存储器单元更快的速率丢失其电荷。因此，通过监测金丝雀单元的状态，可以在金丝雀单元的同一行上的这些单元丢失其所有电荷之前快速检测到rh。在图1所示的示例中，行102和104分别包括金丝雀单元106和108，并且金丝雀单元112和114各自位于不同的行上。注意，没有必要将金丝雀单元放置在同一列中。事实上，金丝雀单元可以被随机地放置在存储器中。在图1所示的示例中，每行包括单个金丝雀单元。实际上，每行中金丝雀单元的数量可以是一个或多于一个。所有金丝雀单元都可以预先配置为保持电荷(例如，表示逻辑“1”)。当rh发生时，金丝雀单元(例如，单元106)丢失其电荷并且从逻辑“1”翻转到逻辑“0”16.因此，可以通过读取金丝雀单元的位值来实现rh检测。如果存储在金丝雀单元中的值从“1”变为“0”，则表明整行都经历了rh。因为金丝雀单元比常规单元更快地丢失其电荷，所以当存储在金丝雀单元中的位值翻转(例如，从“1”到“0”)时，常规存储器单元仍可以保留其电荷的一部分并保持正确的数据。因此，如果某一特定行中的金丝雀单元检测到该行上的rh，并且及时地应用了补救措施，则可以降低甚至消除rh对该行的影响。
17.然而，通过读取金丝雀单元来检测rh需要附加的存储器读取操作，这可能需要附加的控制逻辑。而且，附加的读取操作还会招致存储器的能量和性能开销。为了减少能量消耗并且简化rh检测操作，在一些实施例中，代替读取金丝雀单元，可以通过rh检测电路来监测金丝雀单元的状态，该rh检测电路生成rh检测输出以指示已经检测到特定行上的rh。
18.图2图示了根据一个实施例的示例性行锤击检测电路。在图2中，金丝雀单元200可
以包括晶体管202和电容器204。在图2所示的示例中，晶体管202是n沟道金属氧化物半导体场效应晶体管(mosfet)，其是半导体存储器的常用构造块，但是也可以使用其他类型的晶体管来构造存储器单元。注意，金丝雀单元200可以具有与常规存储器单元相同的结构。然而，金丝雀单元200可以被专门设计成比常规存储器单元更弱，这意味着金丝雀单元200在受到干扰时(例如，由于rh)以更高的速率泄漏电荷。与常规或正常存储器单元中的晶体管和电容器相比，这可以通过稍微改变晶体管202和电容器204的设计(例如，尺寸)来实现。在一些实施例中，金丝雀单元200可以被设计成以比平均存储器单元高10％至30％的速率泄漏电荷。金丝雀单元的敏感性与能量效率之间存在折衷。
19.图2还示出了金丝雀单元200耦接到rh检测电路210。rh检测电路210包括直接耦接到金丝雀单元200的p沟道晶体管212和耦接到晶体管212的n沟道晶体管214。rh检测电路210可以进一步包括分别耦接到p沟道晶体管212和n沟道晶体管214的电阻器216和218。p沟道晶体管212以使得p沟道晶体管212的栅极耦接到电容器204和n沟道晶体管202的方式耦接到金丝雀单元200。n沟道晶体管214的栅极耦接到p沟道晶体管212的源极。rh检测电路的输出(即，输出220)耦接到n沟道晶体管214的漏极。
20.金丝雀单元200可以像常规存储器单元一样操作。在图2所示的示例中，金丝雀单元200和rh检测电路210的组合被设计成检测其状态从逻辑“1”到逻辑“0”的不希望的改变(例如，由rh引起的改变)因此，金丝雀单元200最初始终被配置为存储逻辑“1”。相应地，在金丝雀单元200上执行的正常的存储器写入操作或存储器刷新操作会将电容器204充电到适当电平。
21.当相邻行的存储器单元(图2中未示出)被激活时(例如，在存储器读取操作期间)，电容器204由于电耦接而放电。重复激活相邻行可以继续对电容器204放电。如果电容器204在存储器刷新周期(例如，64ms)内充分放电，则p沟道晶体管212被导通，这进而使n沟道晶体管214关断。当n沟道晶体管214被关断时，rh检测输出220的电压电平从低变高。注意，尽管可以通过对p沟道晶体管212的源极节点的电压进行采样来生成rh输出，但是包括附加晶体管(即，n沟道晶体管214)可以在基于rh检测输出220进行操作的控制电路与金丝雀单元200之间提供隔离。
22.一旦rh检测输出220的电压电平从低变高，则这指示在该特定行上检测到可能的rh事件。在一些实施例中，rh检测输出220可以耦接到寄存器。寄存器的输出可以触发存储器的控制逻辑根据预定的补救策略采取补救措施。在一个实施例中，控制逻辑可以包括自刷新逻辑，该自刷新逻辑在检测到rh事件时执行失序刷新周期(即，刷新周期不是在存储器上例行地执行的周期性刷新周期的一部分)。刷新周期可以应用于检测到rh事件的金丝雀单元所在的特定行，或者可以应用于包括该特定行以及其预定范围(例如，最多八行)内的相邻行的多个行。
23.在可替代实施例中，代替执行失序刷新周期，控制逻辑可以通过将该特定行(或该特定行及其相邻行)添加到下一个rfm命令中要刷新的一组行来使用现有的刷新管理(rfm)结构。因此，当执行下一个rfm命令时，受影响的行将被刷新。及时地刷新受rh影响的行可以明显地降低rh带来的安全风险。
24.电荷的泄漏速率不仅受单元结构的影响，还受存储数据的影响。换句话说，对存储逻辑“1”的存储器单元和存储逻辑“0”的存储器单元的rh效应是不同的。在图2所示的示例
中，金丝雀单元和rh检测电路被配置为检测在最初存储逻辑“1”的存储器单元上发生的rh事件，或者检测从“1”状态到“0”状态的不希望的转变。还期望有一种能够准确地或及时地检测到在最初存储逻辑“0”的存储器单元上发生的rh事件或者检测到从“0”状态到“1”状态的不希望的转变的机制。为此，需要将金丝雀单元配置为存储“0”，并且需要对rh检测电路稍加修改。
25.图3图示了根据一个实施例的示例性行锤击检测电路。类似于图2所示，图3图示了金丝雀单元300和rh检测电路310。与金丝雀单元200一样，金丝雀单元300包括n沟道晶体管302和电容器304。注意，与金丝雀单元200不同，金丝雀单元300被配置为存储逻辑“0”，这意味着在每个刷新周期之后电容器304没有被充电。
26.rh检测电路310包括两个n沟道晶体管：晶体管312和晶体管314。n沟道晶体管312的栅极耦接到电容器304，并且n沟道晶体管314的栅极耦接到晶体管312的漏极。换句话说，晶体管312的导通和关断由电容器304两端的电压控制，并且晶体管314的导通和关断由晶体管312控制。
27.在正常情况下(即，没有rh发生)，电容器304未被充电，这意味着n沟道晶体管312被关断。然而，在电耦接期间，重复激活相邻行的存储器单元会引起电容器304被充电。当电容器304上有足够的电荷时，n沟道晶体管312被导通，这进而引起n沟道晶体管314也被关断。类似于图2中所示的先前讨论的场景，当n沟道晶体管314被关断时，rh检测输出320的电压电平从低变高，指示检测到可能的rh事件。由rh检测电路310生成的输出信号可以触发附加的控制逻辑来采取前述补救措施(例如，执行附加的刷新操作或者将受影响的行添加到现有的要执行的刷新操作)。无论是由于从“1”到“0”的状态改变还是从“0”到“1”的状态改变而检测到rh事件，补救策略都可以是相似的。
28.在图2和图3所示的示例中，rh检测通过单个金丝雀单元完成。实际上，每行存储器单元可以包括(例如，以随机方式)分散在周围的多个金丝雀单元。由于制造工艺的变化，存储器单元可能具有不同的性质，并且以不同的方式经历rh。在每行中的不同位置处包括多个金丝雀单元可以确保及时地检测到所有rh事件。当一行中有多个金丝雀单元时，rh检测电路可以同时并联耦接多个金丝雀单元。这样，每当金丝雀单元检测到rh事件时，rh检测电路就可以输出rh检测信号。
29.图4图示了根据一个实施例的示例性行锤击检测电路。在图4中，存储器单元行400包括存储器单元402、404和406。更具体地，存储器单元402和406是金丝雀单元，而存储器单元404是正常的非金丝雀存储器单元。图4还示出了rh检测电路410，其可以包括n沟道晶体管414和多个p沟道晶体管(例如，晶体管412和416)。
30.行400中的多个金丝雀单元(例如，单元402和406)可以耦接到rh检测电路410。更具体地，每个金丝雀单元内的电容器可以耦接到单个p沟道晶体管(也可以称为rh检测晶体管)。另一方面，常规存储器单元的电容器未耦接到rh检测晶体管。例如，金丝雀单元402的电容器耦接到晶体管412的栅极，并且金丝雀单元406的电容器耦接到晶体管416的栅极。所有rh检测晶体管(例如，晶体管412和416)彼此并联耦接，这些rh检测晶体管的源极耦接到rh检测线422，该rh检测线进而耦接到n沟道晶体管414的栅极。
31.在正常(即，无rh)情况下，行400中的所有金丝雀单元存储位值“1”，这意味着这些金丝雀单元的电容器已经被充电到预定电平。由于制造工艺中的变化，不同电容器之间的
电荷水平可能稍微不同。当与行400相邻的一行或多行被激活时，金丝雀单元的电容器开始泄漏电荷。单元制造工艺中的变化还会导致不同的放电速率。如果电容器中的任何一个已经泄漏了足以使得对应的rh检测路径晶体管的栅极上的电压电平足够低的电荷，则对应的rh检测晶体管将被导通。因为所有的rh检测晶体管并联连接，所以即使仅一个rh检测晶体管是导通的，rh检测线422上的电压电平也将从高变到低，导致在rh检测输出420处生成rh检测信号，以指示在该特定行上检测到可能的rh事件。然后，rh检测信号可以用于触发随后的补救措施，以防止正常存储器单元(例如，单元404)丢失其存储的数据。在一个实施例中，补救措施可以是执行附加的刷新周期来刷新存储在行400中的数据。在实施rfm的可替代实施例中，补救措施可以是将行400及其可能的几个相邻行添加到要执行的下一个rfm命令，使得当下一个rfm命令被执行时，行400及其可能的几个相邻行可以在行400中的正常单元(例如，单元404)丢失其数据之前被刷新。
32.存储器中的一行可能配备有两种类型的金丝雀单元(即，用于检测不希望的“1”到“0”转变的金丝雀单元和用于检测不希望的“0”到“1”转变的金丝雀单元)。这意味着一些金丝雀单元将被配置为存储位值“1”，并且一些金丝雀单元将被配置为存储位值“0”rh检测电路也需要被修改，以便能够检测这两种类型的转变。
33.图5图示了根据一个实施例的示例性行锤击检测电路。在图5中，存储器单元行500包括多个存储器单元，例如单元502-510，其中每个存储器单元包括晶体管和电容器。在该示例中，存储器单元502和510是存储数据的正常存储器单元。存储器单元504和506是用于检测“1”到“0”转变的金丝雀单元，并且被配置为始终存储逻辑状态“1”金丝雀单元504和506类似于图2所示的金丝雀单元200。另一方面，存储器单元508是用于检测“0”到“1”转变的金丝雀单元，并且被配置为始终存储逻辑状态“0”。金丝雀单元508类似于图3所示的金丝雀单元300。
34.与图4中所示的rh检测电路一样，rh检测电路520包括一组rh检测晶体管(每个晶体管耦接到金丝雀单元)以及n沟道晶体管522。rh检测晶体管组包括：多个p沟道晶体管(例如，晶体管514和516)，这些p沟道晶体管分别耦接到用于检测“1”到“0”转变的金丝雀单元(例如，单元504和506)；以及多个n沟道晶体管(例如，晶体管518)，这些n沟道晶体管分别耦接到用于检测“0”到“1”转变的金丝雀单元(例如，单元508)。
35.更具体地，类似于图4所示，rh检测晶体管彼此并联连接，这些rh检测晶体管的源极节点或漏极节点耦接到rh检测线512。例如，晶体管514、516和518彼此并联耦接。p沟道晶体管514和516的源极节点耦接到rh检测线512，并且n沟道晶体管518的漏极节点耦接到rh检测线512。
36.当行500刚刚被刷新时，用于检测“1”到“0”转变的金丝雀单元(例如，单元504和506)都存储位值“1”，这意味着金丝雀单元的电容器被充电到预定电平。因此，p沟道晶体管514和516被关断。当存储器的相邻的一行或行被激活(例如，被读取)时，由于邻近行之间的电耦接，这些金丝雀单元的电容器开始泄漏电荷。注意，电容器除了受到rh的影响之外还可能由于其他原因泄漏电荷。因为金丝雀单元比正常存储器单元弱，所以这些金丝雀单元以比正常存储器单元更快的速率泄漏电荷。在某一时刻，最弱的金丝雀单元泄漏足够的电荷，使得对应的p沟道晶体管被导通，从而引起rh检测线512上的电压电平从高转变为低。
37.类似地，当行500刚刚被刷新时，用于检测“0”到“1”转变的金丝雀单元(例如，单元
508)都存储位值“0”，这意味着金丝雀单元的电容器被放电并且对应的n沟道晶体管(例如，晶体管518)被关断。rh可以引起这些金丝雀单元的电容器积累电荷。因为金丝雀单元比正常存储器单元弱，所以这些金丝雀单元以比正常存储器单元更快的速率积累电荷。在某一时刻，最弱的金丝雀单元积累了足够的电荷，使得对应的p沟道晶体管被导通，从而引起rh检测线512上的电压电平从高转变为低。
38.换句话说，rh检测线512上的电压电平由rh检测晶体管的通断状态决定，并且每个单独的rh检测晶体管的通断状态由耦接到rh检测晶体管的电容器上的电荷水平决定。简而言之，rh检测线512上的电压电平反映了特定行中的存储器单元的电容器上的电荷水平。通过监测这样的电压电平，可以检测到可能的rh事件。
39.在图5所示的示例中，rh检测线512上的电压电平由附加晶体管(例如，n沟道晶体管522)监测或感测，该附加晶体管可以取决于其栅极电压(即，rh检测线512的电压电平)被导通或关断，从而在rh检测输出530处生成rh检测信号。本公开的范围不限于用于监测rh检测线512上的电压电平的机制。不同类型的晶体管(例如，p沟道晶体管)或不同类型的电路可以用于检测rh检测线512上的电压电平，以生成rh检测输出。
40.通过将这两种类型的金丝雀单元及其对应的检测电路包括在rh检测电路中，rh检测电路能够及时地检测rh事件，而不管该rh事件是引起金丝雀单元将其状态从位“1”改变为位“0”的rh事件，还是引起金丝雀单元将其状态从位“0”改变为位“1”的rh事件。
41.在图2至图5所示的示例中，rh检测电路中的晶体管示出为mosfet。实际上，这些晶体管并不限于mosfet，其他晶体管技术也可以用于实施rh检测电路中所使用的晶体管。而且，除了检测rh之外，还可以使用类似于图2至图5所示的一个或多个电路来检测由于电容器泄漏而引起存储器单元丢失数据的其他效应。
42.当检测到特定行上的rh事件时(即，当生成rh检测输出时)，存储器模块上的控制逻辑将被触发以应用补救措施来及时地减轻rh效应。在一个实施例中，补救措施可以是自动地(及时地)调度附加的刷新周期来恢复受影响的一行或多行上的数据。这种存储器刷新操作的自动调度可以是快速且高效的，因为它绕过了存储器控制器。然而，由于存储器控制器不知道挂起的或正在进行的刷新，因此绕过存储器控制器可能导致失序刷新操作与由存储器控制器发出的正常存储器操作(例如，读取和写入)之间的可能冲突。
43.为了缓解这个问题，在一些实施例中，在检测到潜在的rh事件之后，并且在存储器模块上的控制逻辑(其不同于外部存储器控制器)调度了对受影响的一行或多行的失序刷新操作之后，该存储器模块上的控制逻辑可以用错误消息(例如，指示“命令地址奇偶校验错误”的错误消息)来响应由存储器控制器发出的下一个读取或写入命令，从而迫使存储器控制器在预定间隔之后重新发送命令。这会延迟读取或写入命令的执行，从而允许在受影响的行上完成失序刷新操作。
44.另一方面，如果冲突确实发生，也就是说，如果由存储器控制器发出的读取或写入命令在该读取或写入命令中包括的一行或多行被刷新时到达存储器模块，则存储器上的控制逻辑还可以通过用类似的错误消息(例如，指示“命令地址奇偶校验错误”的错误消息)响应读取或写入命令来处理冲突。类似地，这种错误消息可以引起在预定时间间隔之后重新发出读取或写入命令，从而允许在实际执行读取或写入命令之前完成对受影响的一行或多行正在进行的失序刷新操作。注意，一旦刷新操作完成，受影响的一行或多行上的数据就被
恢复，从而明显地降低随后读取或写入该行或多行时出现错误的可能性。
45.图6图示了根据一个实施例的用于减轻rh效应的示例性过程的流程图。在操作期间，存储器模块的控制逻辑监测存储器的特定行中的一个或多个金丝雀单元的电容器上的电荷水平(操作602)，并确定该行中的存储器单元是否已经受到一定程度的干扰(操作604)。例如，当干扰达到预定阈值水平时，检测到rh事件。如果未检测到rh事件，则控制逻辑继续监测电容器的电荷水平(操作602)。
46.在一个实施例中，可以通过在晶体管的栅极与漏极/源极之间耦接电容器来监测每个电容器上的电荷水平。这样，电容器上电荷水平的波动可以导通或关断晶体管，具体取决于初始电荷水平和晶体管的类型。例如，如果电容器最初被充电到预定电平并且耦接在p型晶体管的栅极节点与漏极节点之间，则电容器的放电(例如，到预定电平)将导致晶体管被导通。另一方面，如果电容器最初放电并且耦接在p型晶体管的栅极节点与源极节点之间，则电容器的充电(例如，到预定电平)将导致晶体管被导通。可以进一步监测晶体管的导通和关断状态(例如，通过附加的一个或多个晶体管)以输出rh检测信号，从而指示检测到潜在的rh事件。注意，检测到的事件也被称为“潜在的”rh事件，因为当rh效应引起较弱的金丝雀单元丢失数据时，正常的非金丝雀存储器单元此时仍然能够保留它们的数据。如果不及时应用补救措施，正常存储器单元也可能由于rh效应而丢失其数据。为了简单起见，可能或潜在的rh事件也可以称为rh事件。
47.如果检测到rf事件，则存储器模块的控制逻辑可以调度对包括该特定行的预定尺寸的存储器区域的失序刷新操作(操作606)。例如，要刷新的存储器区域可以具有八行。注意，这种刷新是例行地执行的刷新周期之外的刷新，并且要刷新的存储器区域的地址是基于检测到rh效应的行的地址来确定的。在一些实施例中，可以以最小的延迟来调度这种失序刷新操作，以确保经历rh的行可以被及时地刷新。
48.存储器模块的控制逻辑可以随后执行刷新操作(操作608)。同时，存储器模块可以接收用于访问正被刷新的存储器区域的存储器访问命令(例如，读取或写入)(操作610)。代替执行存储器访问命令，存储器模块的控制逻辑将错误消息返回到存储器控制器(操作612)。错误消息可以指示命令地址奇偶校验错误，这触发存储器控制器重新发出存储器访问命令，从而延迟存储器访问命令的执行。
49.在完成刷新操作(操作614)之后，存储器模块接收重新发出的存储器访问命令(操作616)并且执行存储器访问命令(操作618)。
50.在一些实施例中，当实施rfm时，响应于检测到rh事件，存储器模块的控制逻辑可以简单地将经历rh的行添加到下一个要执行的rfm命令中的要刷新的存储器区域的列表中。这样，当执行rfm命令时，可以刷新经历rh的行。因为存储器控制器知道rfm命令，所以这种按需存储器刷新操作与正常存储器活动(例如，读取或写入)之间不会发生冲突，这是由于存储器控制器将考虑执行rfm命令来调度存储器访问操作。
51.在一些实施例中，在检测到rh事件时，代替直接调度刷新操作，存储器模块上的控制逻辑可以将信号(例如，rh通知信号)发送到耦接到存储器模块的外部存储器控制器，从而通知存储器控制器检测到rh事件。存储器模块上的控制逻辑还可以存储(例如，在寄存器中)检测到rh的行的地址，并且rh通知信号可以包括这样的地址。响应于接收到rh通知信号，外部存储器控制器可以根据预定策略调度针对受影响的行及其周围区域的附加存储器
刷新命令。存储器控制器可以进一步将检测到的rh事件通知上层系统。
52.除了检测对存储器单元的干扰之外，图2至图5所示的检测电路还可以用于检测vrt缺陷。当运行时，某些存储器区域或单元可能具有增加的老化速率(例如，由于热)，从而引起这些单元中的电容器更快地泄漏电荷。嵌入式金丝雀单元类似地对老化效应更敏感、并且将引起相应地耦接的检测电路响应于电荷泄漏量达到阈值而生成输出。
53.一个实施例提供了一种存储器模块。所述存储器模块包括：多行存储器单元，各个行包括比非金丝雀存储器单元更容易受到干扰的一个或多个金丝雀存储器单元；以及干扰检测电路，所述干扰检测电路耦接到对应行的至少一个金丝雀存储器单元并且被配置为响应于对所述金丝雀存储器单元的干扰超过预定阈值而输出控制信号。
54.在该实施例的变型中，干扰检测电路包括耦接到金丝雀存储器单元内的电容器的至少第一晶体管，其中，第一晶体管被配置为当对该金丝雀存储器单元的干扰超过预定阈值时被导通。
55.在进一步的变型中，电容器在没有干扰的情况下被充电到预定电平，这种干扰引起电容器放电，并且第一晶体管是p型晶体管，使得当电容器放电到预定电平时p型晶体管被导通。
56.在进一步的变型中，一组金丝雀存储器单元分别耦接到一组p型晶体管，并且该组p型晶体管彼此并联耦接。
57.在进一步的变型中，电容器在没有干扰的情况下放电，这种干扰引起电容器充电，并且第一晶体管是n型晶体管，使得当电容器充电到预定电平时n型晶体管被导通。
58.在进一步的变型中，一组金丝雀存储器单元分别耦接到一组n型晶体管，并且该组n型晶体管彼此并联耦接。
59.在进一步的变型中，干扰检测电路包括耦接到第一晶体管的第二晶体管。第二晶体管的通断状态由第一晶体管的通断状态确定，并且干扰检测电路被配置为响应于第二晶体管的通断状态的改变而输出控制信号。
60.在该实施例的变型中，存储器模块进一步包括控制逻辑。控制逻辑被配置为响应于检测到控制信号，调度对对应行的刷新操作，或者将通知信号发送到耦接到存储器模块的外部存储器控制器，以允许外部存储器控制器调度对对应行的刷新操作。
61.在进一步的变型中，存储器模块实施刷新管理(rfm)，并且调度刷新操作包括将与对应行相关联的地址添加到要执行的rfm命令。
62.在进一步的变型中，控制逻辑进一步被配置为：响应于检测到调度的刷新操作与由存储器控制器发出的存储器访问命令之间的冲突，将错误消息发送到所述存储器控制器以请求所述存储器控制器重新发送所述存储器访问命令。
63.在具体实施方式部分中描述的方法和过程可以被体现为代码和/或数据，所述代码和/或数据可以被存储在如上所述的计算机可读存储介质中。当计算机系统读取并执行存储在计算机可读存储介质上的代码和/或数据时，所述计算机系统执行被体现为数据结构和代码并被存储在计算机可读存储介质内的方法和过程。
64.此外，上述方法和过程可以被包括在硬件模块或装置中。硬件模块或装置可以包括但不限于专用集成电路(asic)芯片、现场可编程门阵列(fpga)、在特定时间执行特定的软件模块或代码的专用或共享处理器、以及现在已知或以后开发的其他可编程逻辑设备。
在激活硬件模块或装置时，这些硬件模块或装置执行其中所包括的方法和过程。
65.已经仅出于说明和描述的目的呈现了实施例的前述描述。所述描述并非旨在是穷举的或将本公开的范围限制为所公开的形式。相应地，对于本领域普通技术人员而言，许多的修改和变化将是显而易见的。

技术特征：

1.一种存储器模块，包括：多行存储器单元，其中，各个行包括一个或多个金丝雀存储器单元，所述金丝雀存储器单元比非金丝雀存储器单元更容易受到干扰；以及干扰检测电路，所述干扰检测电路耦接到对应行的至少一个金丝雀存储器单元，并且被配置为响应于检测到对所述金丝雀存储器单元的干扰超过预定阈值而输出控制信号。2.如权利要求1所述的存储器模块，其中，所述干扰检测电路包括至少第一晶体管，所述至少第一晶体管耦接到所述金丝雀存储器单元内的电容器，其中，所述第一晶体管被配置为当对所述金丝雀存储器单元的所述干扰超过所述预定阈值时被导通。3.如权利要求2所述的存储器模块，其中，所述电容器在没有所述干扰的情况下被充电到预定电平，其中，所述干扰引起所述电容器放电，并且其中，所述第一晶体管是p型晶体管，使得当所述电容器放电到预定电平时所述p型晶体管被导通。4.如权利要求3所述的存储器模块，其中，一组金丝雀存储器单元分别耦接到一组p型晶体管，并且其中，该组p型晶体管彼此并联耦接，使得任何一个p型晶体管的状态改变导致所述干扰检测电路输出所述控制信号。5.如权利要求2所述的存储器模块，其中，所述电容器在没有所述干扰的情况下放电，其中，所述干扰引起所述电容器充电，并且其中，所述第一晶体管是n型晶体管，使得当所述电容器充电到预定电平时所述n型晶体管被导通。6.如权利要求5所述的存储器模块，其中，一组金丝雀存储器单元分别耦接到一组n型晶体管，并且其中，该组n型晶体管彼此并联耦接，使得任何一个n型晶体管的状态改变导致所述干扰检测电路输出所述控制信号。7.如权利要求2所述的存储器模块，其中，所述干扰检测电路包括耦接到所述第一晶体管的第二晶体管，其中，所述第二晶体管的通断状态由所述第一晶体管的通断状态确定，并且其中，所述干扰检测电路被配置为响应于所述第二晶体管的通断状态的改变而输出所述控制信号。8.如权利要求1所述的存储器模块，进一步包括控制逻辑，其中，所述控制逻辑被配置为：响应于检测到所述控制信号，调度对所述对应行的刷新操作；或者响应于检测到所述控制信号，将通知信号发送到耦接到所述存储器模块的外部存储器控制器，从而便于所述外部存储器控制器调度对所述对应行的刷新操作。9.如权利要求8所述的存储器模块，其中，所述存储器模块实施刷新管理(rfm)，并且其中，调度所述刷新操作包括：将与所述对应行相关联的地址添加到要执行的rfm命令。10.如权利要求8所述的存储器模块，其中，所述控制逻辑进一步被配置为：响应于检测到所述调度的刷新操作与由存储器控制器发出的存储器访问命令之间的冲突，将错误消息发送到所述存储器控制器以请求所述存储器控制器重新发送所述存储器访问命令。11.一种用于检测对存储器模块的干扰的方法，包括：在所述存储器模块的每行中包括一个或多个金丝雀存储器单元，其中，所述金丝雀存储器单元比非金丝雀存储器单元更容易受到所述干扰；以及响应于检测到对所述金丝雀存储器单元的所述干扰超过预定阈值，由耦接到对应行的
至少一个金丝雀存储器单元的干扰检测电路输出控制信号。12.如权利要求11所述的方法，其中，所述干扰检测电路包括耦接到所述金丝雀存储器单元内的电容器的至少第一晶体管，其中，所述第一晶体管被配置为当对所述金丝雀存储器单元的所述干扰超过所述预定阈值时被导通。13.如权利要求12所述的方法，其中，所述电容器在没有干扰的情况下被充电到预定电平，其中，所述干扰引起所述电容器放电，并且其中，所述第一晶体管是p型晶体管，使得当所述电容器放电到预定电平时所述p型晶体管被导通。14.如权利要求13所述的方法，进一步包括：将一组p型晶体管分别耦接到一组金丝雀存储器单元；以及将该组p型晶体管彼此并联耦接，使得任何一个p型晶体管的状态改变导致所述干扰检测电路输出所述控制信号。15.如权利要求12所述的方法，其中，所述电容器在没有干扰的情况下放电，其中，所述干扰引起所述电容器充电，并且其中，所述第一晶体管是n型晶体管，使得当所述电容器充电到预定电平时所述n型晶体管被导通。16.如权利要求15所述的方法，进一步包括：将一组n型晶体管分别耦接到一组金丝雀存储器单元；以及将该组n型晶体管彼此并联耦接，使得任何一个n型晶体管的状态改变导致所述干扰检测电路输出所述控制信号。17.如权利要求12所述的方法，其中，所述干扰检测电路包括耦接到所述第一晶体管的第二晶体管，其中，所述第二晶体管的通断状态由所述第一晶体管的通断状态确定，并且其中，输出所述控制信号包括：响应于检测到所述第二晶体管的通断状态的改变，输出所述控制信号。18.如权利要求11所述的方法，进一步包括：响应于由所述存储器模块的控制逻辑检测到所述控制信号，调度对所述对应行的刷新操作；或者响应于由所述存储器模块的控制逻辑检测到所述控制信号，将通知信号发送到耦接到所述存储器模块的外部存储器控制器，从而便于所述外部存储器控制器调度对所述对应行的刷新操作。19.如权利要求18所述的方法，其中，所述存储器模块实施刷新管理(rfm)，并且其中，调度所述刷新操作包括将与所述对应行相关联的地址添加到要执行的rfm命令。20.如权利要求18所述的方法，进一步包括：响应于检测到所述调度的刷新操作与由存储器控制器发出的存储器访问命令之间的冲突，将错误消息发送到所述存储器控制器以请求所述存储器控制器重新发送所述存储器访问命令。

技术总结

一个实施例提供了一种存储器模块。所述存储器模块包括：多行存储器单元，各个行包括比非金丝雀存储器单元更容易受到干扰的一个或多个金丝雀存储器单元；以及干扰检测电路，所述干扰检测电路耦接到对应行的至少一个金丝雀存储器单元并且被配置为响应于对所述金丝雀存储器单元的干扰超过预定阈值而输出控制信号。信号。信号。