设备可以管理4台RU从设备，因此光口数量是随着从设备数量呈正比例增长的。为了便于今后设备的扩容升级，设计光口MAC（Media Access Control，媒体介入控制）控制器时必须使其具备较好的扩展性。在这些设备中，光纤是主要的传输媒介，MAC控制器是实现CPU封装数据帧在光纤中传输的必要前提，在光纤分布系统中，C P U片内外的M制器资源往往不够用，为了满足需求，时常需要增设外部MAC控制器的单芯片方案，但这种方式并不利于设备的扩容和维护。本文旨在通过一种FPGA（Field-Programmable Gate Array，现场可编程门阵列）片内模拟MAC控制器的方式来实现对光口物理层的接入，从而实现各个设备之间的互通。理论上，要的资源够用，MAC控制器的数量就可以无限增加，则可高度满足设备今后的扩容需求，大大提高系统的灵活性。 2 总体设计方案
在光纤分布系统中，用户需要给RU设备配置各种监控数据。首先，用户将PC上位机软件通过以太网、串口或者2G/3G/4G M o d e接M U设备，然后在P C端设置各种监控数据发U设备；近端通过光口将监控数据发送给EU；扩展单元最后将各种监控数据发送到RU。所有的监控数据在各个设备之间都是依靠光口来传输的，光口模块接收功能是先将从光口接收到的数据进行解帧，得到HDLC（High-level Data Link Control，高级数据链路控制）、DATA数据后将其发送给PPC模块，同时将得到的I、Q数据发送给D U C。发送功能是把P的H D A T A数据，DDC的I、Q数据经过协议组帧后发送到底层光口。该设计满足CPRI（Common Public Radio Interface，通用公共无线电接口）协议，实现了链路 强制系统之间的数据转发和上行求和以及下行广播。其中HDLC和DATA数据是上层链路的数据。CPU主控制器与底层光口之间需要通过MAC控制器来进行组帧、发送、接收、解帧，从而建立起标准的通信链路。光口模块总体设计框图如图1所示。
M A C控制器的系统架构图，主要由状态模块、控制模块、M A C发模I I（M e d i a Independent Interface，介质无关接口）管理模块、MAC接收模块、主机接口模块构成。
光口模块实现最底层数据流的封装与解析，将监控数据与业务数据分开，而MAC控制器实现数据链路层的封装，提供给CPU一个通用的TCP/IP协议数据链路层接口。光口模块和MAC控制器分别实现了对底层链路和上层协议的封装，CPU即可在光纤这种载体上通过标准的TCP/IP协议来建立多个设备之间的链接，上层软件研发人员则无需关心底层链路的传输媒介，有效降低了软硬件之间的耦合性。
3 光口模块设计
本设计既满足了HDLC数据和Datalink数据的传输，还提供给了上一层MAC控制可以访问的接口，能够实现较好的封装性，同时给了软件一个通用的访问接口，有效降低了系统软硬件之间的耦合度。
3.1 MUX模块
M U X模块的主要任务是检
压线板括正常状态和环网），完成光口数据时钟域的转换，BFN、HFN的同步检测，其结构框图如图3所示。光口0和1的处理方法没什么差别，通过FIFO（First Input First Output，先进先出队列）来实现时钟域的转换，FIFO的写时钟为光口的输入时钟，FIFO的读时钟为光口的处理时钟。通过光口的BFN状态可以检测本机的工作模式，Link的BFN状态正常则表示是环网模式，否则则是正常的组网方式（链性、星形组网等）。其中Link1表示MU，Link0表示RU。
3.2 数据接收模块
数据接收模块需要完成包
HDLC数据的分离、IQ数据的解码、HDLC数据的时钟域转换、光口误码检测等。对于IQ数据处理部分，根据数据包帧格式，在同步状态下把IQ数据分离出来，通过映射表对IQ数据进行解码，并同时解析出帧头标志和基帧指示。对于H D L C数据
在同步状态下把HDLC数据分离出来。由于HDLC的链路速率和光口的处理时钟速率不同，因此是通过FIFO 来完成时钟域的转换的。图4为数据接收模块框图。气囊减震
图3 MUX模块实现框图
图1 光口模块内部结构图
图2 MAC控制器的系统架构
3.3 HDLC 数据处理模块打印头校准
H D L C 数据处理模块由C 数接收模块和数据发送模块构成。
H D L C 接收处理包括H C 数检测，D A T A 数据检测，S C P P H D L C 数据转发。H D L C 接收理，数据帧头为3个字节连续的0x7F，帧尾为一个字节的0x 7F ；而D A 数据帧头为3个字节连续的0x58，帧尾为一个字节0x 58。由于处理H D 和的时钟不一样，所以PPC在接收HDLC 数据和D A T A 数据时都用F I 来完
时钟域的转换从而实现同步。图5即为HDLC数据接收处理模块。
单
光口的H
D L C 数据发的
原框图如图6所示，由图可知，由于处理时钟的频率不相同，两个FIFO是为了
实现H D L C 数据和D A T A 数据时钟转换与同步。之后将这些数据经过碰撞检测后即可发送。在MU设备中没有Link的转发数据，因此只用进行HDLC 和D A T A 数据的碰撞检测；U 设需要进行Link数据的碰撞检测。
3.4 数据发送模块
如图7所示是数据发送模块的原理框图，包括IQ数据的组帧、求和、编码和时钟域的转化等功能。由于HDLC 数据是串行模式，而组帧的数据是并
行模式，且工作速率也不一样，因此需要F I F O 来完成时钟域的步与行并行之间的转换。在M U 备中Link0和Link1链路都会对IQ数据进行编码。而在RU设备中，Link0会对来自Link1方向的IQ数据进行求和、编码操作，而在Link1方向上和MU一样，只进行编码，不求和。最后经过既定的数据帧格式组帧，就可以将数据发送到底层光口上了。实心盘
图4 数据接收模块框图
图5 HDLC数据接收处理
图6 HDLC数据发送处理4 MAC 控制器设计
由于FPGA具有较好的灵活性，因此，在光纤分布系统中，基于F P G A 开发C 控制器能有效地提高系统的扩常由状态模块、控制模块、MAC发送模块、MII管理模块、MAC接收电梯门光幕
模块、主机接口模块构成。其中状态模块和控制模块都是控制和管理发送与接收功能的。MII管理模块用于控制MAC与外部PHY之间的接口，用于对PHY（Physical Layer，物理层）进行配置并读取其状态信息。主机接口模块主要是用于以太网的上层协议（如TCP/IP协议）与MAC控制器之间的数据交换，通过该接口，上层协
的状态信息、设置M A C工作模式。MAC收发功能即是设计的核心，主要实现发送帧、接收帧、封装
帧、解封装，功能框图如图8所示。其中帧计数功能表示按照发送、接收、帧长度、目的地址类型（单播、组播、广播）分别统计包的数量。
从发送缓冲区读取准备发送的数据，根据800.3以太网传输协议，对原始数据添加相应的字段，包括前导码、CRC（Cyclic Redundancy C o d e，循环冗余校验）校验和填充字段等，通过这些操作将源数据封装为以太网帧。根据以太网R M I I （Reduced Media Independent Interface，简化媒体独立接口）接收的时序传输要求，将一帧数据发送给光口模块，然后经过光口模块的协议处理以及信号转换，数据即可在光纤中传输。与此同时，一帧数据实时的状态信息也会一并通过MAC状态模块反馈给上层协议。MAC发送模块的结构框图如图9所示。
发送端的主要功能包括：
◆判决帧长度。长度不足最短帧长度（64字节，包含FCS）时，补充数据至最短帧；长度大于1 518字节
图7 数据发送模块设计框图 图8 MAC控制器系统框图
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议