首页 > 专利技术

具有阶梯模制层的模制半导体芯片封装的制作方法

具有阶梯模制层的模制半导体芯片封装
1.常规的扇出型半导体芯片封装由安装在再分布层(rdl)结构上的半导体芯片组成，rdl结构由散布在诸如聚酰亚胺的聚合物中的一层或多层金属化层构成。芯片通过焊料凸块电连接到rdl结构的导体结构。芯片本身被封入通常被平坦化以形成平坦上表面的模制材料中。焊料球附接到rdl结构的下侧以使扇出型封装能够连接到一些其他电路板，诸如系统板。通常用于半导体芯片的硅表现出一定的热膨胀系数
″
cte
″
。典型的模制化合物和聚酰亚胺具有有时显著不同于硅的cte的cte。为了帮助缓解cte失配的问题，通常在半导体芯片与下方rdl结构之间插入底层填料材料。
2.将芯片安装在rdl结构上并将其封入模制材料中的工艺通常被称为
″
晶圆重构
″
，因为许多此类芯片安装在电分离但物理连接的rdl结构上。在常规工艺中，芯片、模制层和下方rdl结构的组合从相邻的此类组合中切单，以形成模制的半导体芯片封装。常规的切单(singulation)工艺需要沿着每个封装的四个切片迹道(dicing street)切出穿过模制层和rdl结构的单个切口。该单次切割工艺得到具有基本上连续侧壁的模制层。
附图说明
3.通过阅读以下详细说明并参考附图，本发明的前述优点和其他优点将变得显而易见，其中：
4.图1是示例性常规模制半导体芯片封装的部分分解绘画视图；
5.图2是图1所示的常规模制封装的角部的一小部分的绘画视图；
6.图3是图1沿截面3-3截取的剖视图；
7.图4是常规重构晶圆和常规切单工艺的一小部分的剖视图；
8.图5是包括阶梯模制层的模制芯片封装的示例性新布置的部分分解绘画视图；
9.图6是图5沿截面6-6截取的剖视图；
10.图7是以更大放大倍数示出的图6的一小部分；
11.图8是其上安装有多个半导体芯片的重构晶圆的一小部分的剖视图；
12.图9是类似于图8的剖视图，但示出了模制层的示例性模制；
13.图10是类似于图9的剖视图，但示出了使模制层平坦化的示例性研磨工艺；
14.图11是类似于图10的剖视图，但示出了模制层中的示例性宽切口形成；
15.图12是示出图11中所示的切口切割和要执行的附加切片操作的结果的绘画视图；
16.图13是类似于图11的剖视图，但示出了在模制层中形成第二较窄切口；
17.图14是类似于图11的剖视图，但示出了在重构晶圆中但在互连附接之前的宽切口形成；
18.图15是类似于图14的剖视图，但示出了模制层上的示例性研磨工艺以及互连连接；
19.图16是类似于图15的剖视图，但示出了示例性窄切口形成；
20.图17是示出使用单个切割刀片的示例性双切口形成的剖视图；
21.图18是示出重构晶圆的一小部分和模制盖的初始定位以有利于阶梯模制的剖视
图；
22.图19是类似于图18的剖视图，但示出了模制盖的定位和阶梯模制层的模制；
23.图20是类似于图19的剖视图，但示出了模制层的模制后状态；
24.图21是类似于图20的剖视图，但示出了重构晶圆的示例性切单；
25.图22是类似于图21的剖视图，但示出了从重构晶圆的相对侧进行的切单切片；
26.图23是示出另选示例性模制半导体芯片封装的剖视图；
27.图24是示出模制半导体芯片封装的另一个另选示例性布置的剖视图；
28.图25是模制半导体芯片封装的另一个另选示例性布置的剖视图；并且
29.图26是示出各种另选示例性切口形成和切单技术的剖视图。
具体实施方式
30.

背景技术：

中描述的常规模制封装工艺得到平坦的连续模制层侧壁，该侧壁环绕所安装芯片的周边，包括其角部。模制封装在测试和实际操作期间经历各种热循环步骤。这些热循环步骤产生应力，尤其是在芯片的角部处。这些应力可在芯片中导致各种缺陷，诸如从角部产生并伸入芯片内部的多个裂纹。如果未进行控制，这些裂纹可导致芯片的器件故障。模制层在半导体芯片上特别是在角部或其角部上施加此类应力的部分原因是用于将模制封装从形式上是其一部分的重构晶圆中切单出来的切单工艺的人为因素。切单工艺得到模制层的相对较厚侧壁。厚侧壁具有足够的材料，当经受热循环时在芯片的角部上施加显著的应力。厚模制层侧壁与热应力组合还增大了靠近芯片角部的模制材料破裂的风险。
31.本发明所公开的布置提供了具有阶梯模制层的模制半导体芯片封装，该阶梯模制层减少了靠近芯片的至少部分地被模制层包封的侧表面和角部的模制材料的量。以此方式，减小了热循环期间芯片和模制层角部上的机械应力。本发明公开了制作阶梯模制层的各种技术。现在将描述另外的细节。
32.根据本发明的一个方面，半导体芯片封装包括布线衬底和安装在布线衬底上并电连接到布线衬底的半导体芯片。该半导体芯片具有多个侧表面。模制层至少部分地包封半导体芯片。模制层具有支承面(tread)和竖立面(riser)，竖立面邻接侧表面中的至少一些侧表面。
33.半导体芯片封装，其中竖立面比支承面窄。
34.半导体芯片封装，其中布线衬底包括再分布层(rdl)结构。
35.半导体芯片封装，其中布线衬底包括中介层。
36.半导体芯片封装包括安装在布线衬底上的另一个半导体芯片，并且布线衬底包括容纳将半导体芯片连接到另一个半导体芯片的互连芯片的另一个模制层。
37.半导体芯片封装，其中半导体芯片包括四个侧表面并且竖立面邻接所有四个侧表面。
38.半导体芯片封装包括安装在布线衬底上并且至少部分地被模制层包封的另一个半导体芯片。
39.半导体芯片封装，其中布线衬底包括多个互连结构以将半导体芯片封装电连接到另一个电子器件。
40.根据本发明的另一方面，重构晶圆包括多个半导体芯片封装。半导体芯片封装中
的每一者包括：布线衬底；半导体芯片，该半导体芯片具有多个侧表面并且安装在布线衬底上并电连接到布线衬底；以及至少部分地包封半导体芯片的模制层，该模制层具有支承面和竖立面，竖立面邻接侧表面中的至少一些侧表面。
41.重构晶圆，其中竖立面比支承面窄。
42.重构晶圆，其中布线衬底包括再分布层(rdl)结构。
43.重构晶圆，其中布线衬底包括中介层。
44.重构晶圆，其中半导体芯片封装中的每一者包括安装在布线衬底上的另一个半导体芯片，布线衬底包括容纳将半导体芯片连接到另一个半导体芯片的互连芯片的另一个模制层。
45.重构晶圆，其中半导体芯片中的每一者包括四个侧表面并且竖立面中的每一者邻接半导体芯片中的每一者的所有四个侧表面。
46.重构晶圆，其中半导体芯片封装中的每一者包括安装在布线衬底上并且被模制层至少部分地包封的另一个半导体芯片。
47.重构晶圆，其中布线衬底中的每一者包括多个互连结构以电连接到另一个电子器件。
48.根据本发明的另一方面，一种制造半导体芯片封装的方法包括：将具有多个侧表面的半导体芯片安装在布线衬底上并且将半导体芯片电连接到安装衬底。模制层被模制在布线衬底上以至少部分地包封半导体芯片。模制层具有支承面和竖立面，竖立面邻接侧表面中的至少一些侧表面。
49.该方法包括在模制期间制成支承面和竖立面。
50.该方法包括通过锯切具有第一宽度的第一切口以设定竖立面的宽度以及锯切与第一切口对齐并具有比第一宽度窄的第二宽度的第二切口以设定支承面的宽度，由此制成支承面和竖立面。
51.该方法包括将第一切口和第二切口锯入模制层的同一侧。
52.该方法包括将第一切口和第二切口锯入模制层的相反两侧。
53.在该方法中，布线衬底和模制层包括重构晶圆。
54.在该方法中，竖立面比支承面窄。
55.在该方法中，布线衬底包括再分布层(rdl)结构。
56.在该方法中，布线衬底包括中介层。
57.该方法包括将另一个半导体芯片安装在布线衬底上，布线衬底包括容纳将半导体芯片连接到另一个半导体芯片的互连芯片的另一个模制层。
58.在该方法中，半导体芯片包括四个侧表面并且竖立面邻接所有四个侧表面。
59.该方法包括将另一个半导体芯片安装在布线衬底上并且用模制层至少部分地包封另一个半导体芯片。
60.在下面描述的附图中，当相同的元素出现在多个附图中的情况下，附图标记通常会重复。现在转到附图，具体地是转到图1，其中示出了示例性常规模制扇出型半导体芯片封装(模制封装)100的部分分解绘画视图，该封装被设计成安装在封装衬底105上并通过多个焊料球110电连接到封装衬底。在该常规布置中，模制封装100包括安装在rdl结构125上并且部分地被模制层130包封的两个半导体芯片115和120。底层填料132设置在rdl结构125
与封装衬底105之间，以减小半导体芯片115、120、rdl结构125和封装衬底105的热膨胀系数(cte)差异的影响。rdl结构125的附加细节将在下文结合后续附图进行描述。半导体芯片115是包括四个角部135a、135b、135c和135d的大致矩形结构。半导体芯片120类似地为矩形并且包括四个角部140a、140b、140c和140d。模制层130和rdl结构125连同半导体芯片115和120一起在形式上是重构晶圆(未示出)的一部分并且然后被单切。因此，模制层130也是具有角部145a、145b、145c和145d的矩形结构。模制层130已经历研磨工艺以暴露芯片115和120的顶部。模制层130的角部145a和145b分别靠近芯片115的角部135a和135b，并且模制层130的角部145c和145d分别靠近芯片120的角部140c和140d。
61.在某些类型的测试和实际操作期间，模制封装100可经历热循环。该热循环在rdl结构125和模制层130两者中产生弯曲、扭转和其他类型的应力。该重复的屈曲和扭曲在半导体芯片115和120以及模制层130上施加显著的应力，具体地是在芯片115的靠近模制层130的角部145a和145b的角部135a和135b处，以及在芯片120的靠近模制层130的角部145c和145d的角部140c和140d处。这里为了进行示意性的说明，分别施加在芯片115和120的角部135b和140c以及分别施加在模制层的角部145c和145d上的热应力被示意性地示出并标记为150。
62.图2是相对于图1中的视图放大示出的半导体芯片120的角部140c和模制层130的角部145c的绘画视图。需注意，还示出了下方rdl结构125l的一部分、底层填料132以及封装衬底105。如上所述，封装100的热循环产生应力150，具体地是在芯片的角部处，诸如芯片120的角部140c处。这些应力可在芯片120中导致各种缺陷，诸如从角部140c产生并伸入芯片120内部的多个裂纹155。如果未进行控制，这些裂纹155可导致芯片120的器件故障。可能出现的其他类型的缺陷包括片状剥落、大块脱落等。模制层130在半导体芯片120上特别是在角部或其角部140c上施加此类应力的部分原因是用于将模制封装100从形式上是其一部分的重构晶圆(未示出)中切单出来的切单工艺的人为因素。切单工艺得到模制层130的相对较厚侧壁160。侧壁160环绕半导体芯片115和半导体芯片120中的每一者的三个侧面。侧壁160具有一定宽度x1并且存在足够的材料，当经受热循环时，在芯片120的角部140c和图1所示的其他芯片角部上施加显著的应力150。
63.现在将结合图3描述常规模制封装100的其他细节，该图是图1沿截面3-3截取的剖视图。半导体芯片115和120通过多个焊料凸块165电连接到rdl结构125。半导体芯片115中的每一者设置有底层填料材料层170，以缓冲芯片115和120与封装100中的其他结构(特别是rdl结构125)之间的cte差异的影响。rdl结构125由散布在多层介电材料180中的多条导体迹线175组成。rdl结构125的各种导体连接到焊料球110。底层填料132执行相同的功能，即，缓解模制封装100与下方封装衬底105之间的cte差异的影响。如上文结合图2所述，模制层130的侧壁160具有一定宽度160，该宽度是将模制封装100从重构晶圆(未示出)切单的方式的函数。
64.如刚才所述，模制封装100初始被制造为重构晶圆的一部分，然后被切单，并且以这种方式得到具有某个横向尺寸x1的前述侧壁160。现在转到图4，该图是示出在切单工艺期间作为常规重构晶圆185的一部分的常规模制封装100的剖视图。在模制封装100的右侧示出了重构晶圆185的相邻模制封装187。仅示出了重构晶圆185的一小部分，当然应该理解，重构晶圆185可包括这种模制封装100和187的刻痕。重构晶圆185包括模制封装之间的
多个切片迹道，诸如模制封装100和187之间的切片迹道188。通过切片锯片189在切片迹道188和其他切片迹道(不可见)处的多次锯切移动，从重构晶圆185切出模制封装100。这里，切片刀片189具有一定宽度x2，其适于在切片迹道188处切出具有横向尺寸x3的切口191，该切口穿过模制层130并最终向下穿过rdl结构125，其中x3＞x2。此切片操作通常执行四次，在一个方向上的两次平行切片和在垂直于第一切片方向的方向上的两次平行切片，以便将模制封装100切单，并且以此类推对模制封装187进行操作。需注意，切片操作是利用在每个切片迹道188处的单个垂直切割来执行的，以得到具有横向尺寸x3的切口191和其他类似切口，使得当将模制封装100切单时，形成具有尺寸x1的前述侧壁160，并且围绕模制封装187限定对应的侧壁192。
65.现在参考图5可以理解模制封装200的示例性新布置，该图是部分分解绘画视图。这里，从下方封装衬底205分解示出模制封装200。封装衬底205可以是球栅阵列、针栅阵列、平面栅阵列或其他类型的互连方案，以便连接到一些其他电子器件或电路板。该例示性布置中的模制封装200通过多个互连结构210电连接到封装衬底205，多个互连结构可以是焊料球、凸块、微凸块、导电柱或其他类型的互连结构。在该示例性布置中，模制封装200包括安装在布线衬底225上并且部分地被模制层230包封的两个半导体芯片215和220。在该布置中，布线衬底225可以是rdl结构。本文所公开的其他布置可使用中介层或另一个模制层作为布线衬底。底层填料232设置在布线衬底225与封装衬底205之间，以减小半导体芯片215、220、布线衬底225和封装衬底205的热膨胀系数(cte)差异的影响。布线衬底225的附加细节将在下文结合后续附图进行描述。
66.半导体芯片215为大致矩形结构，包括由四个侧表面237a、237b、237c和237d的交点限定的四个角部235a、235b、235c和235d。半导体芯片220类似地为矩形，并且包括由相应侧表面242a、242b、242c和242d的交点限定的四个角部240a、240b、240c和240d。当然，芯片215和220中的一者或两者可具有正方形覆盖区。半导体芯片215和220至少部分地被模制在布线衬底225上的模制层230包封。如下文所详述，模制层230和布线衬底225连同半导体芯片215和220一起制造在重构晶圆(未示出)上，然后被切单。模制层230已经历任选的研磨工艺以任选地暴露芯片215和220的顶部。
67.在图1至图3所示的前述常规模制封装设计中，模制层130具有连续的基本上垂直的侧壁。然而，在图5示出的新的例示性布置中，模制层230是包括支承面243和从支承面243向上突出的竖立面244的阶梯形布置。竖立面244具有周壁的形式，该周壁围绕芯片215和220的组合的周边延伸，具体地是围绕芯片215的侧表面237a、237b和237d以及芯片220的侧表面242b、242c和242d延伸。现在还可以参考图6来理解模制层230的其他细节，该图是图5沿截面6-6截取的剖视图。首先，需注意，半导体芯片215和220可通过多个互连结构265电连接到布线衬底225。互连结构265可以是焊料凸块、焊料微凸块、导电柱或其他类型的互连结构。底层填料270被定位在芯片215和220与下方布线衬底225之间。布线衬底225可包括多条导电迹线275和通孔(未示出)以及多层介电材料280，诸如聚酰亚胺、各种环氧树脂或其他类型的介电材料。底层填料270和底层填料232用于减轻与芯片215和220以及下方rdl 225和模制封装200以及下方封装衬底205相关联的不同cte的问题。这里，分别靠近芯片215和220的侧表面237a和242c的竖立面244是可见的。如上简述，竖立面244具有相对薄的横向尺寸x4，这意味着模制层230的模制材料在靠近芯片215的角部235a和235b(以及在较小程度
上靠近角部235b和235c)和靠近芯片220的角部240c和240d(以及在较小程度上靠近角部240a和240b)处的体积小得多，并且因此减小与那些角部235a、235b、235c、235d、240a、240b、240c和240d上的热循环相关联的应力。需注意，支承面243在芯片220的底层填料270上方突出。这是故意为之并且将在下文详述。注意虚线矩形282的位置。图6的由虚线矩形282限定的部分在图7中以更大的放大倍数示出。
68.现在也可以参考图7来理解模制层230的其他细节，如刚才所述，该图是图6的由小虚线矩形282限定的部分的放大图。需注意，由于图6中虚线矩形282的位置，半导体芯片220的一小部分、其底层填料270、模制件230和布线衬底225的下方迹线275中的一条迹线在图7中都是可见的。如上所述，竖立面244具有一定横向尺寸x4，该横向尺寸优选地比图1所示的常规模制层130的横向尺寸x1小得多。竖立面244在支承面243上方具有一定高度z1，并且支承面243具有一定横向尺寸x5。选择竖立面244的高度z1，以确保底层填料270的角部283在模制封装100的制造期间不会受到损坏。在该例示性布置中，竖立面244的横向尺寸x4小于支承面243的横向尺寸x5。然而，竖立面244的横向尺寸x4可以等于或不同于支承面243的横向尺寸x5。
69.现在可以参考图8、图9、图10、图11、图12和图13并且首先参考图8来理解用于制造模制封装200的示例性方法。图8是包括安装在扩展布线衬底225上的半导体芯片215和220的重构晶圆285的一小部分的剖视图。示出了模制封装200的一般覆盖区，并且示出了相邻模制封装并标记为287，其包括半导体芯片288和289。半导体芯片215、220、288和289可以是各种集成电路中的任何一种。示例的不完全列表包括处理器，诸如微处理器、图形处理单元、组合两者的各方面的加速处理单元、存储器设备、片上系统、应用集成专用电路等。如上所述，芯片215和220通过互连结构265电连接到下方布线衬底225并且通过相应的底层填料270防止cte问题。芯片288和289类似地通过互连结构290连接到布线衬底225并且通过相应的底层填料291防止cte问题。到目前为止，芯片215、220、288和289以及布线衬底225已经历了集成电路和rdl制造所需的多个工艺步骤。芯片215、220、288和289已从较大的半导体工件(未示出)中被切单并安装在布线衬底225上，并且互连结构210已安装在其相反侧上。应当理解，在此阶段可能存在构成重构晶圆285的一部分的此类模制封装200和287的刻痕。刚才描述的重构晶圆285的初始加工是管芯后上工艺。然而，本领域的技术人员将理解，管芯先上工艺可与本文所述的技术一起使用。
70.接下来并且如图9所示，将模制层230施加到重构晶圆285，以便包封半导体芯片215、220、288和289以及重构晶圆285上在图9中不可见的那些其他芯片。可通过众所周知的使用各种模制材料的压缩模制技术来施加模制层230。一些商用示例包括nagase r4601或r460、sumitomo eme-g750系列或eme-g760系列等。
71.接下来并且如图10所示，对模制层230执行任选的研磨工艺以任选地暴露半导体芯片215、220、288和289的顶部。图10中可以看见模制封装200与287之间的一个切片迹道294。当然，在重构晶圆285的整个范围内存在许多另外的此类切片迹道(不可见)。现在将结合图11、图12和图13描述将模制封装200切单并产生前述阶梯模制层230的示例性切单工艺。
72.首先参考图11，重构晶圆285安装在切片保护胶带295上。当切片保护胶带295处于适当位置时，使用具有一定宽度x6的切片锯片303执行第一切片锯切步骤，以在切片迹道
294处切割切口306。切口306不延伸到布线衬底225，而是延伸到等于竖立面244的期望高度z1(见图7)的深度。切口306形成竖立面244和模制层230的对应但相反定位的竖立面309(模制封装287位于该竖立面处)。选择切片刀片303的宽度x6以小于相邻芯片220与288之间的间隙的宽度。切片刀片303的宽度x6设定了竖立面244的宽度x4(见图7)和竖立面309的对应宽度，该对应宽度可以等于或可以不等于宽度x4，具体取决于切片刀片303在芯片220与288之间的居中程度以及在切割期间的刀片摆动。
73.现在还可以参考图12来理解切片操作的其他细节，该图是包括模制件230、下方布线衬底225和切片保护胶带295的重构晶圆285的一部分的绘画视图。切口306切入半导体芯片220和288与也在切口306的一侧或另一侧但未单独标记的其他芯片之间的模制层230中。切口306以取决于切片刀片303的宽度、构造(齿状、研磨等)和切割摆动的一定横向尺寸x7切割。选择横向尺寸x7以形成具有优选横向尺寸x4的模制层230的前述竖立面244和309(见图7)。需注意，半导体芯片215和220与相邻芯片分隔开一个或多个切片迹道311和312以及另一个切片迹道316，该另一个切片迹道基本上平行于切口306已被切开的切片迹道294。当然，在切开切口306之后，切片锯片303在另一个切片迹道(诸如切片迹道316)上移动，并且类似的切口被切成与切口306相同的深度和宽度，并且反之亦然，尽管切片迹道311和312在垂直方向上。
74.接下来并且如图13所示，执行第二切片步骤以使用切片锯片319切出大致居中于切口306的底部中并从该底部延伸穿过模制层230的整个深度的切口321。所选择的切片刀片319的宽度x8小于x6，并且用于从重构晶圆285完全切单模制封装200。同样，将在切片迹道294、311、312和316(见图12)中的每一者上执行四次单独的切割以完成模制封装200的切单。通过使用具有小于刀片303的宽度x6的横向尺寸x8的切片刀片319，并且使得该切割基本上在切片迹道的中间进行，可执行切单以形成环绕芯片215和220的模制件230的前述竖立面244和支承面243。通过该第二切片步骤也形成了环绕半导体芯片288和289的类似竖立面309和支承面326。在切单之后，可移除切片保护胶带295并形成模制封装200。
75.在上述布置中，互连结构210(参见图8)的附接先于切单。然而，在图14至图17所示的另选工艺流程中，互连结构210的连接对切单起到中间作用。首先参考图14，该图是剖视图，重构晶圆285安装在载体晶圆328上，布线衬底225面朝下。载体晶圆328可由玻璃、半导体等构成并通过释放层(未示出)附接。载体晶圆328可用作支撑衬底，用于制造布线衬底225，分别安装模制封装200和287的半导体芯片215、220、288和289(以及其他不可见的项)，以及施加模制层230。该方法可使用本文别处所公开的材料和技术进行。在进行模制层230的模制之后但在其任选的研磨之前，用切片刀片303切割切口306。该切割步骤类似于图11和图12所示的切片步骤。然而，因为模制层230在此时未被研磨，所以切口306将初始比图11和图12所示的更深。
76.接下来并且如图15所示，模制层230经受研磨以暴露半导体芯片215、220、288和289的顶部。接下来，使用众所周知的分层工艺释放图14所示的载体晶圆328，并且在模制封装200和287的位置处将互连结构210附接到布线衬底225。通过研磨减小切口331的深度。重构晶圆285现在即准备好附接到切片保护胶带。任选地，模制层230的研磨可在互连结构210的连接或制造之后进行。
77.接下来并且如图16所示，将重构晶圆285附接到上述切片保护胶带295。使用切片
刀片319执行第二切片操作以切割切口321，并最终如上所述从重构晶圆285切单模制封装200和模制封装287。如上所述，在芯片220和288之间示出的切片操作在多个交叉的切片迹道上执行多次，以便将模制封装200和287完全切单。使用两步切片程序，模制层230被制成具有上述竖立面244和支承面243，该竖立面和支承面如上文所述并且以类似于芯片288和289的方式环绕芯片215和220。模制封装200和287接下来从切片保护胶带295分层。
78.在图17所示的另一个另选示例性方法中，使用具有提供两个切割表面343和346的双宽度的另选示例性切片刀片341执行单个切片操作以形成230模制层的所需阶梯形构型。图17示出了切割操作之前和期间的切片刀片341。刀片341的径向最外侧部分347包括切割表面343并且具有适于切割窄切口321的宽度x9，并且刀片341的径向最内侧部分348包括切割表面346并且具有的宽度x
10
比宽度x9宽，使得刀片341可与模制层230接合，并且通过单个切片操作，窄切割表面343形成不仅穿透模制层230而且穿透整个rdl 225以实现切单目的的窄而深的切口321，而较宽切割表面346形成得到将环绕芯片215和220的前述竖立面244和支承面243的较浅但较宽的切口306。在附加的此类切割和切单之后，竖立面309和支承面326将环绕芯片288和289。在切片之后，切片保护胶带295可使用本文别处所述的技术分层。
79.在另一种示例性方法中，模制层230被模制成具有阶梯结构。现在可以参考图18、图19和图20来理解该示例性方法。如图18所示，可将重构晶圆285安装到切片保护胶带295或载体晶圆(未示出)上，然后执行模制工艺以施加模制材料230，但使用定位在半导体芯片215、220、288和289上方的模制盖401。盖401具有多个阶梯形腔，其中两个腔可见并被分别标记为404和408。阶梯形腔404和408由向下突出的周壁限定，其中三个周壁可见并被分别标记为411a、411b和411c。腔404和408共用周壁411b。实际上，当从下面观察时，腔404和408(以及其他不可见的腔)将类似华夫饼图案。腔404被设计成容纳芯片215和220的高度，而腔408被设计成当盖401恰好在模制之前被定位成靠近重构晶圆285时容纳芯片288和289的高度。周壁411b具有通常使用双切片工艺形成的期望的阶梯形切口的镜像轮廓，并且以此类推其他周壁411a和411c也是如此。如图19所示，盖定位在重构晶圆285上方以在芯片215、220、288和289周围留出空间，在模制期间模制材料230可在该空间中流动。然而，具有阶梯形状的阶梯形周壁411a、411b和411c的存在允许模制材料230围绕芯片220和288前进，以在芯片220与288之间并且实际上围绕芯片215、220、288和289自动形成阶梯模制结构。
80.在模制工艺之后并且如图20所示，移除图19所示的模制盖401，并且如刚才所述，模制工艺本身形成具有阶梯形沟槽413的前述模制层230，该阶梯形沟槽形成相邻于并环绕半导体芯片215和220的竖立面244和支承面243以及模制层230的相邻于半导体芯片288和289的对应竖立面309和支承面326。类似地，相邻于芯片215和289以及其他地方形成其他沟槽(未标记)。
81.接下来并且如图21所示，使用例如锯片319来执行切片步骤，以向下切入沟槽413和其他地方，从而穿透沟槽413底部处的任何模制件和布线衬底225的整个深度，以如上文所述来切单模制封装200和293。
82.应当理解，在涉及图18至图21中的切片步骤或甚至结构化模制的前述工艺中，切割动作从面向半导体芯片215、220等的顶部的方向进行。然而，应当理解，对于任何所公开的工艺，切穿rdl结构和模制件的一部分的实际切单切片步骤可从rdl结构侧而不是芯片侧进行。在这方面，现在将注意力转到图22，该图是重构晶圆285的剖视图，虽然它安装在载体
晶圆423上。在该布置中，不是将重构晶圆285的rdl结构侧安装在某种载体衬底上，而是将靠近芯片215、220、288和289的模制层侧425安装在载体晶圆423上。在将重构晶圆285安装在载体晶圆423上之前，使用图11所示的技术和切割刀片303在模制件230上切出切口306。在形成切口306并安装到载体晶圆423之后，使用切片刀片319执行第二完全切单切割步骤(虽然是从下方进行，即向上穿过布线衬底225)，以切出穿透直到切口306的切口429。此时，可使用众所周知的技术将模制封装200和287与载体衬底423分离。
83.在前述例示性布置中，模制封装200通常包括呈2.5d布置的并排半导体芯片215和220。然而，本领域的技术人员将理解，可使用前述技术制造多种不同类型的模制封装以形成具有实现应力减小有益效果的阶梯结构的模制层。例如并且如图23所示，模制封装500可包括单个半导体芯片515、安装在封装衬底505上的布线结构525以及具有包括支承面543和竖立面544的前述阶梯结构的模制层530。对于单个芯片515，支承面543可比上述竖立面243宽或不宽。在其他方面中，模制封装500可基本上类似于上文所述的封装200。
84.在又一个例示性布置中，图24中示的模制半导体芯片封装600可包括以中介层形式安装到布线结构627上的2.5d布置中的多个半导体芯片615和620。布线结构(中介层)627可由硅、其他类型的半导体或甚至玻璃结构构成，并且通过互连结构610电连接到封装衬底605。同样，模制层630与前述支承面643和竖立面644一起制成以提供如上所述的应力减小。
85.如图25所示，可安装在封装衬底705上的另一个示例性半导体芯片封装700可包括由被封入模制层726的互连芯片722互连的半导体芯片715和720。在模制层726上制成薄rdl结构727。半导体芯片715和720包括互连件728，其中一些互连件连接到薄rdl结构727并且另一些互连件连接到互连芯片722。模制层726、薄rdl结构727和互连芯片722提供布线衬底。第二模制件730可被制成至少部分地包封芯片715和720，并使用本文别处所述的技术来形成前述支承面743和竖立面744以提供应力减小。模制层729可填充有通过互连结构734连接到封装衬底705的多个导电柱733。薄rdl结构728提供半导体芯片715和720与导电柱733之间的布线。
86.在前述示例性描述的布置和技术中，通过使用切片刀片的机械锯切来执行阶梯切片。然而，本领域的技术人员将理解，可使用其他切片技术。现在将注意力转到图26，该图是类似于图13的剖视图，但示出了各种任选的切口形成和切单技术。图26示出了重构晶圆285，其中模制封装200的半导体芯片215和220、相邻模制封装287的半导体芯片288和289以及模制层230位于rdl结构225上。重构晶圆285安装在切片保护胶带295上。使用例如激光811、水射流研磨机813或喷砂机817、这些方式的一些组合或甚至这些技术中的一者或多者与机械锯切的一些组合，宽切口306可在模制层230中切出，并且窄切口321可在模制层230中切出并切穿rdl结构225。这些仅代表三种可能的另选切割技术。同样，将在切片迹道294、311、312和316(见图12)中的每一者上执行四次单独的切割以完成模制封装200和287的切单。可执行切割步骤以形成模制层230的环绕芯片215和220的前述竖立面244和支承面243，以及环绕半导体芯片288和289的类似竖立面309和支承面326。在切单之后，可移除切片保护胶带295并形成模制封装200和287。
87.虽然本发明可以有各种修改和另选形式，但具体实施方案在附图中通过举例的方式示出并且在本文进行详细描述。然而，应当理解，本发明不旨在限于所公开的特定形式。相反，本发明将涵盖落入由下文所附权利要求书限定的本发明的实质和范围内的所有修
改、等同和另选形式。

技术特征：

1.一种半导体芯片封装，包括：布线衬底；安装在所述布线衬底上并电连接到所述布线衬底的半导体芯片，所述半导体芯片具有多个侧表面；以及至少部分地包封所述半导体芯片的模制层，所述模制层具有支承面和竖立面，所述竖立面邻接所述侧表面中的至少一些侧表面。2.根据权利要求1所述的半导体芯片封装，其中所述竖立面比所述支承面窄。3.根据权利要求1所述的半导体芯片封装，其中所述布线衬底包括再分布层(rdl)结构。4.根据权利要求1所述的半导体芯片封装，其中所述布线衬底包括中介层。5.根据权利要求1所述的半导体芯片封装，包括安装在所述布线衬底上的另一个半导体芯片，所述布线衬底包括容纳将所述半导体芯片连接到所述另一个半导体芯片的互连芯片的另一个模制层。6.根据权利要求1所述的半导体芯片封装，其中所述半导体芯片包括四个侧表面并且所述竖立面邻接所有四个所述侧表面。7.根据权利要求1所述的半导体芯片封装，包括安装在所述布线衬底上并且至少部分地被所述模制层包封的另一个半导体芯片。8.根据权利要求1所述的半导体芯片封装，其中所述布线衬底包括多个互连结构以将所述半导体芯片封装电连接到另一个电子器件。9.一种重构晶圆，包括：多个半导体芯片封装，所述半导体芯片封装中的每一者包括：布线衬底；半导体芯片，所述半导体芯片具有多个侧表面并且安装在所述布线衬底上并电连接到所述布线衬底；以及至少部分地包封所述半导体芯片的模制层，所述模制层具有支承面和竖立面，所述竖立面邻接所述侧表面中的至少一些侧表面。10.根据权利要求8所述的重构晶圆，其中所述竖立面比所述支承面窄。11.根据权利要求9所述的重构晶圆，其中所述布线衬底包括再分布层(rdl)结构。12.根据权利要求9所述的重构晶圆，其中所述布线衬底包括中介层。13.根据权利要求1所述的重构晶圆，其中所述半导体芯片封装中的每一者包括安装在所述布线衬底上的另一个半导体芯片，所述布线衬底包括容纳将所述半导体芯片连接到所述另一个半导体芯片的互连芯片的另一个模制层。14.根据权利要求9所述的重构晶圆，其中所述半导体芯片中的每一者包括四个侧表面并且所述竖立面中的每一者邻接所述半导体芯片中的每一者的所有四个所述侧表面。15.根据权利要求9所述的重构晶圆，其中所述半导体芯片封装中的每一者包括安装在所述布线衬底上并且至少部分地被所述模制层包封的另一个半导体芯片。16.根据权利要求9所述的重构晶圆，其中所述布线衬底中的每一者包括多个互连结构以电连接到另一个电子器件。17.一种制造半导体芯片封装的方法，所述方法包括：将具有多个侧表面的半导体芯片安装在布线衬底上并且将所述半导体芯片电连接到所述安装衬底；以及
在所述布线衬底上进行模制层的模制以至少部分地包封所述半导体芯片，所述模制层具有支承面和竖立面，所述竖立面邻接所述侧表面中的至少一些侧表面。18.根据权利要求17所述的方法，包括在所述模制期间制成所述支承面和所述竖立面。19.根据权利要求17所述的方法，包括通过锯切具有第一宽度的第一切口以设定所述竖立面的宽度以及锯切与所述第一切口对齐并具有比所述第一宽度窄的第二宽度的第二切口以设定所述支承面的宽度，由此制成所述支承面和所述竖立面。20.根据权利要求19所述的方法，包括将所述第一切口和所述第二切口锯入所述模制层的同一侧中。21.根据权利要求19所述的方法，包括将所述第一切口和所述第二切口锯入所述模制层的相反两侧中。22.根据权利要求17所述的方法，其中所述布线衬底和所述模制层包括重构晶圆。23.根据权利要求17所述的方法，其中所述竖立面比所述支承面窄。24.根据权利要求17所述的方法，其中所述布线衬底包括再分布层(rdl)结构。25.根据权利要求17所述的方法，其中所述布线衬底包括中介层。26.根据权利要求17所述的方法，包括将另一个半导体芯片安装在所述布线衬底上，所述布线衬底包括容纳将所述半导体芯片连接到所述另一个半导体芯片的互连芯片的另一个模制层。27.根据权利要求17所述的方法，其中所述半导体芯片包括四个侧表面并且所述竖立面邻接所有四个所述侧表面。28.根据权利要求17所述的方法，包括将另一个半导体芯片安装在所述布线衬底上并且用所述模制层至少部分地包封所述另一个半导体芯片。

技术总结

本发明公开了各种模制半导体芯片封装。在一个方面，半导体芯片封装(200)包括布线衬底(225)和安装在该布线衬底上并电连接到该布线衬底的半导体芯片(215，220)。该半导体芯片具有多个侧表面。模制层(230)至少部分地包封该半导体芯片。该模制层具有支承面(243)和竖立面(244)，该竖立面邻接该侧表面中的至少一些侧表面。侧表面。侧表面。