一种补码映射的RRAM存算一体芯片及电子设备的制作方法

一种补码映射的rram存算一体芯片及电子设备
技术领域
1.本发明涉及一种存算一体芯片技术领域，尤其涉及一种补码映射的rram存算一体芯片及电子设备。

背景技术：

2.由于存储与计算模块的分立，传统冯诺依曼计算架构面临存储墙瓶颈，也称冯诺依曼瓶颈。以rram为代表存内计算技术将数据的存储与计算相结合，可以提高计算的速度、并行度，降低功耗，突破冯诺依曼瓶颈。尤其适用于依赖阵列乘加运算的人工智能领域。现有人工智能算法中，对于有符号数表示的神经网络权重值，多采用一正一负两个相同忆阻器阵列映射，占用过多忆阻器资源，且损失了数值范围内最小负数值。

技术实现要素：

3.为了解决现有技术中存在的上述技术问题，本发明提出了一种补码映射的rram存算一体芯片及电子设备，芯片采用补码映射与读出方式，权重数据按照补码形式存储在2t1r rram阵列上，并以补码形式完成乘加运算的结果读取，其具体技术方案如下：一种补码映射的rram存算一体芯片，包括控制选通模块、rram阵列模块、补码量化模块，所述控制选通模块接收输入信号，连接于rram阵列模块中的位线bl、源线sl、字线wl上，对rram阵列模块进行选通与读写控制；补码量化模块连接于 rram阵列模块中的输出线rbl上，数字输入信号通过控制选通模块经过位线bl输入到rram阵列模块，经过rram阵列模块与其以补码形式存储的权重值相乘加后，输出模拟信号至补码量化模块；补码量化模块将模拟信号以补码形式完成量化，输出数字信号结果。
4.进一步的，所述控制选通模块包括：解码选通单元和电平位移单元，解码选通单元接收输入信号，根据输入信号决定所需选通的rram阵列模块中的单元，并且采用电平位移单元对输入信号的电平进行平移后输出至rram阵列模块。
5.进一步的，所述rram阵列模块由三个子阵列组成，三个子阵列为三个2t1r rram阵列，每个子阵列包含n行m列2t1r单元，每个2t1r单元包括阻变电阻、选通管以及输出管，每个2t1r单元根据其阻变电阻高低阻态的不同可表示1/0两种状态，代表1bit数据；对于每n个2t1r单元存储一个权重数据，每n列分为一组，其中第一列为符号位列，第2到n列为数值位列。
6.进一步的，对于2t1r rram阵列n bit权重值一次乘加运算将选通n列2t1r rram阵列，从而产生n个输出电流，输出至补码量化模块，具体的，2t1r rram阵列的字线wl起到选通作用，当对应权重值被选中时，则相应该组的n条字线wl接电源电压，反之则接地电压，对于被选通的单元，当输入信号为1，则位线bl接读电压vread，且存储值为1，即阻变电阻为低阻态时，其相乘结果为1，对于相应输出线rbl产生输出电流i，当输入信号为0时，则对位线bl接地电压，相乘结果为0，输出电流也为0；同一列单元共用同一条输出线rbl，因此其输出电流将相互叠加，等效于其相乘结果叠加。
7.进一步的，对于2t1r rram阵列中坐标为[n，m]的单元，当进行写操作时，字线wl[n]上连接高电压打开选通管，在位线bl与源线sl两端之间施加写电压vset，可将阻变电阻置为低阻态，相反，在位线bl与源线sl两端之间施加反向电压vreset，可将阻变电阻置为高阻态；当进行读操作时，字线wl[n]上连接高电压打开选通管，同时选通管与阻变电阻形成分压结构，如果输入信号为1，则在位线bl[m]与源线sl[m]之间施加正向读电压，如果此时阻变电阻为低阻状态，即存储1时，则输出管栅端电压接近位线bl端读电压，输出管处于弱亚阈值区，在输出线rbl[m]上产生输出电流，输出逻辑1，否则，在输出线rbl[m]上没有电流输出，输出逻辑0。
[0008]
进一步的，所述补码量化模块有8个，每个补码量化模块包括：8个电流电压转换电路、1个补码量化模数转换器和1个12路选1多路选择电路，rram阵列模块的输出通过12路选1多路选择电路选通，输出电流信号至电流电压转换电路，转换为电压信号后通过的补码量化模数转换器补码量化，输出数字信号结果。
[0009]
进一步的，所述12路选1多路选择电路是由12个nmos管组成的多路选通管。
[0010]
进一步的，所述电流电压转换电路，包括：运放a1、晶体管pm1、晶体管pm2、晶体管pm3、晶体管pm4、开关管nm1；晶体管pm1的栅极与pm2的栅极相连接后接入运放a1的输出端，晶体管pm1的源极和晶体管pm2的源极连接，晶体管pm1的漏极与pm3的源极连接，pm3的栅极与pm4的栅极相连接后接入输出线rbl，pm3的漏极接输出线rbl，pm4的源极接pm2的漏极，pm4的漏极接开关管的漏极；其中，运放a1与晶体管pm1形成负反馈回路，将输出线rbl电位钳位在v
rbl
，与运放器a1的同相输入端电位相同，晶体管pm2将晶体管pm1上的电流进行比例的镜像，nm1为一个宽长比大于pm2的开关管，samn为补码量化模数转换器的采样时钟sam的反，当sam=0时，补码量化模数转换器的采样开关sh打开，nm1导通，晶体管nm1与晶体管pm 4相连接的间节点b被拉到地电位；当sam=1时，采样开关sh闭合，nm1截止，rbl上的电流通过晶体管pm2对补码量化模数转换器中的电容ctot进行充电，完成电流向电压的转换。
[0011]
进一步的，所述补码量化模数转换器将电流电压转换电路输出的电压信号按照权值一次性量化为一个数字补码结果。
[0012]
一种电子设备，包括壳体和所述的一种补码映射的rram存算一体芯片，其中，所述rram存算一体芯片设置于所述壳体上。
[0013]
本发明的有益效果：相比传统方式，本发明实现了2t1r rram阵列乘加运算的补码量化，可节省近一半rram阵列资源，减小芯片面积，降低功耗。
附图说明
[0014]
图1是本发明的rram存算一体芯片模块示意图；图2是本发明采用的2t1r rram阵列电路示意图；图3是本发明的补码量化模块示意图；图4本发明的电流电压转换电路示意图。
具体实施方式
[0015]
为了使本发明的目的、技术方案和技术效果更加清楚明白，以下结合说明书附图
和实施例，对本发明作进一步详细说明。
[0016]
如图1所示，本发明的一种补码映射的rram存算一体芯片，包括控制选通模块、rram阵列模块、补码量化模块，所述控制选通模块接收输入信号，连接于rram阵列模块中的位线bl、源线sl、字线wl上，负责对rram阵列模块的选通与读写控制；补码量化模块连接于 rram阵列中的输出线rbl上，数字输入信号通过控制选通模块经过位线bl输入到rram阵列模块，经过rram阵列模块与其存储的权重值相乘，rram阵列模块作为补码映射目标，以补码形式存储权重值，即在乘加运算中，采用了补码映射方式；补码量化模块将输入信号与权重值的乘加模拟信号结果，以补码形式完成量化，产生量化结果，输出数字信号结果；整个过程都以补码形式计算。
[0017]
所述控制选通模块包括解码选通单元和电平位移单元，负责接收输入信号，决定所需选通的阵列单元以及所要采取的操作，输入信号中包含选通信号和选通信号所在线上施加的电压，由于rram阵列模块中mos管选用i/o管，而解码选通模单元中采用的是普通mos管，两者电源电压不同，因此信号在两种mos管之间交流时，采用电平位移单元对信号电平进行平移。
[0018]
所述rram阵列模块由三个子阵列组成，每个子阵列包含n行m列2t1r单元，每一个2t1r单元根据其阻变电阻高低阻态的不同可表示1/0两种状态，代表1bit数据。一个n bit的补码权重数据，其中符号位用一个单元表示，数值位用n-1个单元表示。因此，整个阵列中，每n个单元存储一个权重数据，每n列分为一组，其中第一列为符号位列，第2到n列为数值位列，其权值按照二进制递减。
[0019]
在2t1r rram阵列中，字线wl起到选通作用，当对应权重值被选中时，则相应该组的n条字线wl接电源电压，反之则接地电压，对于被选通的单元，信号通过位线bl行输入，当输入信号为1，则位线bl接读电压vread，且存储值为1，即阻变电阻为低阻态时，其相乘结果为1，对于相应输出线rbl产生100na输出电流，当输入信号为0时，则对位线bl接地电压，相乘结果为0，输出电流也为0。同一列单元共用同一条输出线rbl，因此其输出电流将相互叠加，等效于其相乘结果叠加；因此，n bit权重值一次乘加运算将选通n列2t1r rram阵列，从而产生n个输出电流，输出至补码量化模块。对于n bit权重值，2t1r rram阵列每n列分为一组，使用同一行中的n个单元存储权重，其中第一个单元存储符号位，第2到n个单元存储数值位。
[0020]
具体的，本发明实施例中三个子阵列为三个2t1r rram阵列，每一个子阵列由64*256个2t1r单元组成，如图2所示，每个2t1r单元包括阻变电阻、选通管以及输出管；当阻变电阻为高阻态时表示0，低阻态时表示1；对于2t1r rram阵列中坐标为[n,m]的单元，n表示2t1r rram阵列中的第n行，m表示2t1r rram阵列中的第m列，当需要进行写操作时，字线wl[n]上连接高电压打开选通管，在位线bl与源线sl两端之间施加1.5~2v的写电压vset，可将阻变电阻置为低阻态，相反，在位线bl与源线sl两端之间施加反向电压vreset，可将阻变电阻置为高阻态。当需要进行读操作时，字线wl[n]上连接高电压打开选通管，同时选通管与阻变电阻形成分压结构，如果输入信号为1，则在位线bl[m]与源线sl[m]之间施加正向0.5v读电压，如果此时阻变电阻为低阻状态，即存储1时，则输出管栅端电压接近位线bl端读电压，输出管处于弱亚阈值区，在输出线rbl[m]上产生微弱的输出电流，输出逻辑1，否则，在输出线rbl[m]上没有电流输出，输出逻辑0。
[0021]
本发明实施例采用8 bit权重，每个2t1r rram阵列每8列分为一组，每组中采用同一行的8个单元以补码形式存储权重值，其中第1个单元存储符号位，第2到8单元表示数字位。数字输入信号经过控制选通模块后，从位线bl输入2t1r rram阵列，在阵列输出线rbl上产生输出电流，每组产生八个输出电流io[0-7]，随后将进入补码量化模块。
[0022]
如图3所示，为本发明的补码量化模块电路示意图，整个芯片中包含8个补码量化模块，每个补码量化模块包括：8个电流电压转换电路、1个补码量化模数转换器和1个12路选1多路选择电路，rram阵列模块的输出通过12路选1多路选择电路选通，输出电流信号至电流电压转换电路，转换为电压信号后通过的补码量化模数转换器补码量化，输出数字信号结果。其中，12路选1多路选择电路是由12个nmos管组成的多路选通管。
[0023]
如图4所示，为电流电压转换电路示意图。补码量化模数转换器无法直接量化rram阵列模块产生的输出电流，需要先通过电流电压转换电路，线性转换为电压信号，即将rram阵列模块产生的一组n列的输出电流io[0-n-1]线性转换为电压vo[0-n-1]。
[0024]
所述电流电压转换电路，包括：运放a1、晶体管pm1、晶体管pm2、晶体管pm3、晶体管pm4、开关管nm1；晶体管pm1的栅极与pm2的栅极相连接后接入运放a1的输出端，晶体管pm1的源极和晶体管pm2的源极连接，晶体管pm1的漏极与pm3的源极连接，pm3的栅极与pm4的栅极相连接后接入输出线rbl，pm3的漏极接输出线rbl，pm4的源极接pm2的漏极，pm4的漏极接开关管的漏极。
[0025]
rram阵列模块中同一列的2t1r rram单元输出管漏端并接于输出线rbl，nm2为多路选通管，en为选通信号，运放a1与晶体管pm1形成负反馈回路，将输出线rbl电位钳位在v
rbl
，以保证输出电流稳定，晶体管pm2则将晶体管pm1上的电流进行比例的镜像，nm1为一个宽长比远大于pm2的开关管，samn为模数转换器采样时钟sam的反。当sam=0时，采样开关sh打开，nm1导通，节点b被拉到地电位；当sam=1时，采样开关sh闭合，nm1截止，rbl上的电流通过晶体管pm2对补码量化模数转换器中的电容ctot进行充电，完成电流向电压的转换。通过调节pm1/pm2的宽长比，可将转换电压调节到适合补码量化模数转换器量化的范围内。
[0026]
由于n bit权重值以补码形式存储，第一列符号位权值为，第2到n列为数值位，其权值依次为、
…
,因此各列产生的输出电流其权值也不同。要将其整体以补码形式量化，需先将n个输出电流线性转化为n个电压信号。传统方法将对n个电压信号利用n个模数转换器进行一次量化或一个模数转换器进行n次量化，获得n个量化结果，再将这些量化结果按照其权值重新加权，最终获得补码结果。本发明则引入一种补码量化模数转换器，将电流电压转换电路输出的电压信号按照权值一次性量化为一个数字补码结果，只需一个模数转换器就可在一次量化中实现n bit的补码量化，极大的减少模数转换器数量，且不需重新加权计算。
[0027]
本发明实施例中，对于阵列8bit权重值产生的8个电流输出信号，采用8个电流电压转换电路将其转换为8个电压信号vo[0-7]，其中vo[0]表示符号位，其权值为，vo[1-7]为数值位，其权值依次为、
…
。本发明采用的补码量化模数转换器，将vo[0-7]按照其权值一次性量化为一个数字补码结果，而非传统的将8个电压信号全部量化到数字域，再重新加权组合为一个补码结果。
[0028]
本发明的芯片可用于类脑神经算法的实现，可高能效的实现图像识别、边缘计算等应用，例如应用于手机、摄像机等电子设备，更加具体的如：手机中的声音识别系统，摄像头中的图像识别系统。
[0029]
以上所述，仅为本发明的优选实施案例，并非对本发明做任何形式上的限制。虽然前文对本发明的实施过程进行了详细说明，对于熟悉本领域的人员来说，其依然可以对前述各实例记载的技术方案进行修改，或者对其中部分技术特征进行同等替换。凡在本发明精神和原则之内所做修改、同等替换等，均应包含在本发明的保护范围之内。

技术特征：

1.一种补码映射的rram存算一体芯片，包括控制选通模块、rram阵列模块、补码量化模块，其特征在于，所述控制选通模块接收输入信号，连接于rram阵列模块中的位线bl、源线sl、字线wl上，对rram阵列模块进行选通与读写控制；补码量化模块连接于 rram阵列模块中的输出线rbl上，数字输入信号通过控制选通模块经过位线bl输入到rram阵列模块，经过rram阵列模块与其以补码形式存储的权重值相乘加后，输出模拟信号至补码量化模块；补码量化模块将模拟信号以补码形式完成量化，输出数字信号结果。2.如权利要求1所述的一种补码映射的rram存算一体芯片，其特征在于，所述控制选通模块包括：解码选通单元和电平位移单元，解码选通单元接收输入信号，根据输入信号决定所需选通的rram阵列模块中的单元，并且采用电平位移单元对输入信号的电平进行平移后输出至rram阵列模块。3.如权利要求1所述的一种补码映射的rram存算一体芯片，其特征在于，所述rram阵列模块由三个子阵列组成，三个子阵列为三个2t1r rram阵列，每个子阵列包含n行m列2t1r单元，每个2t1r单元包括阻变电阻、选通管以及输出管，每个2t1r单元根据其阻变电阻高低阻态的不同表示1/0两种状态，代表1bit数据；对于每n个2t1r单元存储一个权重数据，每n列分为一组，其中第一列为符号位列，第2到n列为数值位列。4.如权利要求3所述的一种补码映射的rram存算一体芯片，其特征在于，对于2t1r rram阵列，n bit权重值一次乘加运算将选通n列2t1r rram阵列，从而产生n个输出电流，输出至补码量化模块，具体的，2t1r rram阵列的字线wl起到选通作用，当对应权重值被选中时，则相应该组的n条字线wl接电源电压，反之则接地电压，对于被选通的单元，当输入信号为1，则位线bl接读电压vread，且存储值为1，即阻变电阻为低阻态时，其相乘结果为1，对于相应输出线rbl产生输出电流i，当输入信号为0时，则对位线bl接地电压，相乘结果为0，输出电流也为0；同一列单元共用同一条输出线rbl，因此其输出电流将相互叠加，等效于其相乘结果叠加。5.如权利要求4所述的一种补码映射的rram存算一体芯片，其特征在于，对于2t1r rram阵列中坐标为[n，m]的单元，当进行写操作时，字线wl[n]上连接高电压打开选通管，在位线bl与源线sl两端之间施加写电压vset，将阻变电阻置为低阻态，相反，在位线bl与源线sl两端之间施加反向电压vreset，将阻变电阻置为高阻态；当进行读操作时，字线wl[n]上连接高电压打开选通管，同时选通管与阻变电阻形成分压结构，如果输入信号为1，则在位线bl[m]与源线sl[m]之间施加正向读电压，如果此时阻变电阻为低阻状态，即存储1时，则输出管栅端电压接近位线bl端读电压，输出管处于弱亚阈值区，在输出线rbl[m]上产生输出电流，输出逻辑1，否则，在输出线rbl[m]上没有电流输出，输出逻辑0。6.如权利要求1所述的一种补码映射的rram存算一体芯片，其特征在于，所述补码量化模块有8个，每个补码量化模块包括：8个电流电压转换电路、1个补码量化模数转换器和1个12路选1多路选择电路，rram阵列模块的输出通过12路选1多路选择电路选通，输出电流信号至电流电压转换电路，转换为电压信号后通过的补码量化模数转换器补码量化，输出数字信号结果。7.如权利要求6所述的一种补码映射的rram存算一体芯片，其特征在于，所述12路选1多路选择电路是由12个nmos管组成的多路选通管。8.如权利要求6所述的一种补码映射的rram存算一体芯片，其特征在于，所述电流电压
转换电路，包括：运放a1、晶体管pm1、晶体管pm2、晶体管pm3、晶体管pm4、开关管nm1；晶体管pm1的栅极与pm2的栅极相连接后接入运放a1的输出端，晶体管pm1的源极和晶体管pm2的源极连接，晶体管pm1的漏极与pm3的源极连接，pm3的栅极与pm4的栅极相连接后接入输出线rbl，pm3的漏极接输出线rbl，pm4的源极接pm2的漏极，pm4的漏极接开关管的漏极；其中，运放a1与晶体管pm1形成负反馈回路，将输出线rbl电位钳位在v
rbl
，与运放器a1的同相输入端电位相同，晶体管pm2将晶体管pm1上的电流进行比例的镜像，nm1为一个宽长比大于pm2的开关管，samn为补码量化模数转换器的采样时钟sam的反，当sam=0时，补码量化模数转换器的采样开关sh打开，nm1导通，晶体管nm1与晶体管pm 4相连接的间节点b被拉到地电位；当sam=1时，采样开关sh闭合，nm1截止，rbl上的电流通过晶体管pm2对补码量化模数转换器中的电容ctot进行充电，完成电流向电压的转换。9.如权利要求6所述的一种补码映射的rram存算一体芯片，其特征在于，所述补码量化模数转换器将电流电压转换电路输出的电压信号按照权值一次性量化为一个数字补码结果。10.一种电子设备，其特征在于，包括壳体和如权利要求1至9任一项所述的一种补码映射的rram存算一体芯片，其中，所述rram存算一体芯片设置于所述壳体上。

技术总结

本发明公开一种补码映射的RRAM存算一体芯片及电子设备，芯片包括控制选通模块、RRAM阵列模块、补码量化模块，所述控制选通模块接收输入信号，连接于RRAM阵列模块中的位线、源线、字线上，对RRAM阵列模块进行选通与读写控制；补码量化模块连接于RRAM阵列模块中的输出线上，数字输入信号通过控制选通模块经过位线BL输入到RRAM阵列模块，经过RRAM阵列模块与其以补码形式存储的权重值相乘加后，输出模拟信号至补码量化模块；补码量化模块将模拟信号以补码形式完成量化，输出数字信号结果。相比传统方式，本发明实现了2T1R RRAM阵列乘加运算的补码量化，可节省近一半RRAM阵列资源，减小芯片面积，降低功耗。降低功耗。降低功耗。