存储器及其编程方法、存储系统与流程

1.本技术涉及存储

技术领域

：
：，特别涉及一种存储器及其编程方法、存储系统。

背景技术

：
：：2.三维(3-dimension，3d)存储器是指将多个存储串按照阵列方式排布的一种存储器。其中，每个存储串包括依次连接的至少一个上选择管、多个存储单元和至少一个下选择管。并且，位于同一层的各个存储单元可以与同一字线(wordline，wl)耦接。3.受制造工艺的影响，存储器中位于底部(即靠近下选择管)的部分wl更容易出现漏电。在对存储器进行反向编程(即按照从上选择管到下选择管的方向依次对各个wl所耦接的存储单元进行编程)时，会出现即使底部wl存在漏电，但顶部wl所耦接的存储单元还能够编程通过的现象。而当编程至与底部wl相邻的wl所耦接的存储单元时，底部wl的漏电可能会导致相邻的若干个wl均被烧坏(burnout)，进而导致已编程的存储单元中的数据无法被正确读取。技术实现要素：4.本技术提供了一种存储器及其编程方法、存储系统，可以解决存储器中wl漏电导致已编程的存储单元中的数据无法被正确读取的技术问题。所述技术方案如下：5.第一方面，提供了一种存储器，所述存储器包括：存储块、字线选择电路、第一电压产生电路、第二电压产生电路和控制电路；6.所述存储块包括耦接到不同字线的多个存储单元，所述字线选择电路的多个输出端与所述存储块中的多条字线一一对应连接；7.所述第一电压产生电路和所述第二电压产生电路分别与所述字线选择电路的不同输出端连接，所述第一电压产生电路用于提供编程电压和第一通过电压，所述第二电压产生电路用于提供第二通过电压；8.所述控制电路与所述字线选择电路连接，所述控制电路用于：9.控制所述字线选择电路将所述编程电压加载至所述存储块中的选择字线，将所述第一通过电压加载至所述存储块中的第一非选择字线，并将所述第二通过电压加载至所述存储块中的第二非选择字线；10.若检测到所述选择字线所耦接的存储单元编程失败，则停止对所述存储块中存储单元的编程操作。11.可选地，所述第一电压产生电路包括：第一电荷泵电路和至少一个第一电压调节电路；12.所述第一电荷泵电路与所述字线选择电路的输入端连接，并用于提供所述编程电压；13.所述至少一个第一电压调节电路中的每个第一电压调节电路均分别与所述第一电荷泵电路和所述字线选择电路的输入端连接，并用于在所述第一电荷泵电路的驱动下提供所述第一通过电压。14.可选地，所述第一电荷泵电路包括：第一电荷泵和第二电压调节电路；15.所述第一电荷泵用于提供第一初始电压；16.所述第二电压调节电路分别与所述第一电荷泵和所述字线选择电路的输入端连接，并用于将所述第一初始电压转换为所述编程电压；17.所述第一电压调节电路与所述第二电压调节电路连接，并用于将所述编程电压转换为所述第一通过电压；18.或者，所述第一电压调节电路与所述第一电荷泵连接，并用于将所述第一初始电压转换为所述第一通过电压。19.可选地，所述第一电压产生电路包括多个第一电压调节电路，且所述多个第一电压调节电路提供的所述第一通过电压互不相同。20.可选地，所述第一电压产生电路还包括限流电路；21.所述限流电路连接在所述第一电荷泵电路和所述字线选择电路的输入端之间，所述限流电路用于对所述第一电荷泵电路输出的电流进行限流。22.可选地，所述第一电压产生电路还包括：与所述至少一个第一电压调节电路一一对应的至少一个电流放大电路；23.每个所述电流放大电路与对应的一个所述第一电压调节电路串联在所述第一电荷泵电路和所述字线选择电路的输入端之间，并用于放大电流。24.可选地，所述第二电压产生电路包括：第二电荷泵和至少一个第三电压调节电路；25.所述第二电荷泵用于提供第二初始电压；26.所述至少一个第三电压调节电路中的每个第三电压调节电路均分别与所述第二电荷泵和所述字线选择电路的输入端连接，并用于将所述第二初始电压转换为所述第二通过电压；27.其中，不同第三电压调节电路转换得到的所述第二通过电压互不相同。28.可选地，所述第一非选择字线相对于所述第二非选择字线靠近所述存储块中的下选择管。29.可选地，所述控制电路还用于：控制所述存储块中的多个存储单元按照从上选择管到所述下选择管的方向编程。30.可选地，所述控制电路还用于：若检测到所述选择字线所耦接的存储单元编程失败，则将所述存储块标记为坏块。31.可选地，所述控制电路还用于：若检测到向所述选择字线加载编程脉冲的次数大于次数阈值，则确定所述选择字线所耦接的存储单元编程失败。32.第二方面，提供了一种存储器的编程方法，所述存储器包括存储块、第一电压产生电路和第二电压产生电路；所述方法包括：33.通过所述第一电压产生电路为所述存储块中的选择字线加载编程电压，并为所述存储块中的第一非选择字线加载第一通过电压；34.通过所述第二电压产生电路为所述存储块中的第二非选择字线加载第二通过电压；35.若检测到所述选择字线所耦接的存储单元编程失败，则停止对所述存储块中存储单元的编程操作。36.可选地，所述第一非选择字线中的漏电能够使得所述第一电压产生电路提供的所述编程电压下降；所述方法还包括：若检测到所述选择字线所耦接的存储单元编程失败，则将所述存储块标记为坏块。37.可选地，所述方法还包括：38.若检测到向所述选择字线加载编程脉冲的次数大于次数阈值，则确定所述选择字线所耦接的存储单元编程失败。39.可选地，所述第一非选择字线相对于所述第二非选择字线靠近所述存储块中的下选择管。所述存储块中多个存储单元的编程方向为反向。40.第三方面，提供了一种存储系统，所述存储系统包括：存储器控制器，以及至少一个如上述第一方面提供的存储器。41.本技术提供的技术方案可以包括以下有益效果：42.本技术提供了一种存储器及其编程方法、存储系统。本技术提供的存储器能够通过第一电压产生电路为选择字线提供编程电压，并为第一非选择字线提供通过电压。由此，当该第一非选择字线存在漏电时，会导致该第一电压产生电路提供的编程电压下降，进而导致选择字线所耦接的存储单元编程失败。由于控制电路在检测到选择字线所耦接的存储单元编程失败时，能够及时停止对存储块中存储单元的编程操作，因此可以有效避免写入的数据因第一非选择字线的漏电而无法被正确读取。附图说明43.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。44.图1是本技术实施例提供的一种存储系统的结构示意图；45.图2是本技术实施例提供的一种存储器的结构示意图；46.图3是本技术实施例提供的一种存储阵列的结构示意图；47.图4是本技术实施例提供的一种存储串的结构示意图；48.图5是本技术实施例提供的另一种存储器的结构示意图；49.图6是本技术实施例提供的又一种存储器的结构示意图；50.图7是本技术实施例提供的再一种存储器的结构示意图；51.图8是本技术实施例提供的再一种存储器的结构示意图；52.图9是本技术实施例提供的一种底部wl与ch之间的漏电流的分布图；53.图10是本技术实施例提供的再一种存储器的结构示意图；54.图11是本技术实施例提供的一种存储器的编程方法的流程图；55.图12是本技术实施例提供的另一种存储器的编程方法的流程图。具体实施方式56.下面结合附图对本技术实施方式作进一步地详细描述。57.本技术实施例提供的方案可以应用于电子设备中。该电子设备可以是移动终端、台式计算机、膝上型计算机、平板计算机、车辆计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实设备、增强现实设备或者其中具有存储器的任何其他合适的电子设备。58.图1是本技术实施例提供的一种电子设备的结构示意图，如图1所示，该电子设备包括存储系统1000和主机2000。其中，主机2000可以是电子设备的中央处理单元(centralprocessingunit，cpu)或者片上系统(systemonchip，soc)。主机2000用于将数据发送到存储系统1000中进行存储，或者从存储系统1000中读取数据。59.参考图1，存储系统1000包括存储器控制器200和至少一个用于存储数据的存储器100，例如图1中示出了多个存储器100。其中，每个存储器100可以为三维(3-dimension，3d)存储器，例如可以是3d与非门闪存(nandflash)。存储器控制器200分别与存储器100和主机2000连接，存储器控制器200用于管理存储器100中存储的数据，并用于与主机2000通信。60.在本技术实施例中，该存储器控制器200和至少一个存储器100可以集成设置，也即是，该存储系统1000可以集成为一个存储设备。作为一种可能的示例，存储器控制器200和单个存储器100可以集成到存储器卡中。该存储器卡可以包括个人电脑存储卡国际协会(personalcomputermemorycardinternationalassociation，pcmcia)卡、紧凑式闪存(compactflash)cf卡、智能媒体(smartmedia，sm)卡、存储器棒、多媒体卡(multi-mediacard，mmc)、安全数码(securedigital，sd)卡和通用闪存存储(universalflashstorage，ufs)等。作为另一种可能的示例，该存储器控制器200和多个存储器100可以集成到固态硬盘(solidstatedisk，ssd)中。61.图2是本技术实施例提供的一种存储器的结构示意图。如图2所示，该存储器100包括外围电路110和存储阵列120。该外围电路110用于向存储阵列120中写入数据，以及从存储阵列120中读取数据。该存储阵列120可以包括至少一个存储块121，例如图2中示出了多个存储块121。图3是本技术实施例提供的一种存储块的结构示意图，参考图3，存储阵列120中的每个存储块121可以包括多个存储串(string)1211，该多个存储串1211沿平行于衬底的承载面(即图3中的xy平面)的方向排布。每个存储串1211包括多个串联的存储单元(memorycell)，该多个串联的存储单元沿垂直于衬底的承载面的方向(即图3中的方向z)排布。其中，每个存储单元可以为浮栅场效应管或者电荷捕获(chargetrap)型场效应管。62.如图3所示，每个存储串1211还包括与第一个存储单元的第一极连接的至少一个上选择管，以及与最后一个存储单元的第二极连接的至少一个下选择管。其中，该上选择管也称为顶部选择栅(topselectgate，tsg)或漏极选择管，下选择管也称为底部选择栅(bottomselectgate，bsg)或源极选择管。63.每个tsg的栅极与漏极选择线(drainselectline，dsl)连接，每个tsg的第二极与所属存储串中第一个存储单元的第一极连接，每个tsg的第一极与位线(bitline，bl)连接。每个bsg的栅极与源极选择线(sourceselectline，ssl)连接，每个bsg的第一极与所属存储串中最后一个存储单元的第二极连接，每个bsg的第二极与源极线(sourceline，sl)连接。可以理解的是，上文所述的第一极可以是指源极和漏极中的一极，第二极可以是指源极和漏极中的另一极。例如，第一极可以是指漏极，第二极可以是指源极。64.从图3可以看出，存储阵列120包括沿方向x排布的n条bl：bl1至bln，沿方向y排布的x条dsl：dsl1至dslx，以及沿方向y排布的x条ssl：ssl1至sslx。其中，n和x均为大于1的整数。每条dsl与沿方向x排布的n个tsg的栅极连接，每条bl与沿方向y排布的x个tsg的第一极连接，每条ssl与沿方向x排布的n个bsg的栅极连接。并且，各个bsg的第二极与同一sl连接。65.继续参考图3，每个存储串1211中的存储单元与其他存储串1211中的存储单元共用一组wl。假设每个存储串1211包括m个存储单元，则该存储阵列120中的每个存储块121可以包括沿方向z排布的m条wl：wl1至wlm。该m为大于1的整数。例如m可以为64或者128。其中，每条wl与位于同一层(即相对于衬底的承载面具有相同高度)的各个存储单元连接。或者，可以理解为：位于同一层的各个存储单元的控制栅，以及各个控制栅之间的栅极连接线构成一条wl。66.外围电路110可以通过bl、wl、dsl、ssl和sl与存储阵列120中的存储单元连接。如图2所示，该外围电路110可以包括电压产生器111，数据缓冲器(也称为页缓冲器或感测放大器)112、列解码器(也称为位线驱动器)113、行解码器(也称为字线驱动电路或字线选择电路)114和控制逻辑电路115。67.其中，电压产生器111与控制逻辑电路115连接，并用于在该控制逻辑电路115的控制下，生成用于加载至存储阵列120的字线电压(例如，读取电压、编程电压、通过电压和验证电压等)、位线电压和源极线电压。相关技术中的电压产生器111一般包括多个电压产生电路，每个电压产生电路用于提供一种字线电压，或者用于提供位线电压或源极线电压。例如，相关技术中的电压产生器111包括专用于提供编程电压的电压产生电路，以及专用于提供通过电压的电压产生电路。68.数据缓冲器112用于在控制逻辑电路115的控制下，从存储阵列120中读取数据。在一示例中，数据缓冲器112可以存储要被编程到存储阵列120的数据。在另一示例中，数据缓冲器112可以执行编程验证操作，以确保数据已经被正确地编程到选定字线连接的存储器单元中。在又一示例中，数据缓冲器112还可以感测来自位线的表示存储在存储器单元中的数据位的电压信号，并将感测到的电压信号放大到可识别的逻辑电平。69.列解码器113与存储阵列120的各条位线连接，用于在控制逻辑电路115的控制下，向存储阵列120的各条位线施加来自电压产生器111的位线电压。70.行解码器114与存储阵列120的各条行线连接，用于在控制逻辑电路115的控制下，向存储阵列120的各条行线施加来自电压产生器111的行线电压。其中，存储阵列120的各条行线包括字线、漏极选择线、源极选择线和源极线。例如，在编程阶段中，行解码器114可以在控制逻辑电路115的控制下，向选择字线施加编程电压，并向非选择字线施加通过电压。71.图4是本技术实施例提供的一种存储串的结构示意图。结合图3和图4可以看出，每个存储串1211的tsg与存储单元之间，存储单元和存储单元之间，以及存储单元与bsg之间还可以包括至少一个虚拟(dummy，dmy)存储单元。虚拟存储单元可以通过伪字线(dummywordline，dwl)与其他存储串中的虚拟存储单元连接。72.存储器100的编程方式一般包括正向编程和反向编程(reverseprogram)。其中，正向编程是指按照从bsg到tsg的方向依次对各条wl所耦接的存储单元进行编程。反向编程是指按照从tsg到bsg的方向依次对各条wl所耦接的存储单元进行编程。由于反向编程能够有效降低编程干扰(programdisturb)，因此应用较为广泛。73.在对选择wl所耦接的存储单元进行编程时，需要向该选择wl加载编程电压，并向除该选择wl之外的其他wl(即非选择wl)加载通过电压，该通过电压小于编程电压。并且，在相关技术中，上述编程电压和通过电压由电压产生器111中不同的电压产生电路提供。74.可以理解的是，受到存储器的制造工艺的影响，每个存储块121中位于底部的wl(即靠近bsg的wl)的性能相对较差。因此，该底部(bottom)wl通常最先进入寿命结束(endoflife，eol)阶段，即底部wl通常最先损坏或失效。并且，底部wl也是影响存储器100的百万分比缺陷率(defectivepartspermillion，dppm)的重要因素。75.在正向编程的场景中，由于是从底部wl所耦接的存储单元开始编程，因此即使底部wl损坏并与沟道(channelhole，ch)或其他wl之间产生漏电，也仅会造成该底部wl所耦接的存储单元编程失败，并不会导致存储块中已编程的数据丢失(dataloss)。76.在反向编程的场景中，由于是从顶部wl(即靠近tsg的wl)所耦接的存储单元开始编程，因此即使底部wl损坏并与ch或其他wl之间产生漏电，也不会对顶部wl所耦接的存储单元的正常编程造成影响。也即是，顶部wl所耦接的存储单元依然能够编程通过(programpass)。而当编程至与底部wl邻近的wl所耦接的存储单元时，由于底部wl存在漏电，而该邻近wl上加载有较高的编程电压，因此会导致该邻近wl上产生较大的电压差。该较大的电压差会导致该邻近wl，以及与该邻近wl相邻且已完成编程的其他wl均被烧坏。由此，会导致已完成编程的wl所耦接的存储单元中的数据无法被正确读取，也即是，会导致存储单元产生不可纠正错误(uncorrectableerrorcorrectioncode，uecc)。77.示例的，参考图4，假设位于存储块121的底部的wlm在擦除操作中被烧坏(burnout)，并与ch之间产生漏电。在对wl0所耦接的存储单元进行编程时，wl0上加载较高的编程电压vpe，包括wlm在内的其他非选择wl上加载通过电压vpass。由于wlm与wl0距离较远，且wlm和wl0由不同的电压产生电路供电，因此wlm的漏电只会影响wlm上加载的通过电压vpass，而不会影响wl0上加载的编程电压vpe。相应的，wl0所耦接的存储单元能够编程通过。同理，wl1至wlm-2所耦接的存储单元也能依次编程通过。78.而当对wlm-1所耦接的存储单元进行编程时，wlm与ch之间的漏电会导致wlm-1、wlm-2和wlm-3均被烧坏。进而，会导致wlm-1编程失败(programfail)，并且wlm-2和wlm-3所耦接的存储单元中的数据均无法被正确读取，即wlm-2和wlm-3所耦接的存储单元中的数据丢失。79.基于上述分析可知，在反向编程的场景中，即使底部wl存在漏电，顶部wl所耦接的存储单元仍然能够编程通过。而当编程至与底部wl邻近的wl所耦接的存储单元时，则会导致与底部wl邻近的若干条wl均产生漏电，进而导致已完成编程的存储单元产生uecc。80.可以理解的是，若存储块121的顶部wl存在漏电，则在正向编程的场景中，也会导致与该顶部wl邻近的若干条wl均产生漏电，进而导致已完成编程的存储单元产生uecc。81.图5是本技术实施例提供的另一种存储器的结构示意图，该存储器100能够解决wl漏电而导致存储块中已编程的存储单元中的数据丢失的技术问题。参考图5，该存储器100包括：存储块101、字线选择电路102、第一电压产生电路103、第二电压产生电路104和控制电路105。82.其中，存储块101包括耦接到不同wl的多个存储单元，字线选择电路102具有多个输出端，该多个输出端与该存储块101中的各条wl一一对应连接。该存储块101的结构可以参考图3，该字线选择电路102可以是图2中的行解码器114。结合图2可知，本技术实施例提供的存储器100可以包括多个存储块，图5所示的存储块101可以是该多个存储块中的任一个。83.如图5所示，第一电压产生电路103和第二电压产生电路104分别与字线选择电路102的不同输出端连接。该第一电压产生电路103用于提供编程电压vpe和第一通过电压vpass1，该第二电压产生电路104用于提供第二通过电压vpass2。可以理解的是，该第一电压产生电路103和第二电压产生电路104均可以属于图2所示存储器100中的电压产生器111。84.其中，第二通过电压vpass2和第一通过电压vpass1均小于编程电压vpe，且第二通过电压vpass2与第一通过电压vpass1可以相等，也可以不等。示例的，编程电压vpe可以为24v或25v左右，第一通过电压vpass1和第二通过电压vpass2的取值范围可以为5v至7v，例如可以为6v左右。85.继续参考图5，控制电路105与字线选择电路102连接，控制电路105可以用于：86.控制字线选择电路102将第一电压产生电路103提供的编程电压vpe加载至存储块101中的选择字线sel_wl，将第一电压产生电路103提供的第一通过电压vpass1加载至存储块101中的第一非选择字线unsel_wl1，并将第二电压产生电路104提供的第二通过电压vpass2加载至存储块101中的第二非选择字线unsel_wl2。87.以及，若检测到选择字线sel_wl所耦接的存储单元编程失败，则停止对存储块101中存储单元的编程操作。88.在本技术实施例中，选择字线sel_wl是指与待编程的存储单元耦接的字线。存储块101中除选择字线sel_wl之外的其他wl均属于非选择wl，且该非选择wl可以划分为第一非选择字线unsel_wl1和第二非选择字线unsel_wl2，即第二非选择字线unsel_wl2是除第一非选择字线unsel_wl1之外的其他非选择wl。89.其中，第一非选择字线unsel_wl1可以是存储块101中性能相对较差的wl，即更容易产生漏电的wl。或者可以理解为：该第一非选择字线unsel_wl1可以是存储块101中漏电概率大于概率阈值的wl。并且，第一非选择字线unsel_wl1可以是在存储器100出厂之前，对每个存储块101中各条wl的性能进行测试后确定的。90.可选地，第一非选择字线unsel_wl1可以是存储块101中靠近bsg的一条或多条wl。也即是，该第一非选择字线unsel_wl1相对于第二非选择字线unsel_wl2靠近存储块101中的bsg。当然，若wl的性能测试结果表明存储块101中的其他wl(例如靠近tsg的部分wl)的性能相对较差，则该第一非选择字线unsel_wl1也可以是该其他wl(例如靠近tsg的部分wl)。91.可以理解的是，若第一非选择字线unsel_wl1与ch(或其他wl)之间存在漏电，则在通过第一电压产生电路103向第一非选择字线unsel_wl1加载第一通过电压vpass1时，该第一电压产生电路103与ch(或其他wl)之间会形成漏电路径。该漏电路径会导致第一电压产生电路103对选择字线sel_wl的供电能力下降，进而导致第一电压产生电路103加载至选择字线sel_wl的编程电压vpe降低，或者，导致第一电压产生电路103使选择字线sel_wl上加载的电压达到指定的编程电压vpe所需的时长增加。该编程电压vpe的下降和加载编程电压vpe所需的时长增加，均会导致选择字线sel_wl所耦接的存储单元编程失败。92.基于上述分析可知，控制电路105若检测到选择字线sel_wl所耦接的存储单元编程失败，则可以确定存储块101中的第一非选择字线unsel_wl1存在漏电。此时，控制电路105可以及时停止对该存储块101中存储单元的编程操作，以避免后续写入该存储块101的数据无法被正确读取。例如，控制电路105在检测到选择字线sel_wl所耦接的存储单元编程失败后，可以将待写入的数据存储至存储器中的其他存储块中，以确保数据存储和读取的可靠性。93.综上所述，本技术实施例提供的存储器能够通过第一电压产生电路为选择字线提供编程电压，并为第一非选择字线提供通过电压。由此，当该第一非选择字线存在漏电时，会导致该第一电压产生电路提供的编程电压下降，或导致该第一电压产生电路提供的电压达到编程电压所需的时长增加，进而导致选择字线所耦接的存储单元编程失败。由于控制电路在检测到选择字线所耦接的存储单元编程失败时，能够及时停止对存储块中存储单元的编程操作，因此可以有效避免已写入的数据，以及后续写入的数据因第一非选择字线的漏电而无法被正确读取。94.可选地，该字线选择电路102可以包括多个选择开关(switch)，该多个选择开关能够将第一电压产生电路103和第二电压产生电路104与全局字线(globalwl，gwl)连接，并能够将gwl与存储块101的本地字线(localwl，lwl)连接。控制电路105可以通过控制该多个选择开关的通断状态，以将第一电压产生电路103和第二电压产生电路104提供的电压加载至不同的lwl。其中，控制电路105可以是图2所示存储器100中的控制逻辑电路115。95.其中，该字线选择电路102中的每个选择开关可以具有一个控制端，该控制电路105可以与该多个选择开关的控制端分别连接。96.在本技术实施例中，可以采用增量步进脉冲编程(incrementalsteppulseprogramming，ispp)的方式对选择字线sel_wl所耦接的存储单元执行编程操作。该编程操作包括多个编程循环，每个编程循环包括施加编程电压的步骤和验证步骤。其中，在施加编程电压的步骤中，可以向选择字线sel_wl施加电压大小为编程电压vpe的编程脉冲(programpulse)。在验证步骤，可以向选择字线sel_wl施加验证电压，以验证该选择字线sel_wl所耦接的存储单元是否已被编程到指定状态。并且，随着编程循环的次数增加，编程循环中施加的编程电压vpe会逐步升高。97.在对选择字线sel_wl所耦接的存储单元执行编程操作的过程中，控制电路105能够统计向该选择字线sel_wl加载编程脉冲的次数(即统计编程循环的执行次数)。若该次数大于次数阈值时，仍未完成对选择字线sel_wl所耦接的存储单元的编程，则控制电路105可以确定编程失败。98.其中，该次数阈值可以是基于存储块101中各wl均不存在漏电时，对选择字线sel_wl所耦接的存储单元进行编程所需加载的编程脉冲的次数确定的。99.可选地，控制电路105在确定选择字线sel_wl所耦接的存储单元编程失败后，还可以将该选择字线sel_wl所属的存储块101标记为坏块(badblock，bb)。由此，可以避免后续再向该存储块101写入数据，确保了数据写入的可靠性。100.图6是本技术实施例提供的又一种存储器的结构示意图，如图6所示，第一电压产生电路103可以包括：第一电荷泵电路1031和至少一个第一电压调节电路1032。图6中示意性示出了一个第一电压调节电路1032。101.其中，第一电荷泵电路1031与字线选择电路102的输入端连接，并用于提供编程电压vpe。该至少一个第一电压调节电路1032中的每个第一电压调节电路1032均分别与第一电荷泵电路1031和字线选择电路102的输入端连接，并用于在第一电荷泵电路1031的驱动下提供第一通过电压vpass1。102.可以理解的是，在对选择字线sel_wl所耦合的存储单元进行编程时，控制电路105能够控制字线选择电路102将第一电荷泵电路1031与sel_wl连通，并将至少一个第一电压调节电路1032与第一非选择字线unsel_wl1连通。103.若第一非选择字线unsel_wl1存在漏电，则第一电压调节电路1032与第一非选择字线unsel_wl1之间形成漏电路径。该漏电路径会使第一电荷泵电路1031的输出端产生电荷分流，从而降低第一电荷泵电路1031对选择字线sel_wl的电荷供应能力。由此，会导致第一电荷泵电路1031加载至选择字线sel_wl的编程电压vpe降低，或者导致加载至选择字线sel_wl的电压达到指定的编程电压vpe所需的时长增加，即电压的提升(ramping)速度变慢。上述两种情况均会导致第一电荷泵电路1031提供的编程脉冲无法在有限的次数(即次数阈值)内使选择字线sel_wl上的电压达到指定的编程电压，进而导致编程失败。104.可选地，继续参考图6，该第一电荷泵电路1031可以包括：第一电荷泵(chargepump)10311和第二电压调节电路10312。105.其中，第一电荷泵10311用于提供第一初始电压。第二电压调节电路10312分别与第一电荷泵10311和字线选择电路102的输入端连接，并用于将第一初始电压转换为编程电压vpe。该编程电压vpe小于第一初始电压。例如，第一初始电压可以为30伏特(v)左右，编程电压vpe可以为24v或25v左右。106.作为一种可能的示例，如图6所示，第一电压调节电路1032可以与第二电压调节电路10312连接，并用于将第二电压调节电路10312输出的编程电压vpe转换为第一通过电压vpass1。107.在该示例中，第二电压调节电路10312的输出端分别与第一电压调节电路1032和字线选择电路102的输入端连接。当第一电压调节电路1032与第一非选择字线unsel_wl1之间形成漏电路径时，该漏电路径会使第二电压调节电路10312的输出端产生电荷分流。由此，会使第二电压调节电路10312加载至选择字线sel_wl的编程电压vpe降低，或者使加载至选择字线sel_wl的电压达到指定的编程电压vpe所需的时长增加。108.作为另一种可能的示例，如图7所示，第一电压调节电路1032可以与第一电荷泵10311连接，并用于将第一电荷泵10311输出的第一初始电压转换为第一通过电压vpass1。109.在该示例中，第一电荷泵10311的输出端分别与第一电压调节电路1032和第二电压调节电路10312连接。当第一电压调节电路1032与第一非选择字线unsel_wl1之间形成漏电路径时，该漏电路径会使第一电荷泵10311的输出端产生电荷分流，从而降低该第一电荷泵10311对各个电压调节电路的驱动能力。进而，即可导致第二电压调节电路10312加载至选择字线sel_wl的编程电压vpe降低，或者使加载至选择字线sel_wl的电压达到指定的编程电压vpe所需的时长增加。110.可选地，如图7所示，该第一电压产生电路103可以包括多个第一电压调节电路1032。并且，该多个第一电压调节电路1032提供的第一通过电压vpass1互不相同。111.在对选择字线sel_wl所耦合的存储单元进行编程时，控制电路105能够控制字线选择电路102将该多个第一电压调节电路1032与不同的第一非选择字线unsel_wl1连通，从而向不同的第一非选择字线unsel_wl1加载不同的第一通过电压vpass1。112.例如，参考图7，假设第一电压产生电路103包括j个第一电压调节电路1032，则该j个第一电压调节电路1032所提供的第一通过电压可以依次为vpass1_1至vpass1_j。其中，j为大于1的整数。并且，每个第一电压调节电路1032所提供的第一通过电压均小于编程电压vpe。113.可以理解的是，若第一电荷泵电路1031中的第一电荷泵10311的驱动能力较强，则即使第一电压调节电路1032与第一非选择字线unsel_wl1之间形成漏电路径，该第一电荷泵电路1031仍然能够输出较为稳定的编程电压vpe。也即是，第一非选择字线unsel_wl1的漏电并不会对加载至选择字线sel_wl1的编程电压vpe造成太大影响，进而不会使得选择字线sel_wl1所耦接的存储单元编程失败。114.基于此，作为第一种可选的实现方式，如图8所示，第一电压产生电路103还可以包括限流电路1033。该限流电路1033连接在第一电荷泵电路1031和字线选择电路102的输入端之间，并用于对第一电荷泵电路1031输出的电流进行限流。由此，可以降低第一电荷泵电路1031的驱动能力，以确保第一非选择字线unsel_wl1的漏电会对加载至选择字线sel_wl1的编程电压vpe造成影响。115.可选地，该限流电路1033可以包括至少一个晶体管，该晶体管可以是金属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effecttransistor，mosfet)。116.在本技术实施例中，该限流电路1033的限流能力可以是根据存储块101中第一电荷泵10311的驱动能力确定的。通过该限流电路1033的限流，不仅可以确保当第一非选择字线unsel_wl1不存在漏电时，加载至选择字线sel_wl1的编程电压vpe能够确保该选择字线sel_wl1所耦接的存储单元能够编程通过。并且，可以确保第一非选择字线unsel_wl1存在漏电时，该漏电对加载至选择字线sel_wl1的编程电压vpe的影响足以导致选择字线sel_wl所耦接的存储单元编程失败。117.图9是本技术实施例提供的一种底部wl与ch之间的漏电流的分布图，图中的纵轴表示底部wl与ch之间的漏电流的大小，单位为纳安(na)，横轴无实际含义。图9是在编程操作的过程中对不同底部wl与ch之间的漏电流进行检测得到的，且测试过程中，被测的底部wl上加载有测试电压，与该被测的底部wl相邻的wl上加载有通过电压vpass，其他wl上加载的电压与编程操作时实际加载的电压相同。其中，该测试电压和通过电压vpass可以相等，例如均为6v。118.参考图9可以看出，底部wl与ch之间的漏电流大约在10000na至60000na之间。采用箱线图对多个底部wl的漏电流进行标注后可以看出，大部分底部wl的漏电流在10000na至20000na之间。在本技术实施例中，可以基于统计得到的底部wl的漏电流，以及第一电荷泵10311的驱动能力确定该漏电流对编程电压vpe的影响程度，进而合理配置限流电路1033的限流能力。119.可以理解的是，图9所示的漏电流仅为示例，不同存储器由于制造工艺和性能的差异，其wl的漏电流的大小也会存在差异。120.对于第一电荷泵10311的驱动能力较强的场景，作为第二种可选的实现方式，如图10所示，该第一电压产生电路103还可以包括：与至少一个第一电压调节电路1032一一对应的至少一个电流放大电路1034。图10中示意性示出了一个电流放大电路1034。121.该电流放大电路1034与对应的一个第一电压调节电路1032串联在第一电荷泵电路1031和字线选择电路102的输入端之间，并用于放大电流。122.可以理解的是，当第一非选择字线unsel_wl1存在漏电时，第一电荷泵电路1031与第一非选择字线unsel_wl1之间会形成漏电路径。该漏电路径经过电流放大电路1034和第一电压调节电路1032，且电流放大电路1034能够放大该漏电路径中的漏电流。由此，能够有效增大第一非选择字线unsel_wl1的漏电流对第一电荷泵10311的驱动能力的影响，进而确保对第一电荷泵10311加载至选择字线sel_wl的编程电压vpe造成影响。123.在本技术实施例中，该电流放大电路1034的电流放大能力也可以是根据统计得到的底部wl的漏电流，以及第一电荷泵10311的驱动能力确定的。124.还可以理解的是，存储器100是对晶圆(wafer)中的裸片(die)进行封装得到的，受到制造工艺精度的影响，不同die中的第一电荷泵10311的驱动能力会存在差异。通过增加限流电路1033或电流放大电路1034，可以确保本技术实施例提供的方案能够灵活适配不同驱动能力的第一电荷泵10311。125.可选地，参考图6至图8，以及图10，该第二电压产生电路104可以包括：第二电荷泵1041和至少一个第三电压调节电路1042。该第二电荷泵1041可以用于提供第二初始电压，该第二初始电压可以小于第一电荷泵10311提供的第一初始电压。126.该至少一个第三电压调节电路1042中的每个第三电压调节电路1042均分别与第二电荷泵1041和字线选择电路102的输入端连接，并用于将该第二初始电压转换为第二通过电压vpass2。并且，不同第三电压调节电路1042转换得到的第二通过电压vpass2互不相同。127.例如，参考图7，假设第二电压产生电路104包括k个第三电压调节电路1042，则该k个第三电压调节电路1042所提供的第二通过电压可以依次为vpass2_1至vpass2_k。其中，k为大于1的整数。并且，每个第三电压调节电路1042所提供的第二通过电压均小于编程电压vpe。128.在对选择字线sel_wl所耦接的存储单元进行编程时，控制电路105能够控制字线选择电路102将多个第三电压调节电路1042与不同的第二非选择字线unsel_wl2连通，从而向不同的第二非选择字线unsel_wl2加载不同的第二通过电压vpass2。129.可选地，上述第一电压调节电路、第二电压调节电路和第三电压调节电路均可以是包括多个晶体管(例如mos)，且能够精确调节电压的电路。130.可以理解的是，本技术实施例提供的存储器可以采用正向编程或反向编程的方式进行编程。例如，控制电路105可以控制存储块中的多个存储单元按照从tsg到bsg的方向进行编程，即该存储器可以采用反向编程的方式进行编程。131.综上所述，本技术实施例提供的存储器能够通过第一电压产生电路为选择字线提供编程电压，并为第一非选择字线提供通过电压。由此，当该第一非选择字线存在漏电时，会导致该第一电压产生电路提供的编程电压下降，或导致该第一电压产生电路提供的电压达到编程电压所需的时长增加，进而导致选择字线所耦接的存储单元编程失败。由于控制电路在检测到选择字线所耦接的存储单元编程失败时，能够及时停止对存储块中存储单元的编程操作，因此可以有效避免写入的数据因第一非选择字线的漏电而无法被正确读取。也即是，有效避免了存储块中的存储单元出现uecc。132.图11是本技术实施例提供的一种存储器的编程方法的流程图，该方法可以应用于上述实施例提供的存储器中。如图11所示，该方法包括：133.步骤201、通过第一电压产生电路为存储块中的选择字线加载编程电压，并为存储块中的第一非选择字线加载第一通过电压。134.在本技术实施例中，存储器中的控制电路能够控制字线选择电路将第一电压产生电路分别与选择字线和第一非选择字线连通，以使得该第一电压产生电路为选择字线加载编程电压，并为第一非选择字线加载第一通过电压。135.其中，该第一非选择字线可以是存储块中性能相对较差的wl，即更容易产生漏电的wl。136.步骤202、通过第二电压产生电路为存储块中的第二非选择字线加载第二通过电压。137.控制电路能够控制字线选择电路将第二电压产生电路与第二非选择字线连通，以使得该第二电压产生电路为第二非选择字线加载第二通过电压。其中，该第二非选择字线为存储块中除所述第一非选择字线之外的非选择字线。138.可选地，该第一非选择字线可以是存储块中靠近bsg的一条或多条wl。也即是，该第一非选择字线相对于第二非选择字线靠近存储块中的bsg。139.步骤203、若检测到该选择字线所耦接的存储单元编程失败，则停止对存储块中存储单元的编程操作。140.控制电路若检测到选择字线所耦接的存储单元编程失败，则可以确定存储块中的第一非选择字线存在漏电，进而可以及时停止对该存储块中存储单元的编程操作。由此，可以有效避免后续写入至存储块中的数据丢失。141.图12是本技术实施例提供的另一种存储器的编程方法的流程图，该方法可以应用于上述实施例提供的存储器中。如图12所示，该方法包括：142.步骤301、通过第一电压产生电路为存储块中的选择字线加载编程电压，并为存储块中的第一非选择字线加载第一通过电压。143.步骤302、通过第二电压产生电路为存储块中的第二非选择字线加载第二通过电压。144.上述步骤301和步骤302的实现过程可以图11所示实施例中步骤201和步骤202的相关描述，此处不再赘述。145.步骤303、检测向该选择字线加载编程脉冲的次数是否大于次数阈值。146.存储器中的第一电荷泵电路可以通过向选择字线加载编程脉冲，以使该选择字线的电压达到编程电压。在加载编程脉冲的过程中，若第一非选择字线存在漏电，则该漏电能够使得第一电压产生电路提供的编程电压下降，进而使得第一电荷泵电路所需向选择字线加载编程脉冲的次数增加。147.在本技术实施例中，在对选择字线所耦接的存储单元进行编程的过程中，控制电路可以统计该第一电荷泵电路向选择字线加载编程脉冲的次数，并检测该次数是否大于次数阈值。148.若控制电路检测到加载编程脉冲的次数大于次数阈值，则可以执行步骤304；若控制电路检测到加载编程脉冲的次数不大于次数阈值，则可以继续执行步骤301，即控制第一电荷泵电路继续向该选择字线加载编程脉冲。149.步骤304、确定选择字线所耦接的存储单元编程失败，并停止对存储块中存储单元的编程操作。150.控制电路若检测到第一电荷泵电路向选择字线加载编程脉冲的次数大于次数阈值，则可以确定该选择字线所耦接的存储单元编程失败。进而，控制电路可以停止对存储块中存储单元的编程操作。151.步骤305、将存储块标记为坏块。152.控制电路在确定选择字线所耦接的存储单元编程失败后，还可以将该存储块标记为坏块。由此，可以避免后续再向该存储块写入数据。例如，控制电路可以将待写入的数据存储至存储器的其他存储块中。153.可以理解的是，本技术实施例提供的存储器的编程方法的实现过程可以参考上述存储器实施例中的相关描述，此处不再赘述。154.还可以理解的是，本技术实施例提供的存储器的编程方法的步骤先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减。例如，上述步骤305可以根据情况删除，或者可以与步骤304同步执行。155.综上所述，本技术实施例提供了一种存储器的编程方法。该方法能够通过第一电压产生电路为选择字线提供编程电压，并为第一非选择字线提供通过电压。由此，当该第一非选择字线存在漏电时，会导致该第一电压产生电路提供的编程电压下降，或导致该第一电压产生电路提供的电压达到编程电压所需的时长增加，进而导致选择字线所耦接的存储单元编程失败。由于本技术实施例提供的方法在检测到选择字线所耦接的存储单元编程失败时，能够及时停止对存储块中存储单元的编程操作，因此可以有效避免写入的数据因第一非选择字线的漏电而无法被正确读取。156.在本技术中，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“至少一个”是指一个或多个，术语“多个”指两个或两个以上，除非另有明确的限定。157.以上所述仅为本技术的示例性实施例，并不用以限制本技术，本技术的保护范围应以权利要求的保护范围为准。当前第1页12当前第1页12

技术特征：

1.一种存储器(100)，其特征在于，所述存储器(100)包括：存储块(101)、字线选择电路(102)、第一电压产生电路(103)、第二电压产生电路(104)和控制电路(105)；所述存储块(101)包括耦接到不同字线的多个存储单元，所述字线选择电路(102)的多个输出端与所述存储块(101)中的多条字线一一对应连接；所述第一电压产生电路(103)和所述第二电压产生电路(104)分别与所述字线选择电路(102)的不同输出端连接，所述第一电压产生电路(103)用于提供编程电压和第一通过电压，所述第二电压产生电路(104)用于提供第二通过电压；所述控制电路(105)与所述字线选择电路(102)连接，所述控制电路(105)用于：控制所述字线选择电路(102)将所述编程电压加载至所述存储块(101)中的选择字线，将所述第一通过电压加载至所述存储块(101)中的第一非选择字线，并将所述第二通过电压加载至所述存储块(101)中的第二非选择字线；若检测到所述选择字线所耦接的存储单元编程失败，则停止对所述存储块(101)中存储单元的编程操作。2.根据权利要求1所述的存储器(100)，其特征在于，所述第一电压产生电路(103)包括：第一电荷泵电路(1031)和至少一个第一电压调节电路(1032)；所述第一电荷泵电路(1031)与所述字线选择电路(102)的输入端连接，并用于提供所述编程电压；所述至少一个第一电压调节电路(1032)中的每个第一电压调节电路(1032)均分别与所述第一电荷泵电路(1031)和所述字线选择电路(102)的输入端连接，并用于在所述第一电荷泵电路(1031)的驱动下提供所述第一通过电压。3.根据权利要求2所述的存储器(100)，其特征在于，所述第一电荷泵电路(1031)包括：第一电荷泵(10311)和第二电压调节电路(10312)；所述第一电荷泵(10311)用于提供第一初始电压；所述第二电压调节电路(10312)分别与所述第一电荷泵(10311)和所述字线选择电路(102)的输入端连接，并用于将所述第一初始电压转换为所述编程电压；所述第一电压调节电路(1032)与所述第二电压调节电路(10312)连接，并用于将所述编程电压转换为所述第一通过电压；或者，所述第一电压调节电路(1032)与所述第一电荷泵(10311)连接，并用于将所述第一初始电压转换为所述第一通过电压。4.根据权利要求2所述的存储器(100)，其特征在于，所述第一电压产生电路(103)包括多个第一电压调节电路(1032)，且所述多个第一电压调节电路(1032)提供的所述第一通过电压互不相同。5.根据权利要求2所述的存储器(100)，其特征在于，所述第一电压产生电路(103)还包括限流电路(1033)；所述限流电路(1033)连接在所述第一电荷泵电路(1031)和所述字线选择电路(102)的输入端之间，所述限流电路(1033)用于对所述第一电荷泵电路(1031)输出的电流进行限流。6.根据权利要求2所述的存储器(100)，其特征在于，所述第一电压产生电路(103)还包括：与所述至少一个第一电压调节电路(1032)一一对应的至少一个电流放大电路(1034)；
每个所述电流放大电路(1034)与对应的一个所述第一电压调节电路(1032)串联在所述第一电荷泵电路(1031)和所述字线选择电路(102)的输入端之间，并用于放大电流。7.根据权利要求1至6任一所述的存储器(100)，其特征在于，所述第二电压产生电路(104)包括：第二电荷泵(1041)和至少一个第三电压调节电路(1042)；所述第二电荷泵(1041)用于提供第二初始电压；所述至少一个第三电压调节电路(1042)中的每个第三电压调节电路(1042)均分别与所述第二电荷泵(1041)和所述字线选择电路(102)的输入端连接，并用于将所述第二初始电压转换为所述第二通过电压；其中，不同第三电压调节电路(1042)转换得到的所述第二通过电压互不相同。8.根据权利要求1至6任一所述的存储器(100)，其特征在于，所述第一非选择字线相对于所述第二非选择字线靠近所述存储块(101)中的下选择管。9.根据权利要求8所述的存储器(100)，其特征在于，所述控制电路(105)还用于：控制所述存储块(101)中的多个存储单元按照从上选择管到所述下选择管的方向编程。10.根据权利要求1至6任一所述的存储器(100)，其特征在于，所述控制电路(105)还用于：若检测到所述选择字线所耦接的存储单元编程失败，则将所述存储块(101)标记为坏块。11.根据权利要求1至6任一所述的存储器(100)，其特征在于，所述控制电路(105)还用于：若检测到向所述选择字线加载编程脉冲的次数大于次数阈值，则确定所述选择字线所耦接的存储单元编程失败。12.一种存储器的编程方法，其特征在于，所述存储器包括存储块、第一电压产生电路和第二电压产生电路；所述方法包括：通过所述第一电压产生电路为所述存储块中的选择字线加载编程电压，并为所述存储块中的第一非选择字线加载第一通过电压；通过所述第二电压产生电路为所述存储块中的第二非选择字线加载第二通过电压；若检测到所述选择字线所耦接的存储单元编程失败，则停止对所述存储块中存储单元的编程操作。13.根据权利要求12所述的方法，其特征在于，所述方法还包括：若检测到所述选择字线所耦接的存储单元编程失败，则将所述存储块标记为坏块。14.根据权利要求12所述的方法，其特征在于，所述第一非选择字线中的漏电能够使得所述第一电压产生电路提供的所述编程电压下降；所述方法还包括：若检测到向所述选择字线加载编程脉冲的次数大于次数阈值，则确定所述选择字线所耦接的存储单元编程失败。15.根据权利要求12至14任一所述的方法，其特征在于，所述第一非选择字线相对于所述第二非选择字线靠近所述存储块中的下选择管。16.一种存储系统(1000)，其特征在于，所述存储系统(1000)包括：存储器控制器(200)，以及至少一个如权利要求1至11任一所述的存储器(100)。

技术总结

本申请提供了一种存储器及其编程方法、存储系统，属于存储技术领域。本申请提供的存储器能够通过第一电压产生电路为选择字线提供编程电压，并为第一非选择字线提供通过电压。由此，当该第一非选择字线存在漏电时，会导致该第一电压产生电路提供的编程电压下降，或导致该第一电压产生电路提供的电压达到编程电压所需的时长增加，进而导致选择字线所耦接的存储单元编程失败。由于控制电路在检测到选择字线所耦接的存储单元编程失败时，能够及时停止对存储块中存储单元的编程操作，因此可以有效避免写入的数据因第一非选择字线的漏电而无法被正确读取。无法被正确读取。无法被正确读取。