一种带外抑制的限幅器芯片的制作方法

1.本发明属于微波功率限幅器电路技术领域，尤其涉及一种带外抑制的限幅器芯片。

背景技术：

2.在微波前端系统中，低噪放或混频器等电路面对发射端泄漏功率和外界大功率时十分脆弱，限幅器则是保护它们的重要屏障。限幅器工作时，二极管阻抗在微波信号正负周期交替时会发生非线性变化，同时各个限幅枝节反射的微波信号在主传输带上进行混频。因此，限幅器带外有丰富的谐波和杂谱，从而极大的影响了接收系统的灵敏度。
3.目前，由于限幅器芯片本身不具备额外的带外抑制特征，因此通常在限幅器前级外置独立滤波器来解决影响灵敏度的问题。然而，在前级外置独立滤波器一方面会牺牲带内性能，如带内插入耗损、噪声系数等性能的恶化，另一方面还会额外增加组件体积和复杂度。

技术实现要素：

4.基于此，有必要针对上述技术问题，提供一种能够保证限幅器信号带内传输性能的前提下，实现良好的带外抑制性能的带外抑制的限幅器芯片。
5.一种带外抑制的限幅器芯片，包括：衬底，以及设置在所述衬底上的输入端(100)、输出端(200)、滤波结构(300)、限幅器(400)和匹配电路(500)；
6.所述输入端(100)、所述输出端(200)、所述滤波结构(300)和所述限幅器(400)通过所述匹配电路(500)连接，所述输入端(100)和所述输出端(200)分别连接在所述匹配电路(500)的两端。
7.在其中一个实施例中，所述滤波结构(300)包括至少一级滤波枝节，各所述滤波枝节包括与所述匹配电路(500)平行耦合连接的第一微带线(310)、与所述第一微带线(310)串联的第二微带线(320)、与所述第二微带线(320)串联的拓扑结构(330)。
8.在其中一个实施例中，所述限幅器(400)包括至少两级限幅枝节(410)；各级所述限幅枝节(410)按照从所述输入端(100)往输出端(200)的方向依次与所述匹配电路(500)连接，所述滤波结构(300)的滤波枝节设置在所述输入端(100)与限幅枝节(410)之间、相邻两级所述限幅枝节(410)之间或者所述限幅枝节(410)与所述输出端(200)之间。
9.在其中一个实施例中，所述拓扑结构(330)包括电容、电感、电阻中任意一种或多种元件，各所述元件均可串联和/或并联。
10.在其中一个实施例中，所述滤波结构(300)包括第一级滤波枝节和第二级滤波枝节；所述第一级滤波枝节包括微带线(3)、微带线(5)、微带线(7)、微带线(9)、电容(11)、电容(13)、地孔(15)和地孔(17)；所述第二级滤波枝节包括微带线(4)、微带线(6)、微带线(8)、微带线(10)、电容(12)、电容(14)、地孔(16)和地孔(18)；
11.所述微带线(7)、所述微带线(8)、所述微带线(9)和所述微带线(10)与所述匹配电
路(500)平行耦合连接；所述微带线(7)、所述电容(11)与所述微带线(3)串联；所述微带线(9)、所述电容(13)与所述微带线(5)串联；所述微带线(8)、所述电容(12)与所述微带线(4)串联；所述微带线(10)、所述电容(14)与所述微带线(6)串联；所述地孔(15)与所述电容(11)连接、所述地孔(17)与所述电容(13)连接、所述地孔(16)与所述电容(12)连接；所述地孔(18)与所述电容(14)连接。
12.在其中一个实施例中，所述限幅器(400)包括第一级限幅枝节(18)和第二级限幅枝节(20)；所述第一级限幅枝节(18)包括12个二极管(21)，所述第二级限幅枝节包括2个二极管(21)。
13.在其中一个实施例中，所述衬底包括砷化镓、碳化硅、硅、蓝宝石、金刚石中任意一种或多种。
14.在其中一个实施例中，所述限幅器(400)包括反射式限幅器或吸收式限幅器。
15.在其中一个实施例中，所述滤波结构(300)包括带阻、带通、lc和耦合线中任意一种。
16.在其中一个实施例中，所述输入端(100)和输出端(200)为gsg结构。
17.上述带外抑制的限幅器芯片，采用超低插损滤波结构与限幅器匹配电路融合设计技术，将滤波结构与限幅器进行一体化联合设计，滤波结构既能作为限幅器匹配电路的一部分参与对限幅器阻抗的匹配，实现带内良好的传输性能，又能利用滤波结构的带阻功能实现对带外的高抑制，从而在保证限幅器信号带内传输性能的前提下，能够实现良好的带外抑制性能。并且，这种一体化设计技术相比于独立滤波器来说，进一步提高了系统集成度，有利于系统的小型化设计，也使得滤波结构对接收系统噪声的影响降到最低。
附图说明
18.图1为一个实施例中带外抑制的限幅器芯片的结构示意图。
19.图2为一个实施例中滤波结构的结构示意图。
20.图3为另一个实施例中带外抑制的限幅器芯片的结构示意图。
21.图4为另一个实施例中带外抑制的限幅器芯片的结构示意图。
22.图5为一个实施例中无滤波结构的限幅器芯片的结构示意图。
23.图6为一个实施例中限幅器插入损耗仿真曲线示意图。
24.图7为一个实施例中限幅器带内输入驻波仿真曲线示意图。
25.图8为一个实施例中限幅器带内输出驻波仿真曲线示意图。
具体实施方式
26.为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
27.在一个实施例中，如图1所示，提供一种带外抑制的限幅器芯片的结构示意图，包括：衬底(图未示)，以及设置在衬底上的输入端(100)、输出端(200)、滤波结构(300)、限幅器(400)和匹配电路(500)。
28.具体的，参考图1，输入端(100)、输出端(200)、滤波结构(300)和限幅器(400)通过
匹配电路(500)连接，输入端(100)和输出端(200)分别连接在匹配电路的两端。其中，本实施例中的限幅器(400)可以包括多级限幅枝节，各限幅枝节由二极管组成，限幅枝节的数量和二极管的数量可根据输入功率和工作宽度进行调整。匹配电路(500)由串联微带线组成，根据工作频率和带宽可调整相应阻抗值以及匹配结构。
29.本实施例中，将滤波结构与限幅器进行一体化联合设计，在保证限幅器带内性能，实现带外抑制的同时，减小了系统的体积。
30.在一个实施例中，如图2所示，提供一种滤波结构的结构示意图。滤波结构(300)包括至少一级滤波枝节，每一级的滤波枝节均包括与匹配电路(500)平行耦合连接的第一微带线(310)、与第一微带线(310)串联的第二微带线(320)、与第二微带线(320)串联的拓扑结构(330)。
31.具体的，参考图2，由第一微带线(310)引出串联的第二微带线(320)的数量可以根据实际需求进行调整，在此不作限定。例如，图2(a)所示滤波枝节中的两条第一微带线(310)各自串联一条第二微带线(320)，图2(b)所示滤波枝节中的两条第一微带线(310)各自串联两条第二微带线(320)，图2(c)所示滤波枝节中的两条第一微带线(310)则各自串联了三条第二微带线(320)，并且图2(a)(b)(c)的各条第二微带线(320)均串联一个拓扑结构(300)。
32.在一个实施例中，如图3所示，提供另一种带外抑制的限幅器芯片的结构示意图。本实施例中限幅器(400)包括至少两级限幅枝节，各级限幅枝节按照从输入端(100)往输出端(200)的方向依次与匹配电路(500)连接，滤波结构(300)的滤波枝节设置在输入端(100)与限幅枝节之间、相邻两级限幅枝节之间或者限幅枝节与输出端(200)之间。
33.具体的，参考图3，本实施例中的限幅器包括n级限幅枝节，各级限幅枝节按照从输入端(100)往输出端(200)的方向依次与匹配电路(500)连接。即，从输入端开始，按照[第一级限幅枝节、第二级限幅枝节、
……
、第n级限幅枝节]的顺序依次与匹配电路(500)连接。而滤波结构(300)所包括的各级滤波枝节则可以设置在输入端(100)与限幅枝节之间、相邻两级限幅枝节之间或者限幅枝节与输出端(200)之间之中的任意一个或多个位置处。也就是说，滤波结构(300)所包括的各个滤波枝节可以任意设置在图3所示的位置1、位置2
……
位置n、位置n+1中的任意一个位置，且每个位置可以同时设置多级滤波枝节。比如，假设滤波结构(300)有两级滤波枝节，那么这两级滤波枝节可以同时设置在同一个位置，也可以将这两级滤波枝节分别设置在不同的位置。
[0034]
在一个实施例中，拓扑结构(330)由多个串联和/或并联的元件组成，元件可以包括电容、电感和电阻中任意一种或多种。即，图2中所示的拓扑结构(330)可以由电容、电感和电阻中任意一种或多种元件组成，且各个元件之间可以并联和/或者串联。
[0035]
在一个实施例中，如图4所示，提供另一种带外抑制的限幅器芯片的结构示意图。滤波结构(300)包括第一级滤波枝节和第二级滤波枝节，第一级滤波枝节包括微带线(3)、微带线(5)、微带线(7)、微带线(9)、电容(11)、电容(13)、地孔(15)和地孔(17)。第二级滤波枝节包括微带线(4)、微带线(6)、微带线(8)、微带线(10)、电容(12)、电容(14)、地孔(16)和地孔(18)。
[0036]
具体的，参考图4，微带线(7)、微带线(8)、微带线(9)和微带线(10)分别与匹配电路(500)平行耦合连接。微带线(7)、电容(11)分别与微带线(3)串联。微带线(9)、电容(13)
与微带线(5)串联。微带线(8)、电容(12)则分别与微带线(4)串联。微带线(10)、电容(14)与微带线(6)串联。地孔(15)与电容(11)连接、地孔(17)与电容(13)连接。地孔(16)与电容(12)连接、地孔(18)与电容(14)连接。由此可见，微带线(7)、微带线(8)、微带线(9)和微带线(10)则相当于与匹配电路(500)平行耦合连接的第一微带线(310)，而微带线(3)、微带线(5)、微带线(4)以及微带线(6)则相当于与第一微带线(310)串联的第二微带线(320)。
[0037]
另外，参考图4，本实施例中的匹配电路(500)由微带线(17)和微带线(19)串联组成。本实施例中，通过动态调整滤波结构和元件阻抗值可实现多频点抑制以及将滤波结构对带内性能的影响降到最低。
[0038]
在一个实施例中，参考图4，限幅器(400)包括第一级限幅枝节(18)和第二级限幅枝节(20)。具体的，第一级限幅枝节(18)包括12个二极管(21)，第二级限幅枝节包括2个二极管(21)。
[0039]
在一个实施例中，衬底包括砷化镓、碳化硅、硅、蓝宝石、金刚石中任意一种或多种，即，衬底可以是砷化镓、碳化硅、硅、蓝宝石、金刚石中任意一种或多种材料组成。
[0040]
在一个实施例中，限幅器(400)可以是反射式限幅器，也可以是吸收式限幅器。
[0041]
在一个实施例中，滤波结构(300)可以是带阻、带通、lc、耦合线中任意一种类型。
[0042]
在一个实施例中，输入端(100)和输出端(200)为gsg结构。
[0043]
上述带外抑制的限幅器芯片，采用超低插损滤波结构与限幅器匹配电路融合设计技术，滤波结构既能作为限幅器匹配电路的一部分参与对限幅器阻抗的匹配，实现带内良好的传输性能，又能利用滤波结构的带阻功能实现对带外的高抑制，从而在保证限幅器信号带内传输性能的前提下，能够实现良好的带外抑制性能。并且，这种一体化设计技术相比于独立滤波器来说，进一步提高了系统集成度，有利于系统的小型化设计，也使得滤波结构对接收系统噪声的影响降到最低。
[0044]
在一个实施例中，为了验证本发明实现带外高抑制同时不恶化插损，本实施例基于图4所示的带外抑制的限幅器芯片以及无滤波结构的限幅器芯片进行了仿真实验，无滤波结构的限幅器芯片可参考图5。
[0045]
具体的，如图6-8所示，图6提供一种限幅器插入损耗仿真曲线示意图，图7提供一种限幅器带内输入驻波仿真曲线示意图，图8提供了一种限幅器带内输出驻波仿真曲线示意图。图6所示给出的是频率为6-30ghz之间的插入损耗仿真曲线，可以明显看出，带内插入损耗基本保持不变，但是在18-20ghz区间带有滤波结构的限幅器芯片实现了高的带外抑制，而图7和图8的驻波比(vwsr)曲线则联合显示带滤波结构的限幅器反而使得驻波性能变好。因此，实验结果可以充分说明采用超低插损滤波结构与限幅器匹配电路融合设计技术，能够在保证限幅器信号带内传输性能的前提下，能够实现良好的带外抑制性能。
[0046]
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
[0047]
以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。

技术特征：

1.一种带外抑制的限幅器芯片，其特征在于，包括：衬底，以及设置在所述衬底上的输入端(100)、输出端(200)、滤波结构(300)、限幅器(400)和匹配电路(500)；所述输入端(100)、所述输出端(200)、所述滤波结构(300)和所述限幅器(400)通过所述匹配电路(500)连接，所述输入端(100)和所述输出端(200)分别连接在所述匹配电路(500)的两端。2.根据权利要求1所述的芯片，其特征在于，所述滤波结构(300)包括至少一级滤波枝节，各所述滤波枝节包括与所述匹配电路(500)平行耦合连接的第一微带线(310)、与所述第一微带线(310)串联的第二微带线(320)、与所述第二微带线(320)串联的拓扑结构(330)。3.根据权利要求1所述的芯片，其特征在于，所述限幅器(400)包括至少两级限幅枝节(410)；各级所述限幅枝节(410)按照从所述输入端(100)往输出端(200)的方向依次与所述匹配电路(500)连接，所述滤波结构(300)的滤波枝节设置在所述输入端(100)与限幅枝节(410)之间、相邻两级所述限幅枝节(410)之间或者所述限幅枝节(410)与所述输出端(200)之间。4.根据权利要求2所述的芯片，其特征在于，所述拓扑结构(330)包括电容、电感、电阻中任意一种或多种元件，各所述元件均可串联和/或并联。5.根据权利要求1或2所述的芯片，其特征在于，所述滤波结构(300)包括第一级滤波枝节和第二级滤波枝节；所述第一级滤波枝节包括微带线(3)、微带线(5)、微带线(7)、微带线(9)、电容(11)、电容(13)、地孔(15)和地孔(17)；所述第二级滤波枝节包括微带线(4)、微带线(6)、微带线(8)、微带线(10)、电容(12)、电容(14)、地孔(16)和地孔(18)；所述微带线(7)、所述微带线(8)、所述微带线(9)和所述微带线(10)与所述匹配电路(500)平行耦合连接；所述微带线(7)、所述电容(11)与所述微带线(3)串联；所述微带线(9)、所述电容(13)与所述微带线(5)串联；所述微带线(8)、所述电容(12)与所述微带线(4)串联；所述微带线(10)、所述电容(14)与所述微带线(6)串联；所述地孔(15)与所述电容(11)连接、所述地孔(17)与所述电容(13)连接、所述地孔(16)与所述电容(12)连接；所述地孔(18)与所述电容(14)连接。6.根据权利要求1或3所述的芯片，其特征在于，所述限幅器(400)包括第一级限幅枝节(18)和第二级限幅枝节(20)；所述第一级限幅枝节(18)包括12个二极管(21)，所述第二级限幅枝节包括2个二极管(21)。7.根据权利要求1所述的芯片，其特征在于，所述衬底包括砷化镓、碳化硅、硅、蓝宝石、金刚石中任意一种或多种。8.根据权利要求1所述的芯片，其特征在于，所述限幅器(400)包括反射式限幅器或吸收式限幅器。9.根据权利要求1所述的芯片，其特征在于，所述滤波结构(300)包括带阻、带通、lc和耦合线中任意一种。10.根据权利要求1所述的芯片，其特征在于，所述输入端(100)和输出端(200)为gsg结构。

技术总结

本发明涉及微波功率限幅器电路技术领域，提供了一种带外抑制的限幅器芯片，包括：衬底，以及设置在所述衬底上的输入端(100)、输出端(200)、滤波结构(300)、限幅器(400)和匹配电路(500)；所述输入端(100)、所述输出端(200)、所述滤波结构(300)和所述限幅器(400)通过所述匹配电路(500)连接，所述输入端(100)和所述输出端(200)分别连接在所述匹配电路(500)的两端。采用本芯片能够在保证限幅器信号带内传输性能的前提下，实现良好的带外抑制性能。实现良好的带外抑制性能。实现良好的带外抑制性能。