第五章-第六章习题
习题一
1、由与非门组成的基本SR锁存器，输入端分别为S、R为使锁存器处于“置1”状态，其S、R端应为 。 （A）SR=00 （B）SR=01 （C）SR=10 （D）SR=11
2、有一个T触发器，在T=1 时，加上时钟脉冲，则触发器 。 （A）保持原态 （B）置0 （C）置1 （D）翻转
向心关节轴承散件加工
3、假设JK触发器的现态Qn=0，要求Qn+1=0，则应使 。
（A）J=×，K=0 （B）J=0，K=× （C）J=1，K=ip电话系统× （D）J=K=1
4、电路如图5.1所示。实现Qn +1 = Qpppd248
n 的电路是 。 （A） （B） （C） （D）
图5.1
5、米里型时序逻辑电路的输出是 。
（A）只与输入有关
（B）只与电路当前状态有关
（C）与输入和电路当前状态均有关
（D）与输入和电路当前状态均无关
6、穆尔型时序逻辑电路的输出是 。
（A）只与输入有关
（B）只与电路当前状态有关
（C）与输入和电路当前状态均有关
（D）与输入和电路当前状态均无关
（A）n （B）2n （C）n2 （D）2n
8、四位移位寄存器，现态为1100，经左移一位后其次态为 。
（A）0011 或1011 （B）1000或1001 （C）1011 或1110 墨菲氏滴管（D）0011 或1111
9、下列电路中，不属于时序逻辑电路的是 。
（A）计数器 （B）全加器 （C）寄存器 （D）分频器
10、一个5 位的二进制加计数器，由00000 状态开始，经过75个时钟脉冲后，此计数器的状态为 ：
（A）01011 （B）01100 （C）01010 （D）00111
11、 图5.2所示为某时序电路的时序图，由此可知该时序电路具有 的功能。
（A）十进制计数器 （B）九进制计数器 （C）四进制计数器 （D）八进制计数器
图5.2
习题二
5-1 填空题
（1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 ；与电路原来所处的状态 ；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号 ；与信号作用前电路原来所处的状态 。
（2）构成一异步进制加法计数器需要 个触发器，一般将每个触发器接成 型触发器。 相连，高位触发器的 CP 端与 相连。
（3） 一个4位移位寄存器，经过 个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过 个时钟脉冲CP后可串行输出4位数码。
（4） 要组成模15计数器，至少需要采用 个触发器。
5-2 判断题
（1）异步时序电路的各级触发器类型不同。 （ ）
（2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。 （ ）
（3）具有 N 个独立的状态，计满 N 个计数脉冲后，状态能进入循环的时序电路，称之
模N计数器。 （ ）
（4） 计数器的模是指构成计数器的触发器的个数。 （ ）
5-3 单项选择题
（1）下列电路中，不属于组合逻辑电路的是（ 多人交互式VR ）。
A.编码器 B.译码器 C. 数据选择器 D. 计数器
（2）同步时序电路和异步时序电路比较，其差异在于后者( )。
A.没有触发器 B.没有统一的时钟脉冲控制
C.没有稳定状态 D.输出只与内部状态有关
（3）在下列逻辑电路中，不是组合逻辑电路的有( )。
A.译码器 B.编码器 C.全加器 D.寄存器
（4）某移位寄存器的时钟脉冲频率为100KHz，欲将存放在该寄存器中的数左移8位，完成该操作需要（ ）时间。
A.10μS B.80μS C.100μS D.800ms
（5）用二进制异步计数器从0做加法，计到十进制数178，则最少需要（ ）个触发器。
A.6 B.7 C.8 女性站立式小便器 D.10
（6）某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲，欲构成此分频器至少需要（ ）个触发器。
A.10 B.15 C.32 D.32768
（7）一位8421BCD码计数器至少需要（ ）个触发器。
A.3 B.4 C.5 D.10
5-4 已知图5-62所示单向移位寄存器的及输入波形如图所示，试画出、、、波形（设各触发初态均为0）。
图5-62 题5-4图
5-5 图5-63所示电路由74HC164和CD4013构成，在时钟脉冲作用下，依次变为高电平。试分析其工作原理，并画出的输出波形。
图5-63 题5-5图
5-6 试分析图5-64所示电路的逻辑功能，并画出、、的波形。设各触发器的初始状态均为0。
图5-64 题5-6图
5-7试分析图5-65所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程，画出状态转移图，说明电路是否具有自启动特性和逻辑功能。设各触发器的初始状态均为0。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议