集成电路栅介质tddb失效预警电路设计

独创性声明

本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得暨南大学或其他教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。

学位论文作者签名：签字日期：年月日

学位论文版权使用授权书

本学位论文作者完全了解暨南大学有关保留、使用学位论文的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和借阅。本人授权暨南大学可以将学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。水田打浆机

（保密的学位论文在解密后适用本授权书）

学位论文作者签名：导师签名：

签字日期：年月日签字日期：年月日

学位论文作者毕业后去向：直柄立铣刀

工作单位：电话：

通讯地址：邮编：

暨南大学硕士毕业论文

摘要

当集成电路的特征尺寸发展到90nm时，MOS器件的栅介质层厚度将至2nm以下，仅相当于几个原子的厚度。在电源电压与栅介质层厚度不再等比例减小的情况下，栅介质层内的电场强度不断增加，导致的经时击穿(TDDB)问题越来越受到人们的关注并成为集成电路的主要失效机理之一。

目前，电子产品的故障预测与健康管理(PHM)技术得到广泛的认可，无论从成本的节省，还是避免故障的发生，都具有较大的优势。电子产品的PHM技术方法主要有三种：预兆单元法、失效先兆监测指针法和寿命消耗监控法。本文基于PHM技术的预兆单元法，设计了一种监测MOS晶体管经时击穿的失效预警电路。主要包括互不交叠的时钟模块、应力电压产生模块、降压模块和输出模块等电路。其中，互不交叠的时钟模块为应力电压产生模块提供两个不交叠的时钟信号驱动；应力电压产生模块采用了一种新型升压电荷泵电路，该电荷泵在轻负载时能产生较高的输出电压，并且在产生高压应力的

同时，避免自身MOS晶体管的栅介质处在应力之下，从而提高了可靠性；应力电压产生模块产生的应力电压经降压模块分别加载到MOS电容和输出模块；MOS电容在应力作用下加速失效，从而可预警发生的TDDB。

基于SMIC 0.18 um CMOS工艺，利用Cadence Spectre仿真工具对所设计的TDDB失效预警电路进行仿真，结果表明：当失效预警电路处于应力状态并未发生击穿失效时，输出高电平；一旦发生TDDB失效，输出低电平，即发出报警信号，达到了要求设计目标。所设计的TDDB失效预警电路具有结构简单、可靠性高、易于集成的特点，不仅可以降低集成电路由TDDB引起的失效故障，还可为电子产品的可靠性研究及集成电路PHM技术发展奠定良好的基础。

关键词：栅介质，经时击穿，PHM，电荷泵

集成电路栅介质TDDB失效预警电路设计

Abstract

With the scaling of IC devices into 90nm, the thickness of Gate dielectric has reduced to less than 2nm, which means several layers of atom. In the case of the supply voltage and the gate dielectric oxide layer thickness can't be reduced in proportion,electric field strength of the gate oxide dielectric layer is increasing. Therefore, TDDB has been one of the main failure mechanisms of ICs.侧搅拌

At present, the PHM technology of electronic products has been widely recognized. In terms of cost savings and avoiding failure, it has an overwhelming advantage. There are three main PHM technology methods for electronic products:"canaries" method, the failure precursor monitoring reasoning method and environmental monitoring method.In this paper, we design the prognostic circuit to monitor TDDB of MOS transistors based on "canaries" method,including Non-overlapping clock module，stress voltage module, reduced voltage module and output module. Non-overlapping clock module provides overlapping clock signal for stress voltages module. Stress voltage module uses a novel charge pump, which can not only generate high voltage stress, and also avoid other transistors in the prognostic cell under stressing. Therefore, the charge pump proposed in this study has high reliability. The stress voltage generated loads to MOS testing capacitor and output module through reduced voltage module. MOS test capacitor is under the effect of stress to accelerate TDDB failure. So it can be successful to warn TDDB failure.

The prognostic circuit is simulated by SMIC 0.18um CMOS process. It shows that before TDDB failure occurs, output is high voltage. Once the prognostic cell is break-down and failure, its output turns, and an alarm signal would be given. The prognostic circuit designed has simple structure, high reliability and can be easily integrated into single chip. Thus, the prognostic circuit can not only avoid

a fatal failure of integrated circuit caused by TDDB, but also guarantee the reliability of electronic products and lay a good foundation for development of PHM technology in integrated circuit.

Key Words: gate oxide, TDDB, PHM, charge pump

暨南大学硕士毕业论文

摘要............................................................................................................................................................................. I Abstract ...................................................................................................................................................................... II 目录....................................................................................................................................................................... I II 第一章绪论. (1)

1.1 研究背景 (1)

1.2 国内外技术发展现状 (3)

1.2.1集成电路栅介质TDDB的研究 (3)

1.2.2集成电路PHM技术的研究与挑战 (4)

1.3 本课题的来源及主要研究任务 (6)

第二章栅介质TDDB失效机制及PHM技术方法 (7)

2.1 栅介质TDDB失效机制 (7)

2.1.1栅介质SiO2的性质 (7)

2.1.2 Si-SiO2系统内的电荷 (7)

2.1.3栅介质TDDB物理模型 (8)

2.2故障预测及健康管理（PHM）技术方法 (11)

2.2.1 PHM技术介绍 (11)

2.2.2 PHM技术方法 (13)

2.2.3 集成电路PHM技术设计流程 (13)

2.3 本章小结 (15)

第三章TDDB失效预警电路原理和各模块电路的实现 (16)

3.1 TDDB失效预警电路原理 (16)

3.1.1基于预兆单元法的集成电路PHM技术原理 (16)

挡风抑尘墙

3.1.2 TDDB失效预警电路原理框图 (17)

3.2互不交叠的时钟模块电路实现 (18)

3.2.1 传输门TG (18)

3.2.2 反相器INV (19)秸杆燃气炉

3.2.3 与非门NAND (20)

3.2.4 互不交叠的时钟模块电路实现 (20)

3.3 应力电压产生模块的电路设计 (21)

磁性材料液压机3.3.1 应力电压产生模块选择 (21)

3.3.2 新型电荷泵设计 (24)

3. 5 降压模块的电路设计 (30)

3. 6 输出模块的电路实现 (31)

3.6.1 比较器 (31)

3.6.2 锁存器 (32)

3.7本章小结 (33)

第四章TDDB失效预警电路总体电路图及仿真 (34)

4.1 整体电路设计 (34)

4.2 互不交叠的时钟模块仿真 (35)

4.3 应力电压产生模块仿真 (35)

4.3.1 启动电压 (36)

4.3.2 节点电压 (36)

4.3.3 输出电容C out的影响 (37)

4.3.4 容差影响 (38)

4.4 降压模块仿真 (39)

4.4.1 降压模块对电荷泵输出电压的影响 (39)

集成电路栅介质TDDB失效预警电路设计

4.4.2 降压模块节点电压仿真 (39)

4.5 输出模块仿真 (40)

4.6 击穿失效仿真 (41)

4.7 TDDB失效预警电路性能参数 (43)

4.8 本章小结 (44)

第五章总结与展望 (45)

5.1 总结 (45)

5.2 展望 (45)

参考文献 (47)

硕士期间发表的论文 (52)

致谢 (53)

本文发布于:2024-09-25 12:29:12，感谢您对本站的认可！

本文链接：https://www.17tex.com/tex/3/176199.html

上一篇：第3章全定制IC设计(电路图绘制以及前仿真)(1)_王军等改

下一篇：ic产业四大支柱为ic应用ic设计

标签：模块学位应力电压

留言与评论（共有 0 条评论）