集成电路版图设计笔试面试大全整理

1. calibre语句

2. 对电路是否了解。似乎这个非常关心。

汽车水箱除垢剂

3. 使用的工具。

熟练应用UNIX操作系统和L_edit，Calibre, Cadence, Virtuoso, Dracula拽可乐（DIVA），等软件进行IC版图绘制和DRC，LVS，ERC等后端验证

4. 做过哪些模块

其中主要负责的有Amplifier，Comparator，CPM，Bandgap，Accurate reference，Oscillator，Integrated Power MOS，LDO blocks 和Pad，ESD cells以及top的整体布局连接

5. 是否用过双阱工艺。

工艺流程见版图资料

在高阻衬底上同时形成较高的杂质浓度的P阱和N阱，NMOS、PMOS分别做在这两个阱中，这样可以独立调节两种薄荷红茶组合

沟道MOS管的参数，使CMOS电路达到最优特性，且两种器件间距离也因采用独立的阱而减小，以适合于高密度集成，

但是工艺较复杂。

制作MOS管时，若采用离子注入，需要淀积Si3N4，SiO2不能阻挡离子注入，进行调沟或调节开启电压时，都可

水化硅酸钙以用SiO2层进行注入。

双阱CMOS采用原始材料是在P+衬底（低电阻率）上外延一层轻掺杂的外延层P-（高电阻率）防止latch-up效应(因为低电阻率的衬底可以收集衬底电流)。

雨污分流器>JING液灌溉系统N阱、P阱之间无space。

6. 你认为如何能做好一个版图？或者做一个好版图需要注意些什么需要很仔细的回答！

答：一，对于任何成功的模拟版图设计来说，都必须仔细地注意版图设计的floorplan，一般floorplan 由设计和应用工程师给出，但也应该考虑到版图工程师的布线问题，加以讨论调整。总体原则是

模拟电路应该以模拟信号对噪声的敏感度来分类。例如，低电平信号节点或高阻抗节点，它们与输入信号典型相

关，因此认为它们对噪声的敏感度很高。这些敏感信号应被紧密地屏蔽保护起来，尤其是与数字输出缓冲器隔离。高

摆幅的模拟电路，例如比较器和输出缓冲放大器应放置在敏感模拟电路和数字电路之间。数字电路应以速度和功能来

分类。显而易见，因为数字输出缓冲器通常在高速时驱动电容负载，所以应使它离敏感模拟信号最远。其次，速度较

低的逻辑电路位于敏感模拟电路和缓冲输出之间。注意到敏感模拟电路是尽可能远离数字缓冲输出，并且最不敏感的

模拟电路与噪声最小的数字电路邻近。

B的立体图芯片布局时具体需考虑的问题，如在进行系统整体版图布局时，要充分考虑模块之间的走线，避免时钟信号线对

本文发布于:2024-09-23 20:10:09，感谢您对本站的认可！

标签：电路版图模拟进行衬底输出采用布局

留言与评论（共有 0 条评论）