插卡及其制造方法、以及具有该插卡的电连接器与流程

1.本发明涉及一种插卡及其制造方法、以及具有该插卡的电连接器。

背景技术：

2.随着电子设备的数据通信量增大，用于该电子设备的电连接器上的传输通道的数量增多，导致电连接器的尺寸增大。但是，这样就会与电子设备的小型化相悖，因为电子设备上需要提供足够的空间来设置与之相配的适配电连接器。以电子设备上的电连接器为插座电连接器为例，在插头电连接器上的金手指的数量增多的情况下，插座电连接器的宽度会相应地增大。
3.为了避免阻碍电子设备的小型化，现有的插头电连接器1的插卡10上的金手指11被布置成多排，以缩小插卡10的前端(即插拔端)的宽度，进而适配较小的插座电连接器(未示出)。插卡10的后端的一排导电端子12可以连接缆线。为了清楚地示出后端的导电端子12而省略了插头电连接器1的外壳。金手指11和导电端子12可以通过插卡10内部的导电迹线13互相连接。但是实践中，这种插头电连接器所传输的信号完整性较差。

技术实现要素：

4.为了至少部分地解决现有技术中存在的问题，根据本发明的一个方面，提供一种插卡。该插卡包括基体，所述基体沿着第一方向具有相对的第一端和第二端；沿着第二方向排列的n排第一导电端子，其设置于所述第一端的表面上，n≥2且为整数，所述第二方向不同于所述第一方向；沿着第二方向排列的m排第二导电端子，其设置于所述第二端的表面上，m≥2且为整数；以及多条导电迹线，其设置在所述基体内，所述n排第一导电端子通过所述多条导电迹线电连接至所述m排第二导电端子。
5.示例性地，所述第一方向垂直于所述第二方向。
6.示例性地，所述多条导电迹线中的一对或多对为用于传输差分信号的差分导电迹线对，每对差分导电迹线对中的两条导电迹线具有相等的长度。
7.示例性地，所述多条导电迹线中的每条都包括第一连接端、第二连接端、以及连接在所述第一连接端和所述第二连接端之间的中间段，所述第一连接端电连接至所述第一导电端子，所述第二连接端电连接至所述第二导电端子，所述中间段是直的。
8.示例性地，所述多条导电迹线中的每条的至少85％是直的。
9.示例性地，所述多条导电迹线的直的部分与所述第一方向的夹角在-10度到10度的范围内。
10.示例性地，所述多条导电迹线分布在多个层上以形成多个导电迹线层，所述第一方向和所述第二方向平行于所述导电迹线层。
11.示例性地，m＝n，所述m排第一导电端子中的每一排分别对应地电连接至所述n排第二导电端子中的一排。
12.示例性地，沿着所述第一方向，越靠近所述基体内侧的一排第一导电端子与越靠
近所述基体内侧的一排第二导电端子电连接，且越靠近所述基体外侧的一排第一导电端子与越靠近所述基体外侧的一排第二导电端子电连接。
13.示例性地，通过同一条导电迹线彼此电连接的第一导电端子和第二导电端子沿着所述第一方向对准。
14.示例性地，所述插卡为插头插卡，所述第一端为所述插头插卡的插拔端。
15.示例性地，所述n排第一导电端子为金手指，所述m排第二导电端子用于连接缆线。
16.示例性地，所述第二端呈阶梯状，每个阶梯上设置有一排第二导电端子。
17.根据本发明的另一个方面，还提供一种插卡。插卡包括主体，所述主体包括交替地堆叠设置的多个介电层和多个图案化金属层，所述多个图案化金属层包括位于最外层的介电层的表面上的外部图案化金属层和位于相邻介电层之间的内部图案化金属层，所述内部图案化金属层通过导电通孔连接至外部图案化金属层，其中，所述外部图案化金属层形成n排第一导电端子和m排第二导电端子，所述n排第一导电端子和所述m排第二导电端子分别位于所述主体的沿着第一方向的两端上，且形成不同排的第二导电端子的外部图案化金属层位于不同的层上。
18.示例性地，所述内部图案化金属层包括多条导电迹线，所述多条导电迹线的两端分别通过所述导电通孔连接至所述n排第一导电端子和所述m排第二导电端子。
19.示例性地，所述多条导电迹线中的一对或多对为用于传输差分信号的差分导电迹线对，每对差分导电迹线对中的两条导电迹线具有相等的长度。
20.示例性地，所述多条导电迹线中的每条的至少85％是直的。
21.示例性地，通过同一条导电迹线彼此电连接的第一导电端子和第二导电端子沿着所述第一方向对准。
22.示例性地，m＝n，所述m排第一导电端子中的每一排分别对应地电连接至所述n排第二导电端子中的一排。
23.示例性地，沿着所述第一方向，越靠近所述主体内侧的一排第一导电端子与越靠近所述主体内侧的一排第二导电端子电连接，且越靠近所述主体外侧的一排第一导电端子与越靠近所述主体外侧的一排第二导电端子电连接。
24.根据本发明的再一个方面，还提供一种电连接器。电连接器包括：上述任一种插卡；分别连接至所述m排第二导电端子的m排缆线；以及壳体组件，其包围所述基体的所述第二端和所述m排缆线的与所述m排第二导电端子连接的连接端。
25.根据本发明的再一个方面，还提供一种制造插卡的方法。制造插卡的方法包括：在介电层上形成金属层；对所述金属层进行图案化处理，以形成图案化金属层；并且将形成有所述图案化金属层的多张介电层板堆叠，并使它们结合在一起，以形成主体，其中位于所述主体的表面上的外部图案化金属层形成n排第一导电端子和m排第二导电端子，所述n排第一导电端子和所述m排第二导电端子分别位于所述主体的两端上。
26.示例性地，形成不同排的第二导电端子的外部图案化金属层位于不同的层上。
27.示例性地，位于所述主体内的内部图案化金属层包括多条导电迹线，所述方法还包括：在所述介电层板上形成导电通孔，以将所述多条导电迹线的两端分别连接至所述n排第一导电端子和所述m排第二导电端子。
28.本发明的实施例提供的插卡可以在第一方向和第二方向上具有更小的尺寸。因
此，插卡的整体更加小型化。插卡对应用场合的要求更低，使用限制更小。而且，插卡还可以节约加工导电迹线和基体所使用的原料，从而使插卡的制造成本降低。同时，插卡可以有效解决信号传输过程中出现的串扰、信号衰减以及信号偏差等问题，从而确保信号传输的完整性。因此，该插卡具有良好的性能。
29.在发明内容中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
30.以下结合附图，详细说明本发明的优点和特征。
附图说明
31.本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施方式及其描述，用来解释本发明的原理。在附图中，
32.图1为现有技术的电连接器的立体图；
33.图2为图1中的电连接器所采用的插卡的立体图；
34.图3为根据本发明的一个示例性实施例的电连接器的一部分的立体图；
35.图4为根据本发明的一个示例性实施例的插卡的立体图；
36.图5以透视的方式示出了图4所示的插卡内部的导电迹线；
37.图6为图4所示的插卡的剖视图；
38.图7为图6所示的插卡的剖视立体图；
39.图8为根据本发明的一个示例性实施例的电连接器的立体图；
40.图9为根据本发明的另一个示例性实施例的电连接器的立体图；
41.图10为根据本发明的一个示例性实施例的电连接器组件的立体图，其中插头电连接器和插座电连接器分离；以及
42.图11为图10中所示的电连接器组件的立体图，其中插头电连接器和插座电连接器电连接。
43.其中，上述附图包括以下附图标记：
44.1、插头电连接器；10、插卡；11、金手指；12、导电端子；13、导电迹线；100、插卡；200、基体；210、第一端；220、第二端；221、阶梯；310、第一导电端子；320、第二导电端子；400、导电迹线；410、第一连接端；420、第二连接端；430、中间段；500、缆线；600、600’、壳体组件；710、介电层；720、图案化金属层；730、导电通孔；800、适配电连接器。
具体实施方式
45.在下文的描述中，提供了大量的细节以便能够彻底地理解本发明。然而，本领域技术人员可以了解，如下描述仅示例性地示出了本发明的优选实施例，本发明可以无需一个或多个这样的细节而得以实施。此外，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行详细描述。
46.参见图1-2，发明人发现，由于现有的插头电连接器1的插卡10的前端(即插拔端)具有两排金手指11，而后端具有一排导电端子12，那么势必导致插卡10的后端尺寸大于其前端尺寸，形成类似t形结构。在后端，连接到位于边缘处的导电端子12的导电迹线13会出
现折弯。而且，导电端子12越靠近边缘处，折弯越明显，连接到其的导电迹线13的长度越大。提高信号完整性意味着在信号传输通过插头电连接器1时引入较少的失真。信号失真通常与信号频率有关，信号失真通常发生在较高的信号频率上。但是缩短传输距离可以降低信号在传输过程中发生失真的概率，反之，信号传输的距离增大会提高信号在传输过程中发生失真的概率。因此，边缘处的导电端子12所连接的导电迹线13的延长可能是影响信号完整性的一个因素。
47.另一方面，插头电连接器1可能用于传输差分信号对，插卡10中的导电迹线13成对地连接至差分信号缆线(例如图1-2中右侧的缆线)，例如差分导电迹线对s1和s2。在产品小型化的背景下，相邻的两对导电迹线13之间能够发生串扰。为了避免插卡10的后端沿着y-y所示方向上的尺寸d3过大，在折弯所在的区域a内，相邻的两对导电迹线13处的间距最小，由此可能导致在该处发生串扰，这可能是影响信号完整性的另一个因素。为了在较小的d3和较好的抗串扰性能之间平衡，对于ddce(double density cool edge)0.80mm连接器而言，目前的插卡10的前端沿着y-y所示方向上的尺寸d1通常在13毫米左右，而d3通常在8.5毫米左右。
48.再一种失真的方式是偏差(skew)，包括差分对间偏差(inter-pair skew)和差分对内偏差(intra-pair skew)。偏差是两个差分信号之间的时序关系的变化，这两个差分信号应该在时间上相关。当传输这两个差分信号的导电迹线13的长度不同时，可能会发生偏差。差分信号通过较长的导电迹线需要花费较长的时间，因此两个时间相关的差分信号在通过插头电连接器1传输后的相关性会降低。使导电迹线的长度更均匀可减少对间偏差。对内偏差与对间偏差相似，其与传输差分信号的差分导电迹线对有关。理想情况下，每对信号的相位将相差180度。这意味着信号彼此相反，并且使每对差分导电迹线对上的一对信号之间的差异最大。如果该差分导电迹线对中的一条导电迹线较长，则形成差分信号的这两个信号会发生相位变化，并且它们之间的差会变小。参见图2，具有折弯的每对差分导电迹线对(例如s1或s2)内的两条导电迹线的长度明显不同。这可能是影响信号完整性的又一个因素。
49.根据本发明的一个方面，提供一种插卡，采用该插卡的电连接器在传输信号时，可以使信号具有较高的完整性。下面结合附图3-5，对本发明实施例的插卡100进行详细介绍。插卡100可以包括基体200、第一导电端子310、第二导电端子320和导电迹线400。
50.插卡100可以用于插头电连接器上，插卡100的一部分伸出到插头电连接器的壳体之外。在与插座电连接器配合时，插卡100的伸出部分可以伸入到插座电连接器内部，伸出部分上的导电端子可以与插座电连接器的导电端子电连接。插座电连接器通常安装到另一个印刷电路板上，该印刷电路板上可以设置有处理器或者其他电子部件。
51.基体200沿着第一方向y-y具有相对的第一端210和第二端220。示例性地，基体200的第一端210可以为插头电连接器的插拔端。在此情况下，第一端210为插卡100的伸出部分。插头电连接器可以通过插拔的方式实现第一端210连接至其他电路，操作简单便捷，应用较为广泛。如果可以，插卡100也可以用于插座电连接器或者其他任意合适的电连接器。在此情况下，基体200可以采用其他任意合适的形式。示例性地，插卡100的第二端220可以连接至另外的印刷电路板的边缘；还可以连接至缆线500的一端。缆线500的另一端可以用于连接其他的电子系统内位于其他位置的其他部件。示例性地，第一方向y-y可以为基体
200的纵向方向。当该插卡100用于插头电连接器时，第一方向y-y可以为插卡100的插拔方向。
52.第一端210的表面上可以设置有多个第一导电端子310。多个第一导电端子310可以采用本领域的技术人员已知的或者未来可能出现的各种类型的导电端子，例如金手指、导电弹片等。多个第一导电端子310可以排列成n排。n≥2且为整数。每排第一导电端子310可以沿着第二方向x-x排列。第二方向x-x不同于第一方向y-y。第二方向x-x与第一方向y-y之间的夹角可以任意。示例性地，第二方向x-x可以为基体200的横向方向。每排第一导电端子310之间的间距、每排第一导电端子310的数量和类型可以相同或者不同。不同排的第一导电端子310可以相同或者不同。第一端210可以与插头电连接器1的插卡10的前端大体相同。对于ddce(double density cool edge)0.80mm连接器而言，第一端210沿着第一方向y-y上的尺寸d2可以在12.5-13.5毫米之间。
53.第二端220的表面上可以设置有多个第二导电端子320。多个第二导电端子320可以采用本领域的技术人员已知的或者未来可能出现的各种类型的导电端子，例如金手指、导电弹片、焊垫等。第一导电端子310和第二导电端子320可以相同或者不同。多个第二导电端子320可以排列成m排。m≥2且为整数。每排第二导电端子320可以沿着第二方向x-x排列。每排第二导电端子320之间的间距、每排第二导电端子320的数量和类型可以相同或者不同。不同排的第二导电端子320可以相同或者不同。
54.导电迹线400可以采用本领域的技术人员已知的或者未来可能出现的各种类型的导电迹线。导电迹线400可以设置在基体200内。导电迹线400可以具有多条。第一导电端子310可以通过导电迹线400电连接至第二导电端子320。导电迹线400可以为直的或者近似直的。近似直的是指导电迹线400的第一连接端410和/或第二连接端420可以具有一定弯折，但是较长的中间段430为直的，如图5所示。下文将对此进行详细介绍。
55.如本领域的技术人员已知的，导电迹线400电连接至第一导电端子310和第二导电端子320之间，可以实现第一导电端子310和第二导电端子320之间进行信号传输。所述信号可以包括gnd信号、电源信号、控制指令信号、时钟信号、数据信号等。
56.结合参见图1-2，对于现有的ddce(double density cool edge)0.80mm连接器而言，插头电连接器1的金手指11之间的间距通常在0.8毫米左右。插头电连接器1的第二导电端子12只有一排。由于第二导电端子12通常需要连接缆线、针脚等部件，因此第二导电端子12之间的间距取决于缆线、针脚等部件的尺寸。也就是说，第二导电端子12无法保证足够的小。这样就会导致沿着第二方向x-x，基体200的第二端具有较大的尺寸。基于此，当导电迹线13需要连接至第二导电端子12中靠近两侧的导电端子时，导电迹线13(例如s1和s2)需要进行弯折。示例性地，s1的长度可能在23.5-24.5毫米之间，s2的长度可能在13-14毫米之间。而且为了避免导电迹线13之间串扰，导电迹线13之间需要确保具有足够的间距。这样就会导致沿着第一方向y-y，插卡10的第二端具有较大的尺寸d3，导致该插卡10沿着第一方向y-y和第二方向x-x都具有较大的尺寸。
57.在根据本发明的实施例的插卡100中，由于将第二导电端子320设置为m排，因此基体200的第二端220沿着第二方向x-x的尺寸可以实现缩减。并且，通过合理设置，可以使导电迹线400(例如s3和s4)沿着直线或者近似直线延伸并电连接在第一导电端子310和第二导电端子320之间。这样在第一方向y-y上，导电迹线400之间不存在间隙，因此基体200不用
为它们留出空间，因此基体200的第二端220沿着第一方向y-y的尺寸d4也可以缩减。示例性地，对于ddce(double density cool edge)0.80mm连接器而言，第二端220沿着第一方向y-y方向上的尺寸d4可以缩减至5.5-7.5毫米之间。进一步地，d4可以缩减至6-7毫米之间。更进一步地，d4可以缩减至大约6.5毫米。并且，由于导电迹线400可以沿着直线或者近似直线设置，导电迹线400的长度得到降低。示例性地，s3的长度可以降低至13-14毫米之间，s4的长度可以降低至2.2-3.2毫米之间。进一步地，s3的长度可以降低至13.3-13.8毫米之间，s4的长度可以降低至2.5-3.0毫米之间。更进一步地，s3的长度可以降低至大约13.5毫米，s4的长度可以降低至大约2.8毫米。
58.在理想情况下，不希望信号在通过采用该插卡100的电连接器传输过程中出现任何失真的现象。因为如果信号在插卡100内传输过程中失真，则会破坏该插卡100连接的一个电路和另一个电路之间的通信。电子设备可能无法正确检测信号，或者在检测信号时可能出现更多错误。提高插卡100的信号完整性意味着信号通过该电连接器传输过程中出现失真的机会更少。尤其在传输高频信号时，更容易发生失真。所以减少失真的机会，意味着使用该电连接器的电子设备可以在更高的频率下工作。示例性地，电连接器可以满足pcie gen5 32gpbs的使用要求。
59.如前文所述的，信号在通过采用该插卡100的电连接器传输过程中可能会发生多种形式的失真。缩短导电迹线400的长度、增大导电迹线400之间的距离，可以避免信号失真。
60.一种失真的方式是串扰。当采用该插卡100的电连接器传输差分信号时，导电迹线400中具有差分导电迹线对。示例性地，在图2中s1和s2可以为差分导电迹线对；在图5中s3和s4可以为差分导电迹线对。差分信号基本上会在一对差分导电迹线对中传输。但是，会有一些差分信号可能到达相邻的差分导电迹线对。从第一差分导电迹线对耦合到第二差分导电迹线对的差分信号的现象被称为串扰。串扰会使第二差分导电迹线对中传输的信号中产生失真。串扰的量将取决于第一差分导电迹线对在第二差分导电迹线对附近路由的距离。结合参见图2和图5，s1和s2的重叠长度(基本上等于s1)远大于s3和s4的重叠长度(基本上等于s4)。所述重叠长度是指彼此较为接近，会导致出现串扰的长度。因此，采用该插卡100的电连接器具有更好的抗串扰性能。
61.另一种失真的方式是衰减。导电迹线400的长度越长，衰减将越大。因此，采用该插卡100的电连接器具有更好的抗衰减性能。
62.再一种失真的方式是偏差。如前所述的，现有技术的电连接器中由于s1、s2以及其附近的导电迹线13的长度明显不同，因此可能同时存在差分对间偏差和差分对内偏差。而在采用图5所示的插卡100的电连接器中，s3或者s4可以与其附近的导电迹线400都做成直的，因此它们的长度大致相同，即每个差分导电迹线对内的两条导电迹线的长度基本相等，且在相邻的差分导电迹线对之间进行比较时，导电迹线的长度也基本相等。因此，通过采用该插卡100的电连接器传输的信号基本上不会出现偏差。
63.综上所述，插卡100可以在第一方向y-y和第二方向x-x上具有更小的尺寸。因此，采用该插卡100的电连接器的整体更加小型化。插卡100对应用场合的要求更低，使用限制更小。而且，插卡100还可以节约加工导电迹线400和基体200所使用的原料，从而使插卡100的制造成本降低。同时，插卡100可以有效解决信号传输过程中出现的串扰、信号衰减以及
信号偏差等问题，从而确保信号传输的完整性。因此，采用该插卡100的电连接器具有良好的性能。
64.优选地，每条导电迹线400的至少85％可以是直的。更进一步地，每条导电迹线400的至少90％可以是直的。更佳地，每条导电迹线400的至少95％可以是直的。如后文将要描述的，导电迹线400的端部可能会构造为弯曲的。通过这种设置，当导电迹线400用于传输差分信号时，可以通过导电迹线400中少量的非直的部分使每对差分导电迹线对中的两条导电迹线400尽可能靠近，并且使其与相邻的两对差分导电迹线对之间具有较大的距离。这样差分信号的耦合会更好，且可以有效避免串扰，确保差分信号传输的完整性。在此情况下，导电迹线400的直的部分的长度还与导电迹线400的整体长度有关。本领域的技术人员可以根据实际情况，来选择导电迹线400的直的部分的长度。可选地，当导电迹线400用于传输其他信号时，每条导电迹线400可以是完全直的。这样可以尽可能使导电迹线400的长度得到降低，从而提高信号传输的完整性。
65.优选地，多条导电迹线400的直的部分与第一方向y-y的夹角可以在-10度到10度的范围内。相对于其他方向，这样设置可以使基体200的结构更加紧凑，从而缩减基体200的尺寸。进一步地，导电迹线400可以平行第一方向y-y。
66.优选地，第一方向y-y和第二方向x-x可以互相垂直。相较于其他角度，这样可以使基体200的结构更加紧凑。由于电连接器的应用场地通常较为狭小，这样可以更加便于安装电连接器。在电连接器需要经常进行插拔或者更换的实施例中(例如电连接器为插头电连接器)，采用该优选的插卡100的电连接器更加适用。
67.优选地，每对差分导电迹线对中的两条导电迹线400可以具有相等的长度。参见图5，差分导电迹线对s3包括的两条导电迹线400、以及差分导电迹线对s4包括的两条导电迹线400均可以具有相等的长度。结合上述描述，具有相等的长度的两条导电迹线400可以使对内偏差降至最低，从而确保采用该插卡100的电连接器传输的信号的完整性更好。当然，s3和s4也可以分别与它们各自相邻的差分导电迹线对具有相等的长度，以降低对间偏差。
68.优选地，如图5所示，可以令m＝n。m排第一导电端子310中的每一排分别对应地电连接至n排第二导电端子中的一排。每排第一导电端子310可以对应地电连接至一排第二导电端子320。举例来说，第一排第一导电端子310可以通过导电迹线400电连接至第一排第二导电端子320；第二排第一导电端子310可以通过导电迹线400电连接至第二排第二导电端子320。这种结构有利于采用层压法来制作插卡100。因此，插卡100的设计成本和制造成本都得到降低。
69.进一步地，如图5所示，沿着第一方向y-y，越靠近基体200内侧的一排第一导电端子310与越靠近基体200内侧的一排第二导电端子320电连接。越靠近基体200外侧的一排第一导电端子310与越靠近基体200外侧的一排第二导电端子320电连接。在图示实施例中，第一排第一导电端子310可以电连接至第二排第二导电端子320，而第二排第一导电端子310可以电连接至第一排第二导电端子320。这样，连接最内侧的第一导电端子310和最内侧的第二导电端子320的导电迹线具有最短的长度。因此，可以使得连接不同排导电端子的导电迹线之间的重叠长度最短。例如，s3和s4的重叠长度可以尽可能减小。因此，采用该插卡100的电连接器具有更好的抗串扰的性能。
70.优选地，多条导电迹线400可以分布在多个层上，以形成多个导电迹线层(未示
出)。导电迹线层的层数可以为2个、3个或者更多。可选地，导电迹线层的层数可以与第一导电端子310的排数或者第二导电端子320的排数相同；导电迹线层的层数可以与第一导电端子310的排数或者第二导电端子320的排数不同。优选地，如图5所示，在第一导电端子310和第二导电端子320的排数为2时，导电迹线400的层数可以为6、7、8、9或者10个。第一方向y-y和第二方向x-x可以平行于导电迹线层。优选地，参见图5，多个导电迹线层可以沿着基体200的垂向方向z-z排布。多个导电迹线层之间的间距可以相同或者不同。
71.示例性地，在基体200为印刷电路板的实施例中，可以通过将多张薄片压在一起制成印刷电路板。每张薄片可以采用聚合物基材(例如环氧树脂)。在薄片的一侧沉积金属层，然后对其进行图案化以形成导电迹线400。将多张这样的薄片堆叠，然后在高温下加压以将这些薄片融合在一起，从而可以形成基体200以及设置在基体200内的导电迹线400。通过形成多个导电迹线层，有利于降低插卡100的制造难度，优化插卡100的制造工艺。并且，还可以在导电迹线层之间设置接地的层(未显示)。这样可以减少相邻的导电迹线层上导电迹线400之间的串扰。因此，插卡100具有更好的抗串扰的性能。本领域的技术人员可以根据实际需要选择导电迹线层的层数。
72.优选地，如图5所示，通过同一条导电迹线400彼此电连接的第一导电端子310和第二导电端子320可以沿着第一方向y-y对准。这样可以使导电迹线400平行第一方向y-y，从而尽可能缩短导电迹线400的长度，进而使采用该插卡100的电连接器传输的信号的完整性更好。
73.优选地，如图5所示，多条导电迹线400中的每条都可以包括第一连接端410、第二连接端420以及中间段430。第一连接端410和第二连接端420可以相同或者不同。第一连接端410可以电连接至第一导电端子310。第二连接端420可以电连接至第二导电端子320。中间段430可以是直的。在图中所示的实施例中，第一连接端410和第二连接端420是弯曲的。在未示出的其他实施例中，第一连接端410和第二连接端420也可以是直的。示例性地，中间段430的长度可以占导电迹线400的整体长度的至少85％。优选地，中间段430的长度可以占导电迹线400的整体长度的至少90％。更加优选地，中间段430的长度可以占导电迹线400的整体长度的至少95％。通过设置第一连接端410和第二连接端420，可以使每个差分导电迹线对内的两条导电迹线的中间段430尽可能靠近，并且使其与相邻的两对差分导电迹线对的中间段430之间具有较大的距离。这样差分信号的耦合会更好，且可以有效避免串扰，从而使插卡100具有更好的性能。
74.优选地，如图3所示，n排第一导电端子310可以为金手指。也就是说，插卡100可以为金手指插卡。金手指的类型和规格可以相同或者不同，例如传输电源信号的金手指、传输控制指令信号的金手指等。m排第二导电端子320可以用于连接缆线500。缆线500的类型和规格可以相同或者不同，例如传输高速信号的缆线、传输电源信号的缆线等。缆线500的另一端可以连接至其他电路。金手指插卡的使用范围非常广泛。通过设置缆线500，可以使插卡100远距离地连接至与缆线500的另一端连接的电路。并且，结合参见图8-9，由于缆线500通常具有一定柔性，通过改变缆线500的延伸方向，可以使插卡100形成共面插卡、垂直插卡或者其他任意合适的插卡。因此，插卡100的应用场合更加宽广，实用性更高。在其他实施例中，m排第二导电端子320也可以连接针脚或者其他任意合适的壳体组件。
75.优选地，如图5所示，基体200的第二端220可以呈阶梯状。每个阶梯221上可以设置
有一排第二导电端子320。这样，不同排的第二导电端子320位于不同的平面上。当第二导电端子320连接缆线500或者其他壳体组件时，不同平面上的第二导电端子320可以具有更大的空间便于焊接等工序施展。因此，插卡100的制造工艺得到优化。
76.在插卡100采用分层法制成的实施例中，参见图6-7，可以包括交替地堆叠设置的多个介电层710和多个图案化金属层720。每两个相邻的介电层710之间设置有图案化金属层720。相邻的图案化金属层720由介电层710隔开。这些介电层710和图案化金属层720一起可以称为主体。当然，主体上也可以包括其他部件。多个图案化金属层720可以包括位于最外层的介电层710的表面上的外部图案化金属层和位于相邻介电层710之间的内部图案化金属层。内部图案化金属层可以通过导电通孔730连接至外部图案化金属层。外部图案化金属层可以形成n排第一导电端子310和m排第二导电端子320。n排第一导电端子310和m排第二导电端子320可以分别位于主体的沿着第一方向y-y的两端210和220上。形成不同排的第二导电端子320的外部图案化金属层位于不同的层上。
77.示例性地，内部图案化金属层可以包括多条导电迹线400。多条导电迹线400的两端可以分别通过导电通孔730连接至n排第一导电端子310和m排第二导电端子320。为了体现分层制成该插卡100的方案，如图6所示，用虚线将多个介电层710分隔开，而在实际的产品中，这些分割线可能是不存在的，或者不那么明显存在，如图7所示。此外，为了体现每层介电层710的表面都形成有金属层，在图6-7中采用透视画法示出了可能在该剖切面无法显示的金属层，如图6-7中虚线框示出的金属层。
78.根据本发明的再一个方面，还提供一种制造插卡的方法。该方法包括：首先，在介电层710上形成金属层；对金属层进行图案化处理，以形成图案化金属层。然后，将形成有图案化金属层的多张介电层710堆叠，并使它们结合在一起，以形成主体。位于主体的表面上的外部图案化金属层形成n排第一导电端子310和m排第二导电端子320。n排第一导电端子310和m排第二导电端子320分别位于主体的两端上。
79.优选地，形成不同排的第二导电端子320的外部图案化金属层位于不同的层上。
80.优选地，位于主体内的内部图案化金属层包括多条导电迹线400。该方法还包括：在介电层710上形成导电通孔730，以将多条导电迹线400的两端分别连接至n排第一导电端子310和m排第二导电端子320。
81.根据本发明的再一个方面，还提供一种电连接器，如图8所示。电连接器可以包括插卡100、缆线500和壳体组件600。结合图3-5和8所示，m排第二导电端子320可以连接m排缆线500，壳体组件600包围基体200的第二端220和缆线500的与第二导电端子320连接的连接端。壳体组件600可以包括保护插卡100的壳体、便于连接其他电路(例如适配电连接器)的连接锁或者其他本领域的技术人员已知的或者未来可能出现的各种类型的部件。而且通过将壳体组件600制作成不同的结构，可以形成不同类型的电连接器。图8形成了共面电连接器。将壳体组件600’设置成图9中所示l状时，可以形成直角电连接器。无论是壳体组件600还是壳体组件600’都可以采用现有技术的构造，因此本文不再进一步详述。
82.示例性地，通过设置壳体组件，具有该插卡100的电连接器可以与适配电连接器800进行电连接和分离。参见图10，插卡100和适配电连接器800分离，二者无法实现电连接。参见图11，通过壳体组件600上连接锁等部件可以与适配电连接器800接合，从而实现插卡100和适配电连接器800的可靠电连接。
83.由此，本公开已经通过上述若干实施例进行了说明，但应当理解的是，本领域技术人员根据本公开的教导还可以做出更多种的变型、修改和改进，这些变型、修改和改进均落在本发明的精神和所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。上述实施例只是用于举例和说明的目的，而非意在将本公开限制于所描述的实施例范围内。
84.可以对本文图示和描述的结构进行各种改变。例如，上文描述的插卡可以用于任意合适的电连接器，例如背板连接器、子卡连接器、堆叠连接器(stacking connector)、夹层连接器(mezzanine connector)、i/o连接器、芯片插座(chip socket)、gen z连接器等。
85.而且，尽管上文参照插头电连接器描述了很多创造性方面，但应当理解的是，本公开的方面不限于此。正如，创造性特征中的任何一个无论是单独还是与一个或多个其它创造性特征相结合，还可以用于其它类型的电连接器，诸如直角电连接器和共面电连接器等。
86.本公开的描述中，需要理解的是，方位词如“前”、“后”、“上”、“下”、“左”、“右”、“横向”、“竖向”、“垂直”、“水平”和“顶”、“底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本发明保护范围的限制；方位词“内”、“外”是指相对于各部件本身的轮廓的内外。
87.为了便于描述，在这里可以使用空间相对术语，如“在
……
之上”、“在
……
上方”、“在
……
上表面”、“上面的”等，用来描述图中所示的一个或多个部件或特征与其他部件或特征的空间位置关系。应当理解的是，空间相对术语不但包含部件在图中所描述的方位，还包括使用或操作中的不同方位。例如，如果附图中的部件被整体倒置，则部件“在其他部件或特征上方”或“在其他部件或特征之上”的将包括部件“在其他部件或构造下方”或“在其他部件或构造之下”的情况。因而，示例性术语“在
……
上方”可以包括“在
……
上方”和“在
……
下方”两种方位。此外，这些部件或特征也可以其他不同角度来定位(例如旋转90度或其他角度)，本文意在包含所有这些情况。
88.需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本技术的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”并且/或者“包括”时，其指明存在特征、步骤、操作、部件、组件并且/或者它们的组合。
89.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施方式能够以除了在这里图示或描述的那些以外的顺序实施。

技术特征：

1.一种插卡，其特征在于，包括：基体，所述基体沿着第一方向具有相对的第一端和第二端；沿着第二方向排列的n排第一导电端子，其设置于所述第一端的表面上，n≥2且为整数，所述第二方向不同于所述第一方向；沿着第二方向排列的m排第二导电端子，其设置于所述第二端的表面上，m≥2且为整数；以及多条导电迹线，其设置在所述基体内，所述n排第一导电端子通过所述多条导电迹线电连接至所述m排第二导电端子。2.根据权利要求1所述的插卡，其特征在于，所述第一方向垂直于所述第二方向。3.根据权利要求1所述的插卡，其特征在于，所述多条导电迹线中的一对或多对为用于传输差分信号的差分导电迹线对，每对差分导电迹线对中的两条导电迹线具有相等的长度。4.根据权利要求1所述的插卡，其特征在于，所述多条导电迹线中的每条都包括第一连接端、第二连接端、以及连接在所述第一连接端和所述第二连接端之间的中间段，所述第一连接端电连接至第一导电端子，所述第二连接端电连接至第二导电端子，所述中间段是直的。5.根据权利要求1所述的插卡，其特征在于，所述多条导电迹线中的每条的至少85％是直的。6.根据权利要求5所述的插卡，其特征在于，所述多条导电迹线的直的部分与所述第一方向的夹角在-10度到10度的范围内。7.根据权利要求1所述的插卡，其特征在于，所述多条导电迹线分布在多个层上以形成多个导电迹线层，所述第一方向和所述第二方向平行于所述导电迹线层。8.根据权利要求1所述的插卡，其特征在于，m＝n，所述m排第一导电端子中的每一排分别对应地电连接至所述n排第二导电端子中的一排。9.根据权利要求8所述的插卡，其特征在于，沿着所述第一方向，越靠近所述基体内侧的一排第一导电端子与越靠近所述基体内侧的一排第二导电端子电连接，且越靠近所述基体外侧的一排第一导电端子与越靠近所述基体外侧的一排第二导电端子电连接。10.根据权利要求1所述的插卡，其特征在于，通过同一条导电迹线彼此电连接的第一导电端子和第二导电端子沿着所述第一方向对准。11.根据权利要求1所述的插卡，其特征在于，所述插卡为插头插卡，所述第一端为所述插头插卡的插拔端。12.根据权利要求1所述的插卡，其特征在于，所述n排第一导电端子为金手指，所述m排第二导电端子用于连接缆线。13.根据权利要求1所述的插卡，其特征在于，所述第二端呈阶梯状，每个阶梯上设置有一排第二导电端子。14.一种插卡，其特征在于，包括主体，所述主体包括交替地堆叠设置的多个介电层和多个图案化金属层，所述多个图案化金属层包括位于最外层的介电层的表面上的外部图案化金属层和位于相邻介电层之间的内部图案化金属层，所述内部图案化金属层通过导电通孔连接至外部图案化金属层，其中，
所述外部图案化金属层形成n排第一导电端子和m排第二导电端子，所述n排第一导电端子和所述m排第二导电端子分别位于所述主体的沿着第一方向的两端上，且形成不同排的第二导电端子的外部图案化金属层位于不同的层上。15.根据权利要求14所述的插卡，其特征在于，所述内部图案化金属层包括多条导电迹线，所述多条导电迹线的两端分别通过所述导电通孔连接至所述n排第一导电端子和所述m排第二导电端子。16.根据权利要求15所述的插卡，其特征在于，所述多条导电迹线中的一对或多对为用于传输差分信号的差分导电迹线对，每对差分导电迹线对中的两条导电迹线具有相等的长度。17.根据权利要求15所述的插卡，其特征在于，所述多条导电迹线中的每条的至少85％是直的。18.根据权利要求15所述的插卡，其特征在于，通过同一条导电迹线彼此电连接的第一导电端子和第二导电端子沿着所述第一方向对准。19.根据权利要求14所述的插卡，其特征在于，m＝n，所述m排第一导电端子中的每一排分别对应地电连接至所述n排第二导电端子中的一排。20.根据权利要求19所述的插卡，其特征在于，沿着所述第一方向，越靠近所述主体内侧的一排第一导电端子与越靠近所述主体内侧的一排第二导电端子电连接，且越靠近所述主体外侧的一排第一导电端子与越靠近所述主体外侧的一排第二导电端子电连接。21.一种电连接器，其特征在于，包括：根据权利要求1-20中任一项所述的插卡；分别连接至所述m排第二导电端子的m排缆线；以及壳体组件，其包围所述基体的所述第二端和所述m排缆线的与所述m排第二导电端子连接的连接端。22.一种制造插卡的方法，其特征在于，包括：在介电层上形成金属层；对所述金属层进行图案化处理，以形成图案化金属层；并且将形成有所述图案化金属层的多张介电层堆叠，并使它们结合在一起，以形成主体，其中位于所述主体的表面上的外部图案化金属层形成n排第一导电端子和m排第二导电端子，所述n排第一导电端子和所述m排第二导电端子分别位于所述主体的两端上。23.根据权利要求22所述的方法，其特征在于，形成不同排的第二导电端子的外部图案化金属层位于不同的层上。24.根据权利要求22所述的方法，其特征在于，位于所述主体内的内部图案化金属层包括多条导电迹线，所述方法还包括：在所述介电层上形成导电通孔，以将所述多条导电迹线的两端分别连接至所述n排第一导电端子和所述m排第二导电端子。

技术总结

本发明的实施例提供一种插卡及其制造方法、以及具有该插卡的电连接器。插卡包括：基体，其沿着第一方向具有相对的第一端和第二端；沿着第二方向排列的n排第一导电端子，其设置于第一端的表面上，n≥2且为整数，第二方向不同于第一方向；沿着第二方向排列的m排第二导电端子，其设置于第二端的表面上，m≥2且为整数；以及多条导电迹线，其设置在基体内，n排第一导电端子通过多条导电迹线电连接至m排第二导电端子。该插卡可以在第一方向和第二方向上均具有更小的尺寸。采用该插卡的电连接器可以有效解决信号传输过程中出现的串扰、信号衰减以及信号偏差等问题，从而确保信号传输的完整性。整性。整性。