药液、蚀刻方法及半导体装置的制造方法与流程

药液、蚀刻方法及半导体装置的制造方法
1.相关申请的引用
2.本技术基于2021年03月23日申请的在先日本专利申请第2021-049124号的优先权的利益，并且主张其利益，其内容整体通过引用包含于本技术中。
技术领域
3.实施方式涉及药液、蚀刻方法以及半导体装置的制造方法。
4.背景说明
5.已知具备被三维地层叠的存储器单元的nand型非易失性存储器。

技术实现要素：

6.一个实施方式可提高半导体装置的成品率。
7.发明涉及的一个实施方式涉及的药液包含混酸以及作为有机胺的聚乙烯亚胺。混酸包含无机酸、氧化剂、羧酸以及水。药液中聚乙烯亚胺的浓度在0.05wt％～10wt％的范围内。
8.根据上述构成，能够提高半导体装置的成品率。
附图说明
9.图1为表示实施方式涉及的半导体装置的整体构成的一例的框图。
10.图2为表示实施方式涉及的半导体装置所具备的存储器单元阵列的电路构成的一例的电路图。
11.图3为表示实施方式涉及的半导体装置所具备的存储器单元阵列的平面布局的一例的平面图。
12.图4为表示实施方式涉及的半导体装置所具备的存储器单元阵列的存储器区域中的详细平面布局的一例的平面图。
13.图5为表示实施方式涉及的半导体装置所具备的存储器单元阵列的存储器区域中的截面结构的一例的、沿着图4的v-v线的截面图。
14.图6为表示实施方式涉及的半导体装置所具备的存储器单元阵列的存储器区域中的详细的截面结构的一例的、图5的区域vi的放大图。
15.图7为表示实施方式涉及的半导体装置中的存储器柱的截面结构的一例的、沿着图5的vii-vii线的截面图。
16.图8为表示实施方式涉及的半导体装置的制造方法的一例的流程图。
17.图9为表示实施方式涉及的半导体装置的制造过程中的截面结构的一例的截面图。
18.图10为表示实施方式涉及的半导体装置的制造过程中的截面结构的一例的截面图。
19.图11为表示实施方式涉及的半导体装置的制造过程中的截面结构的一例的截面
图。
20.图12为表示实施方式涉及的半导体装置的制造过程中的截面结构的一例的截面图。
21.图13为表示实施方式涉及的半导体装置的制造过程中的截面结构的一例的截面图。
22.图14为表示实施方式涉及的半导体装置的制造过程中的截面结构的一例的截面图。
23.图15为表示实施方式涉及的半导体装置的制造过程中的截面结构的一例的截面图。
24.图16为表示实施方式涉及的半导体装置的制造过程中的截面结构的一例的截面图。
25.图17为表示实施例的mo蚀刻处理后的存储器单元阵列的截面结构的一例的示意图。
26.图18为表示实施例的mo蚀刻处理的形状评价的结果的表。
27.图19为表示比较例的mo蚀刻处理后的存储器单元阵列的截面结构的示意图。
28.详细的说明
29.以下，对于实施方式参照附图进行说明。实施方式例示用于将发明的技术构思具体化的装置、方法。附图为示意性或概念性的图，各附图的尺寸和比率等并不一定限于与现实的尺寸和比率相同。本发明的技术构思不受构成要素的形状、结构、配置等的限定。
30.另外，在以下说明中，对于具有大致相同的功能和构成的构成要素，附上相同符号。构成参照符号的文字之后的数字通过包含相同文字的参照符号来参照，且用于区分具有同样的构成的要素彼此之间。同样地，构成参照符号的数字之后的文字通过包含相同数字的参照符号来参照，且用于区分具有同样的构成的要素彼此之间。
31.[实施方式]
[0032]
实施方式涉及的药液为用于对包含钼的层进行蚀刻的蚀刻液。实施方式涉及的药液例如，用于半导体装置1的制造工序中对形成高长宽比(aspect ratio)的结构体的包含钼的层进行蚀刻处理。以下，对于实施方式涉及的药液和实施方式涉及的半导体装置1，依次进行说明。
[0033]
[1]药液的构成
[0034]
实施方式涉及的药液包含混酸和聚乙烯亚胺(pei：polyethylenimine)。混酸包含无机酸、氧化剂、羧酸以及水。
[0035]
药液中聚乙烯亚胺的浓度在0.05wt％～10wt％的范围内。如果聚乙烯亚胺的浓度在该范围内，则具有对于钼的防蚀作用，因此发挥降低蚀刻速率的效果。聚乙烯亚胺的浓度更优选在1wt％～3wt％的范围内。
[0036]
药液中无机酸的浓度例如，在40wt％～80wt％的范围内。如果无机酸的浓度在该范围内，则具有络合作用，因此发挥蚀刻的效果。无机酸可以是选自由磷酸和硫酸所组成的组中的至少1种。
[0037]
药液中氧化剂的浓度为例如5wt％以下。如果氧化剂的浓度在该范围内，则具有氧化作用，因此发挥能够利用无机酸络合的效果。无机酸可以是选自由硝酸和过氧化氢所组
成的组中的至少1种。
[0038]
药液中羧酸的浓度例如在0.1wt％～45wt％的范围内。如果羧酸的浓度在该范围内，则具有干扰作用，因此发挥组成稳定效果。羧酸可以是选自由乙酸、乳酸、丙酸、丁酸、丙二酸和柠檬酸所组成的组中的至少1种。
[0039]
药液中的水浓度例如，在5wt％～30wt％的范围内，优选为20wt％以下。
[0040]
药液中的pei的平均分子量为100以上且1800以下。以下，将pei的重均分子量也称为“pei分子量”。优选在药液中，聚乙烯亚胺的浓度在0.15wt％～0.5wt％的范围内，且pei分子量为100以上600以下，或者聚乙烯亚胺的浓度在0.3wt％～0.5wt％的范围内，且pei分子量为100以上1800以下。此外，更优选在药液中，聚乙烯亚胺的浓度在0.3wt％～0.5wt％的范围内，且pei分子量为100以上600以下。
[0041]
实施方式涉及的药液所包含的聚乙烯亚胺例如，包含将乙烯亚胺作为重复单元的单体单元。聚乙烯亚胺可以为仅由上述单体单元形成的聚合物，也可以为包含其它单体的共聚物，也可以为它们的混合物。在聚乙烯亚胺中，由将乙烯亚胺作为重复单元的单体单元构成的部分所占的比例优选为95摩尔％以上，更优选为100摩尔％。即，在药液中作为添加剂所包含的聚乙烯亚胺最优选为仅由将乙烯亚胺作为重复单元的单体单元形成的聚合物。
[0042]
药液中是否包含聚乙烯亚胺能够由使用红外线光谱分析法(ft-ir：fourier transform infrared spectroscopy)和核磁共振(nmr：nuclear magnetic resonance)的分析来判断。此外，药液所包含的聚乙烯亚胺的重均分子量通过凝胶渗透谱(gpc：gel permeation chromatography)来求出。
[0043]
[2]半导体装置1的构成
[0044]
[2-1]半导体装置1的整体构成
[0045]
图1为表示实施方式涉及的半导体装置1的整体构成的一例的框图。半导体装置1为能够将数据非易失地存储的nand型非易失性存储器，通过外部的存储器控制器2进行控制。如图1所示那样，半导体装置1例如，具备存储器单元阵列10、指令寄存器11、地址寄存器12、定序器(sequencer)13、驱动模块14、行解码器模块15以及信号放大器模块16。
[0046]
存储器单元阵列10包含多个功能块(block)blk0～blkn(n为1以上的整数)。功能块blk为能够将数据非易失地存储的多个存储器单元的集合，例如可作为数据的删除单元来使用。此外，存储器单元阵列10设置有多个位线和多个字线。各存储器单元与例如1个位线和1个字线建立关联。对于存储器单元阵列10的详细的构成进行后述。
[0047]
指令寄存器11将半导体装置1从存储器控制器2接收的指令cmd进行保持。指令cmd包含例如使定序器13执行读取动作、写入动作、删除动作等指令。
[0048]
地址寄存器12将半导体装置1从存储器控制器2接收的地址信息add进行保持。地址信息add包含例如功能块地址bad、页地址pad和列地址cad。例如，功能块地址bad、页地址pad和列地址cad分别用于功能块blk、字线和位线的选择。
[0049]
定序器13控制半导体装置1整体的动作。例如，定序器13基于指令寄存器11所保持的指令cmd来控制驱动模块14、行解码器模块15和信号放大器模块16等，执行读取动作、写入动作、删除动作等。
[0050]
驱动模块14生成读取动作、写入动作、删除动作等所使用的电压。而且，驱动模块14基于例如地址寄存器12所保持的页地址pad，对于被选择的字线相对应的信号线施加生
成的电压。
[0051]
行解码器模块15基于地址寄存器12所保持的功能块地址bad，选择对应的存储器单元阵列10内的1个功能块blk。而且，行解码器模块15将对于例如被选择的字线相对应的信号线施加的电压并转送至被选择的功能块blk内的被选择的字线。
[0052]
信号放大器模块16在写入动作中，根据从存储器控制器2接收的写入数据dat，对于各位线施加所期望的电压。此外，信号放大器模块16在读取动作中，基于位线的电压，判定存储器单元所存储的数据，将判定结果作为读取数据dat转送至存储器控制器2。
[0053]
另外，半导体装置1和存储器控制器2可以通过它们的组合来构成1个半导体装置。作为这样的半导体装置，可举出例如sd tm
卡那样的存储器卡、ssd(固态硬盘)等。
[0054]
[2-2]存储器单元阵列10的电路构成
[0055]
图2为表示实施方式涉及的半导体装置1所具备的存储器单元阵列10的电路构成的一例的电路图。图2表示存储器单元阵列10所包含的多个功能块blk中的1个功能块blk。如图2所示那样，功能块blk包含例如5个串单元su0～su4。
[0056]
各串单元su包含与位线bl0～blm(m为1以上的整数)分别建立关联的多个nand串ns。各nand串ns包含例如存储器单元晶体管mt0～mt7、以及选择晶体管st1和st2。各存储器单元晶体管mt包含控制栅极和电荷储存层，将数据非易失地保持。选择晶体管st1和st2各自用于各种动作时的串单元su的选择。
[0057]
在各nand串ns中，存储器单元晶体管mt0～mt7被串联地连接。选择晶体管st1的漏极与建立关联的位线bl连接。选择晶体管st1的源极与串联地连接的存储器单元晶体管mt0～mt7的一端连接。选择晶体管st2的漏极与串联地连接的存储器单元晶体管mt0～mt7的另一端连接。选择晶体管st2的源极与源极线sl连接。
[0058]
在相同的功能块blk中，存储器单元晶体管mt0～mt7的控制栅极分别与字线wl0～wl7连接。串单元su0内的多个选择晶体管st1的栅极与选择栅极线sgd0连接。串单元su1内的多个选择晶体管st1的栅极与选择栅极线sgd1连接。串单元su2内的多个选择晶体管st1的栅极与选择栅极线sgd2连接。串单元su3内的多个选择晶体管st1的栅极与选择栅极线sgd3连接。串单元su4内的多个选择晶体管st1的栅极与选择栅极线sgd4连接。多个选择晶体管st2的栅极与选择栅极线sgs连接。
[0059]
在位线bl0～blm中，被分配各自不同的列地址。各位线bl通过在多个功能块blk间被分配相同的列地址的nand串ns所共有。字线wl0～wl7各自设置于各个功能块blk。源极线sl在例如多个功能块blk间被共有。
[0060]
在1个串单元su内与共同的字线wl连接的多个存储器单元晶体管mt的集合被称为例如元件单元(cell unit)cu。例如，包含各自存储1比特数据的存储器单元晶体管mt的元件单元cu的存储容量定义作为“1页数据”。根据存储器单元晶体管mt所存储的数据的比特数，元件单元cu可以具有2页数据以上的存储容量。
[0061]
另外，实施方式涉及的半导体装置1所具备的存储器单元阵列10的电路构成也可以为其它电路构成。例如，各功能块blk所包含的串单元su的个数、各nand串ns所包含的存储器单元晶体管mt以及选择晶体管st1和st2的个数可以分别设计成任意的个数。
[0062]
[2-3]存储器单元阵列10的结构
[0063]
以下，对于实施方式涉及的半导体装置1所具备的存储器单元阵列10的结构的一
例进行说明。在以下所参照的附图中，x方向对应于字线wl的拉伸方向，y方向对应于位线bl的拉伸方向，z方向对应于垂直于半导体装置1的形成所使用的半导体基板20的表面的方向。相对于平面图的阴影是为了易于观察图而附加的，附加有阴影的构成要素的原材料、特性并不一定相关。在截面图中，为了易于观察图，适当省略构成的图示。此外，各附图所示的构成被适当简化。
[0064]
(存储器单元阵列10的平面布局)图3为表示实施方式涉及的半导体装置1所具备的存储器单元阵列10的平面布局的一例的平面图。图3表示对应于存储器单元阵列10所包含的4个功能块blk0～blk3的区域。如图3所示那样，存储器单元阵列10的平面布局例如，在x方向上，被分割成存储器区域ma、以及引出区域ha1和ha2。此外，存储器单元阵列10例如，包含多个狭缝slt和多个狭缝she。
[0065]
存储器区域ma包含多个nand串ns。存储器区域ma在x方向上被引出区域ha1和ha2夹着。引出区域ha1和ha2分别用于层叠配线(字线wl以及选择栅极线sgd和sgs)与行解码器模块15之间的连接。例如，引出区域ha1和ha2分别包含选择栅极线sgs、字线wl0～wl7、和选择栅极线sgd的各自与上层的配线层(导电体层)不重叠的部分(梯层部分)。而且，在各功能块blk内，分别在选择栅极线sgs、字线wl0～wl7、和选择栅极线sgd0～sgd4的各个梯层部分上设置有多个接点。针对层叠配线的接点例如，在偶数编号的功能块blk，设置于引出区域ha1，在奇数编号的功能块blk，设置于引出区域ha2。
[0066]
多个狭缝slt分别具有沿着x方向延伸而设置的部分，在y方向上并排。各狭缝slt在x方向上横穿存储器区域ma以及引出区域ha1和ha2。此外，各狭缝slt例如，具有埋入有绝缘体、板状的接点的结构。而且，各狭缝slt将隔着该狭缝slt相邻的配线(例如，字线wl0～wl7、以及选择栅极线sgd和sgs)分割开。狭缝slt的长宽比为例如30以上。
[0067]
多个狭缝she分别具有沿着x方向拉伸而设置的部分，在y方向上并排。本例中，4个狭缝she配置于各个相邻的狭缝slt之间。各狭缝she在x方向上横穿存储器区域ma，各狭缝she的一端包含于引出区域ha1，另一端包含于引出区域ha2。此外，各狭缝she例如，具有埋入有绝缘体的结构。而且，各狭缝she将隔着该狭缝she而相邻的配线(至少，选择栅极线sgd)分割开。
[0068]
在以上所说明的存储器单元阵列10的平面布局中，通过狭缝slt划分的区域分别对应于1个功能块blk。此外，通过狭缝slt和she划分的区域分别对应于1个串单元su。而且，在存储器单元阵列10中，可以在y方向上反复配置有例如图3所示的布局。
[0069]
另外，实施方式涉及的半导体装置1所具备的存储器单元阵列10的平面布局也可以为其它布局。例如，相邻的狭缝slt之间所配置的狭缝she的数量可以设计为任意的数量。相邻的狭缝slt之间所形成的串单元su的个数可以基于相邻的狭缝slt之间所配置的狭缝she的数量来变更。
[0070]
(存储器单元阵列10的存储器区域ma中的平面布局)图4为表示实施方式涉及的半导体装置1所具备的存储器单元阵列10的存储器区域ma中的详细的平面布局的一例的平面图。图4表示包含1个功能块blk(即，串单元su0～su4)的区域。如图4所示那样，存储器单元阵列10在存储器区域ma中，包含多个存储器柱mp、多个接点cv和多个位线bl。此外，各狭缝slt包含接点li和间隔物sp。
[0071]
存储器柱mp的各自作为例如1个nand串ns起作用。多个存储器柱mp在相邻的2个狭
缝slt之间的区域，配置成例如24行的之字状。而且，例如，从纸面的上侧计数，在第5行的存储器柱mp、第10行的存储器柱mp、第15行的存储器柱mp以及第20行的存储器柱mp分别与1个狭缝she重叠。
[0072]
多个位线bl具有分别沿着y方向延伸而设置的部分，并在x方向上并排。各位线bl以在每个串单元su上，与至少1个存储器柱mp重叠的方式来配置。本例中，以2个位线bl与1个存储器柱mp重叠的方式来配置。与存储器柱mp重叠的多个位线bl中的1个位线bl与该存储器柱mp之间介由接点cv而电连接。
[0073]
例如，与狭缝she接触的存储器柱mp与位线bl之间的接点cv可以省略。换言之，与不同的2个选择栅极线sgd相接的存储器柱mp与位线bl之间的接点cv可以省略。相邻的狭缝slt间的存储器柱mp、狭缝she等的个数和配置也可以为其它构成，可以适当变更。例如，与各存储器柱mp重叠的位线bl的数量可以设计为任意的数。
[0074]
接点li为具有在x方向上延伸而设置的部分的导电体。间隔物sp为设置于接点li的侧面的绝缘体。接点li被间隔物sp夹着。接点li和、与该接点li在y方向上相邻的导电体(例如，字线wl0～wl7、以及选择栅极线sgd和sgs)之间通过间隔物sp被间隔和绝缘。
[0075]
(存储器单元阵列10的存储器区域ma中的截面结构)图5为沿着图4的v-v线的截面图，表示实施方式涉及的半导体装置1所具备的存储器单元阵列10的存储器区域ma中的截面结构的一例。如图5所示那样，存储器单元阵列10例如，进一步包含半导体基板20、导电体层21～25和绝缘体层30～34。
[0076]
具体而言，在半导体基板20上设置有绝缘体层30。虽然省略了图示，但是绝缘体层30包含例如对应于行解码器模块15、信号放大器模块16等的电路。
[0077]
在绝缘体层30上，设置有导电体层21。导电体层21形成为例如沿着xy平面扩展的板状，作为源极线sl使用。导电体层21包含例如掺杂有磷的硅。
[0078]
在导电体层21上，设置有绝缘体层31。在绝缘体层31上，设置有导电体层22。导电体层22形成为例如沿着xy平面扩展的板状，作为选择栅极线sgs使用。导电体层22包含例如钼。导电体层22包含例如99atom％以上的钼单质。
[0079]
在导电体层22上，交替地层叠有绝缘体层32和导电体层23。导电体层23形成为例如沿着xy平面扩展的板状。被层叠的多个导电体层23从半导体基板20侧依次分别作为字线wl0～wl7使用。导电体层23包含钼。导电体层23包含例如99atom％以上的钼单质。
[0080]
在最上层的导电体层23上，设置有绝缘体层33。在绝缘体层33上，设置有导电体层24。导电体层24形成为例如沿着xy平面扩展的板状，作为选择栅极线sgd使用。导电体层24包含例如钼。导电体层24包含例如99atom％以上的钼单质。
[0081]
在导电体层24上，设置有绝缘体层34。在绝缘体层34上，设置有导电体层25。导电体层25形成为例如在y方向上延伸的线状，作为位线bl使用。即，在未图示的区域中，多个导电体层25沿着x方向排列。导电体层25包含例如铜。
[0082]
各存储器柱mp沿着z方向延伸地设置，并且贯穿绝缘体层31～33和导电体层22～24。各存储器柱mp的底部与导电体层21相接。存储器柱mp与导电体层22交叉的部分作为选择晶体管st2起作用。存储器柱mp与1个导电体层23交叉的部分作为1个存储器单元晶体管mt起作用。存储器柱mp与导电体层24交叉的部分作为选择晶体管st1起作用。
[0083]
此外，各存储器柱mp包含例如，核心构件40、半导体层41、层叠膜42。核心构件40沿
着z方向延伸地设置。例如，核心构件40的上端包含在比导电体层24更上层的部分中，核心构件40的下端到达导电体层21。半导体层41覆盖核心构件40的周围。在存储器柱mp的下部，半导体层41的一部分与导电体层21接触。层叠膜42除了半导体层41与导电体层21接触的部分以外，覆盖半导体层41的侧面和底面。核心构件40例如由硅氧化物等绝缘材料构成。半导体层41包含例如硅。
[0084]
在存储器柱mp内的半导体层41上，设置有柱状的接点cv。在图示的区域中，在6个存储器柱mp中，显示与2个存储器柱mp各自对应的2个接点cv。在存储器区域ma中，没有与狭缝she重叠且没有连接接点cv的存储器柱mp，在未图示的区域连接有接点cv。
[0085]
1个导电体层25，即1个位线bl与接点cv接触。在1个导电体层25上，在通过狭缝slt和she划分的各个空间中，连接有1个接点cv。即，相邻的狭缝slt和she之间所设置的存储器柱mp与相邻的2个狭缝she之间所设置的存储器柱mp被各导电体层25电连接。
[0086]
狭缝slt具有沿着例如xz平面设置的部分，将导电体层22～24进行分割。狭缝slt内的接点li沿着狭缝slt设置。接点li的上端的一部分与绝缘体层34接触。接点li的下端与导电体层21接触。接点li作为例如源极线sl的一部分使用。间隔物sp至少设置于接点li与导电体层22～24之间。接点li与导电体层22～24之间通过间隔物sp被间隔和绝缘。
[0087]
狭缝she具有沿着例如xz平面设置的部分，至少将导电体层24进行分割。狭缝she的上端与绝缘体层34接触。狭缝she的下端与绝缘体层33接触。狭缝she包含例如硅氧化物等绝缘体。狭缝she的上端与狭缝slt的上端可以对齐，也可以不对齐。此外，狭缝she的上端与存储器柱mp的上端可以对齐，也可以不对齐。
[0088]
(存储器单元阵列10的存储器区域ma中的详细的截面结构)图6为图5的区域vi的放大图，表示实施方式涉及的半导体装置1所具备的存储器单元阵列10的存储器区域ma中的详细的截面结构的一例。具体而言，图6表示导电体层23与存储器柱mp交叉的部分中的存储器柱mp与导电体层23各自的结构。如图6所示那样，层叠膜42包含例如，隧道绝缘膜43、绝缘膜44和覆盖绝缘膜45。导电体层23包含例如，导电体50和阻挡金属51。存储器单元阵列10进一步包含功能块绝缘膜46。
[0089]
隧道绝缘膜43设置于半导体层41的侧面。绝缘膜44设置于隧道绝缘膜43的侧面。覆盖绝缘膜45设置于绝缘膜44的侧面。覆盖绝缘膜45在存储器柱mp与导电体层23交叉的部分，通过功能块绝缘膜46被分割。功能块绝缘膜46设置于导电体层23和绝缘体层32之间，以及导电体层23和绝缘膜44之间。导电体50通过功能块绝缘膜46被埋入3边被包围的空间内。导电体50与功能块绝缘膜46之间被阻挡金属51间隔开。
[0090]
作为隧道绝缘膜43，使用了硅氧化物、硅氮化物、硅酸氮化膜等绝缘材料。覆盖绝缘膜45包含例如硅氧化物。绝缘膜44包含例如硅氮化物。功能块绝缘膜46包含例如氧化铝(al2o3)。功能块绝缘膜46也作为用于将导电体50成膜的种子(seed)层来使用。导电体50包含钼(mo)。导电体50可以包含杂质。作为导电体50能够包含的杂质，可举出氧(o)、氢(h)等。阻挡金属51包含例如氮化钛(tin)。
[0091]
另外，阻挡金属51可以被省略。功能块绝缘膜46可以替换覆盖绝缘膜45，设置于存储器柱mp的侧面部分。关于导电体层22与存储器柱mp交叉的部分中的导电体层22和存储器柱mp的结构，以及导电体层24与存储器柱mp交叉的部分中的导电体层24和存储器柱mp的结构，与导电体层23与存储器柱mp交叉的部分中的导电体层23和存储器柱mp的结构同样。
[0092]
(存储器柱mp的截面结构)图7为沿着图5的vii-vii线的截面图，表示实施方式涉及的半导体装置1中的存储器柱mp的截面结构的一例。具体而言，图7表示与半导体基板20的表面平行且包含导电体层23的截面中的存储器柱mp的截面结构。如图7所示那样，在包含导电体层23的截面中，核心构件40设置于存储器柱mp的中央部。半导体层41包围核心构件40的侧面。隧道绝缘膜43包围半导体层41的侧面。绝缘膜44包围隧道绝缘膜43的侧面。功能块绝缘膜46包围绝缘膜44的侧面。阻挡金属51包围功能块绝缘膜46的侧面。导电体层23包围阻挡金属51的侧面。
[0093]
关于与半导体基板20的表面平行且包含导电体层22的截面中的导电体层22和存储器柱mp的结构，以及与半导体基板20的表面平行且包含导电体层24的截面中的导电体层24和存储器柱mp的结构的各个结构，与半导体基板20的表面平行且包含导电体层23的截面中的导电体层23和存储器柱mp的结构同样。在以上所说明的各存储器柱mp中，半导体层41作为存储器单元晶体管mt0～mt7以及选择晶体管st1和st2的沟道(电流通路)使用。绝缘膜44作为存储器单元晶体管mt的电荷储存层使用。半导体装置1通过使存储器单元晶体管mt0～mt7以及选择晶体管st1和st2打开，从而能够在位线bl与接点li之间流动通过存储器柱mp的电流。
[0094]
[3]半导体装置1的制造方法
[0095]
图8为表示实施方式涉及的半导体装置1的制造方法的一例的流程图。图9～图16分别表示实施方式涉及的半导体装置1的制造过程中的截面结构的一例的截面图，表示与图5相同的区域。以下，适当参照图8，对于实施方式涉及的半导体装置1中的、存储器单元阵列10的层叠配线的形成相关的制造工序的一例进行说明。如图8所示那样，实施方式涉及的半导体装置1的制造方法例如，依次执行步骤s10～s17的处理。
[0096]
在步骤s10的处理中，如图9所示那样，交替地层叠牺牲部件和绝缘体层。简洁地说，在半导体基板20上，形成包含与行解码器模块15等相对应的电路(未图示)的绝缘体层30。在绝缘体层30上，形成导电体层21。在导电体层21上，依次形成绝缘体层31和牺牲部件60。在牺牲部件60上，交替地形成牺牲部件61和绝缘体层32。在最上层的牺牲部件61上，依次形成绝缘体层33和牺牲部件62。在牺牲部件62上，形成绝缘体层35。另外，牺牲部件60与选择栅极线sgs建立关联。牺牲部件61与字线wl建立关联。牺牲部件62与选择栅极线sgd建立关联。牺牲部件60、61和62分别为例如氮化硅。
[0097]
在步骤s11的处理中，如图10所示那样，形成存储器孔mh。具体而言，形成与多个存储器柱mp对应的区域开口了的掩模。而且，通过使用了该掩模的各向异性的蚀刻处理，形成多个存储器孔mh。存储器孔mh分别将绝缘体层31、32、33和35、以及牺牲部件60、61和62贯通。此外，存储器孔mh的底部到达导电体层21。
[0098]
在步骤s12的处理中，如图11所示那样，形成存储器柱mp。具体而言，在多个存储器孔mh的侧面和底面依次形成覆盖绝缘膜45、绝缘膜44和隧道绝缘膜43。而且，除去存储器孔mh的底部所设置的覆盖绝缘膜45、绝缘膜44和隧道绝缘膜43的一部分，在存储器孔mh内形成半导体层41和核心构件40。然后，除去存储器孔的上部所设置的核心构件40的一部分，在除去了核心构件40的一部分的部分中形成半导体层41。由此，形成多个存储器柱mp的结构。然后，在绝缘体层35和多个存储器柱mp上，形成绝缘体层36。绝缘体层36保护存储器柱mp的上部。绝缘体层35和36包含于图5所示的绝缘体层34。
[0099]
在步骤s13的处理中，如图12所示那样，形成狭缝slt。具体而言，通过光刻等，形成与狭缝slt相对应的区域开口了的掩模。然后，通过使用该掩模进行各向异性的蚀刻，从而形成将绝缘体层31、32、33、35和36、以及牺牲部件60、61和62各自进行分割的狭缝slt。此外，狭缝slt的底部到达例如，导电体层21。另外，可以在狭缝slt的形成之后，执行形成对于狭缝slt的底部所露出的导电体层21的保护膜的处理。
[0100]
在步骤s14的处理中，如图13所示那样，除去形成牺牲部件60、61和62。具体而言，在步骤s14的处理中，执行使用了热磷酸等的湿蚀刻处理。更具体而言，通过介由狭缝slt供给热磷酸等，从而选择性地除去牺牲部件60、61和62。此外，省略了图示，但是除去各存储器柱mp中与牺牲部件60、61和62的任一者接触的部分所设置的覆盖绝缘膜45。除去了牺牲部件60、61和62的结构体通过多个存储器柱mp等被支持。
[0101]
在步骤s15的处理中，如图14所示那样，形成导电体50。具体而言，省略了图示，但是首先依次形成功能块绝缘膜46和阻挡金属51。功能块绝缘膜46的形成使用例如热cvd(chemical vapor deposition化学气相沉积)法或ald(atomic layer deposition原子层沉积)法等。而且，将导电体50(钼)埋入到除去了牺牲部件60～62的空间。钼的形成使用例如热cvd(chemical vapor deposition)法或ald(atomic layerdeposition)法等。另外，功能块绝缘膜46、阻挡金属51和导电体50各自也形成于狭缝slt的侧面部分、绝缘体层36的上表面部分。在该时刻，除去了牺牲部件60～62的空间中形成的导电体50被连续地设置，并且被电连接。
[0102]
在步骤s16的处理中，如图15所示那样，执行导电体50(钼)的蚀刻处理。具体而言，执行使用了实施方式涉及的药液的湿蚀刻处理。在步骤s16的处理中，除去狭缝slt的侧面所形成的导电体50和绝缘体层36的上表面所形成的导电体50。另外，在步骤s16的处理中，隔着狭缝slt与导电体50接触的药液，将钼大致等速地蚀刻，而并不取决于狭缝slt内的高度。此外，在步骤s16的处理中，相邻的配线层所形成的导电体50只要至少被分离即可。由此，分别形成作为选择栅极线sgs起作用的导电体层22、作为字线wl0～wl7分别起作用的多个导电体层23以及作为选择栅极线sgd起作用的导电体层24。以下，将步骤s16的处理称为“层叠配线的凹陷处理”。此外，以下，将狭缝slt的上侧中的导电体50的除去量(例如，图15所示的(1))称为“顶侧的凹陷量”，将狭缝slt的下侧中的导电体50的除去量(例如，图15所示的(2))称为“底侧的凹陷量”。
[0103]
在步骤s17的处理中，如图16所示那样，执行狭缝slt的埋入处理。具体而言，首先以覆盖狭缝slt的侧面和底面的方式形成绝缘膜(间隔物sp)。而且，除去狭缝slt的底部所设置的间隔物sp的一部分，在狭缝slt的底部，导电体层21的一部分露出。然后，在狭缝slt内形成导电体(接点li)，狭缝slt外所形成的导电体通过例如cmp(chemical mechanical polishing化学机械抛光)被除去。然后，在y方向上相邻的狭缝slt间形成与狭缝slt平行的多个槽，通过在各槽内埋入绝缘膜，从而形成将导电体层24在y方向上分割的狭缝she。
[0104]
通过以上所说明的实施方式涉及的半导体装置1的制造工序，形成存储器单元阵列10内的层叠配线结构。步骤s13～s17的一系列的处理可以被称为“替换处理”。另外，以上所说明的制造工序始终是一例，并不限定于此。例如，各制造工序之间可以插入其它处理，一部分工序可以省略或合并。例如，可以在步骤s10和s11之间，插入形成层叠配线的阶梯结构的工序。
[0105]
[4]实施方式的效果
[0106]
实施方式涉及的半导体装置的制造方法通过在层叠配线的凹陷处理中使用包含聚乙烯亚胺的药液，从而能够抑制凹陷量的顶/底差，能够改善半导体装置1的成品率。以下，对于本效果的详细情况进行说明。
[0107]
三维地层叠有存储器单元的半导体装置例如，具有交替地层叠有导电体层和绝缘体层的层叠配线结构。层叠配线的形成例如，利用使用了牺牲部件的替换处理。替换处理为在交替地层叠牺牲部件和绝缘体层之后，将牺牲部件置换为导电体的处理。简洁地说，形成将牺牲部件与绝缘体层的层叠结构进行分割的狭缝slt，介由狭缝slt选择性地除去牺牲部件。而且，介由狭缝slt，导电体被埋入至除去了牺牲部件的空间。然后，通过蚀刻处理(凹陷处理)，狭缝slt的侧面所设置的导电体被各个层叠配线分离。
[0108]
作为用作层叠配线的导电体，已知钨(w)。然而，在层叠配线使用钨的情况下，由于钨的形成时的氟气体的产生、由钨的形成导致的晶片的翘曲的发生等，可能发生器件不良。因此，作为用作层叠配线的导电体，研究了使用钼。在钼的形成时，由于如钨的形成时那样没有产生氟气体，因此抑制层叠配线的形成时的排出气体引起的器件不良的发生。进一步，钼与钨相比配线电阻小，因此使用了钼的层叠配线的使用也能够有助于半导体装置的性能提高。
[0109]
作为钼的蚀刻液(以下，称为mo蚀刻液)，已知例如，包含磷酸、硝酸、乙酸和水的混酸。然而，在混酸用于蚀刻的情况下，钼的蚀刻速率快，因此有时钼的蚀刻量产生偏差。例如，在实施方式的凹陷处理中，有时狭缝slt的顶侧的凹陷量与狭缝slt的底侧的凹陷量产生差。这样的凹陷量的顶/底差在狭缝slt的长宽比高(例如30以上)的情况下，更显著地表现出来。所谓凹陷量的顶/底差大，可能成为器件不良发生的原因。此外，混酸即使在具有相同成分的情况下，也存在根据组成比的不同，全部钼的蚀刻没有进行的情况。
[0110]
因此，实施方式涉及的药液具有在包含无机酸、氧化剂、羧酸和水的混酸中，添加有聚乙烯亚胺(pei)的构成。而且，实施方式涉及的药液调整成pei分子量为例如100以上1800以下，且添加剂浓度为0.05wt％～10wt％的范围内。使用了实施方式涉及的药液的蚀刻通过添加的pei，在保护钼的表面的情况下进行蚀刻。由此，利用实施方式涉及的药液的钼的蚀刻速率与不含pei的混酸相比也被抑制。
[0111]
其结果是实施方式涉及的半导体装置的制造方法能够在层叠配线的凹陷处理中，抑制顶/底差的发生。换句话说，实施方式涉及的药液能够抑制凹陷量的顶/底差，能够不产生被过度地蚀刻的部分，使钼在每个配线层分离。因此，实施方式涉及的药液通过用于半导体装置1的制造工序(例如步骤s16)，从而能够改善半导体装置1的成品率。
[0112]
[5]其它
[0113]
以上所说明的实施方式涉及的半导体装置1能够进行各种变形。
[0114]
实施方式涉及的半导体装置1中的存储器单元阵列10的结构可以为其它结构。例如，存储器柱mp可以具有多个柱在z方向上2根以上被连接的结构。存储器柱mp可以具有与选择栅极线sgd相对应的柱以及与字线wl相对应的柱被连接的结构。存储器柱mp和位线bl之间可以通过z方向上被连接的多个接点来连接。导电体层可以被插入至多个接点的连接部分。存储器柱mp内的半导体层41与源极线sl可以介由存储器柱mp的侧面被连接。
[0115]
在实施方式的说明中使用的附图中，例示了存储器柱mp在z方向上具有相同直径
的情况，但是并不限定于此。例如，存储器柱mp可以具有锥形形状或倒锥形形状，可以具有中间部分鼓起的形状(弓形形状)。同样地，狭缝slt和she各自可以具有锥形形状或倒锥形形状，也可以具有弓形形状。此外，存储器柱mp的截面结构并不限于圆形，可以为椭圆形，也能够设计为任意的形状。
[0116]
在实施方式中，狭缝slt和she的各自内部可以通过单一或多种绝缘体来构成。在该情况下，例如，相对于源极线sl(导电体层21)的接点设置于引出区域ha。在本说明书中，狭缝slt的位置能够基于例如接点li的位置来限定。在狭缝slt由绝缘体构成的情况下，狭缝slt的位置可以通过狭缝slt内的接缝、替换处理时，狭缝slt内所残存的材料来限定。
[0117]
在实施方式中，对于在存储器单元阵列10下设置有信号放大器模块16等电路的情况进行了说明，但是并不限定于此。例如，半导体装置1可以为在半导体基板20上形成有字线wl等层叠配线的结构，可以为设置有信号放大器模块16等的芯片(chip)与设置有存储器单元阵列10的芯片被贴合的结构。在半导体装置1具有芯片的贴合结构的情况下，相当于半导体基板20的构成可以被省略。
[0118]
在本说明书中，“连接”表示被电连接，例如并不将其间介由其它元件的情况除外。“被电连接”只要能够与被电连接的情况同样地动作，也可以介由绝缘体。“柱状”表示在半导体装置1的制造工序中形成的孔内所设置的结构体。“相同层结构”只要至少形成层的顺序相同即可。“区域”可以看作通过半导体基板20被包含的构成。例如，在规定为半导体基板20包含存储器区域ma和引出区域ha的情况下，存储器区域ma和引出区域ha与半导体基板20的上方的不同的区域分别建立关联。“高度”对应于例如计测对象的构成与半导体基板20的z方向的间隔。作为“高度”的基准，可以使用半导体基板20以外的构成。“钼”表示金属钼，包含钼单质。
[0119]
在实施方式中，示出了包含聚乙烯亚胺的药液用于三维的半导体装置的制造，但是并不限定于此。实施方式涉及的药液可以用于其它半导体装置的制造。例如，实施方式涉及的药液可以用于薄膜晶体管(tft t)等晶体管所包含的包含钼的层的蚀刻。
[0120]
说明了本发明的若干实施方式，但是这些实施方式作为例子来提示，并不旨在限定发明的范围。这些新的实施方式能够以其它各种形态来实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式、其变形包含于发明的范围、主旨内，并且包含于权利要求所记载的发明及其同等的范围内。
实施例
[0121]
以下，对于实施例进行说明。另外，本发明并不限定于以下所记载的实施例。以下，将钼选择性地蚀刻的处理称为“mo蚀刻处理”。
[0122]
[mo蚀刻处理的顶/底差评价]
[0123]
(药液的调制)实施方式涉及的药液通过将磷酸、硝酸、乙酸和pei水溶液依次混合来调制。药液的调制时的温度为例如室温(23～24℃左右)。对于磷酸、硝酸、乙酸和pei水溶液的各个溶液，可以没有特别进行加热等。药液的调制所需要的时间为从开始药液的调制起直至结束为10～20分钟左右。pei水溶液在药液的调制前得以准备。pei水溶液通过在室温下将pei添加至水中来调制。在实施例中，使用了10种药液。10种药液的各自的pei浓度分别为0.05wt％、0.15wt％、0.3wt％、0.5wt％、0.9wt％、1wt％、1.5wt％、2wt％、2.78wt％、
3wt％。
[0124]
(样品的制作)在实施例的mo蚀刻处理的形状评价中，利用了从3种试验批次ln1、ln2和ln3的各个试验批次切出的芯片。另外，试验批次ln1、ln2和ln3的各自的设计不同。具体而言，在试验批次ln1、ln2和ln3的各个晶片之间，牺牲部件和绝缘体层的层叠数等不同。然而，在试验批次ln1、ln2和ln3的各个晶片中，相对于包含牺牲部件和绝缘体层的层叠结构的结构体所形成的多个狭缝slt具有高长宽比(＞30)。因此，能够在从试验批次ln1的晶片切出的芯片、从试验批次ln2的晶片切出的芯片以及从试验批次ln3的晶片切出的芯片之间，同样地验证顶侧的凹陷量和底侧的凹陷量。
[0125]
(评价结果)在实施例的mo蚀刻处理的形状评价中，首先，每个芯片，取得包含狭缝slt的存储器单元阵列10的截面图像。存储器单元阵列10的截面图像的取得使用了sem(scanning electron microscope扫描电子显微镜)。而且，由取得的存储器单元阵列10的截面图像，确认了狭缝slt的侧面部分中的钼的顶/底差。以下，使用图17和图18，对于mo蚀刻处理的顶/底差的评价结果进行说明。
[0126]
图17为表示实施例的mo蚀刻处理后的存储器单元阵列10的截面结构的一例的示意图。图17的(1)表示在顶/底差大的情况下的存储器单元阵列10的截面结构的一例。图17的(2)表示在顶/底差小的情况下的存储器单元阵列10的截面结构的一例。以下，将图17所示的3层的导电体50从靠近顶处起依次称为50a、50b、50c。
[0127]
在图17的(1)所示的一例中，关于利用蚀刻处理的凹陷量，与导电体50c相比，导电体50b更大，与导电体50b相比，导电体a更大。这样，顶(例如导电体50a)与底(例如导电体50c)的凹陷量的差大对应于顶/底差大。在实施例中，在确认到与图17的(1)所示那样的形状接近的形状的情况下，将该样品中的形状评价结果视为“不合格”，即产生了顶/底差。
[0128]
在图17的(2)所示的一例中，关于利用蚀刻处理的凹陷量，导电体50a、50b和50c各自基本上相等。这样，顶(例如导电体50a)与底(例如导电体50c)的凹陷量的差小对应于顶/底差小。在实施例中，在确认到与图17的(2)所示那样的形状接近的形状的情况下，将该样品中的形状评价结果视为“合格”，即没有产生顶/底差。
[0129]
图18为表示实施例的mo蚀刻处理的形状评价的结果的表，表示基于批次编号、添加剂浓度以及pei分子量的组合的形状评价的结果。图18所示的评价结果基于使用图17来说明的评价基准进行判定。图18所示的“x/y”对应于评价结果。“x”表示由该样品确认的截面图像所包含的狭缝slt中顶/底差产生了的狭缝slt的数。“y”表示由该样品确认的截面图像所包含的狭缝slt的总数。
[0130]
样品编号sn1与添加剂浓度0.05wt％与pei分子量600的组合中的截面评价的结果为5/5。样品编号sn1与添加剂浓度0.05wt％与pei分子量1800的组合中的截面评价的结果为5/5。
[0131]
样品编号sn1与添加剂浓度0.15wt％与pei分子量600的组合中的截面评价的结果为1/5。样品编号sn1与添加剂浓度0.15wt％与pei分子量1800的组合中的截面评价的结果为5/5。
[0132]
样品编号sn1与添加剂浓度0.3wt％与pei分子量600的组合中的截面评价的结果为0/5。样品编号sn1与添加剂浓度0.3wt％与pei分子量1800的组合中的截面评价的结果为1/5。
[0133]
样品编号sn2与添加剂浓度0.3wt％与pei分子量600的组合中的截面评价的结果为9/54。样品编号sn2与添加剂浓度0.3wt％与pei分子量1800的组合中的截面评价的结果为4/18。
[0134]
样品编号sn2与添加剂浓度0.5wt％与pei分子量600的组合中的截面评价的结果为4/54。样品编号sn2与添加剂浓度0.5wt％与pei分子量1800的组合中的截面评价的结果为4/54。样品编号sn2与添加剂浓度0.5wt％与pei分子量10000的组合中的截面评价的结果为54/54。
[0135]
样品编号sn2与添加剂浓度0.9wt％与pei分子量1800的组合中的截面评价的结果为3/54。
[0136]
样品编号sn2与添加剂浓度1wt％与pei分子量600的组合中的截面评价的结果为0/54。
[0137]
样品编号sn2与添加剂浓度1.5wt％与pei分子量1800的组合中的截面评价的结果为3/54。
[0138]
样品编号sn2与添加剂浓度2％与pei分子量600的组合中的截面评价的结果为0/54。
[0139]
样品编号sn2与添加剂浓度2.78wt％与pei分子量10000的组合中的截面评价的结果为6/54。
[0140]
样品编号sn2与添加剂浓度3wt％与pei分子量600的组合中的截面评价的结果为0/54。样品编号sn2与添加剂浓度3wt％与pei分子量1800的组合中的截面评价的结果为9/54。
[0141]
图19为表示比较例的mo蚀刻处理后的存储器单元阵列的截面结构的示意图。在比较例中，对于从与试验批次ln1和ln2不同的试验批次ln3的晶片切出的芯片，执行使用了金属混酸的mo蚀刻处理。图19所示的“mo”表示包含钼的导电体。“ins”表示绝缘体层。“sub”表示半导体基板。在比较例中，在半导体基板sub上，交替地层叠有绝缘体层ins和牺牲部件。而且，在形成狭缝slt之后，执行替换处理，在该替换处理中执行mo蚀刻处理。
[0142]
如图19所示那样，在比较例中，在顶侧，具有钼被全部剥离的部分(mo全剥离)，在底侧，具有钼(mo)残留于狭缝slt的侧面的部分(mo残留)。这样，在比较例中，顶侧的凹陷量与底侧的凹陷量大幅不同。即，在比较例中，mo蚀刻处理中的顶/底差大。
[0143]
与此相对，使用图17和图18进行说明地那样，在添加有聚乙烯亚胺的mo蚀刻处理中，通过使用组合有规定的添加剂浓度和规定的pei分子量的药液，从而顶/底差改善了。具体而言，在添加剂浓度为0.15wt％的情况下，pei分子量600的情况下的顶/底差比pei分子量1800的情况下的顶/底差良好。在添加剂浓度为0.3wt％的情况下，pei分子量600的情况下的顶/底差比pei分子量1800的情况下的顶/底差良好。在添加剂浓度为0.5wt％的情况下，pei分子量600或1800的情况下的顶/底差比pei分子量10000的情况下的顶/底差良好。在pei分子量为600，且添加剂浓度为1以上的情况下，没有检测到顶/底差发生了的狭缝slt。此外，在添加剂浓度为0.3wt％、1、2、或3wt％，且pei分子量600的情况下，没有检测到顶/底差发生了的狭缝slt。
[0144]
即，作为mo蚀刻液，添加剂浓度(聚乙烯亚胺的浓度)优选在0.05wt％～10wt％的范围内。此外，作为mo蚀刻液，pei分子量(聚乙烯亚胺的重均分子量)优选为100以上1800以
下。进一步，作为mo蚀刻液，更优选添加剂浓度在1wt％～3wt％的范围内，且pei分子量为100以上600以下。具有用作添加剂的pei越是低分子量且高浓度，钼的蚀刻处理中的顶/底差越改善的倾向。

技术特征：

1.一种药液，其为包含混酸以及作为有机胺的聚乙烯亚胺的药液，所述混酸包含无机酸、氧化剂、羧酸以及水，所述药液中所述聚乙烯亚胺的浓度在0.05wt％～10wt％的范围内。2.根据权利要求1所述的药液，其用于包含钼的层的蚀刻。3.根据权利要求1或2所述的药液，所述无机酸的浓度在40wt％～80wt％的范围内，所述氧化剂的浓度为5wt％以下，所述羧酸的浓度在0.1wt％～45wt％的范围内，所述水的浓度为30wt％以下。4.根据权利要求1所述的药液，所述聚乙烯亚胺的重均分子量为100以上1800以下。5.根据权利要求1所述的药液，所述聚乙烯亚胺的浓度在1wt％～3wt％的范围内，且所述聚乙烯亚胺的重均分子量为100以上600以下。6.根据权利要求1所述的药液，所述无机酸为选自由磷酸和硫酸所组成的组中的至少1种。7.根据权利要求1所述的药液，所述氧化剂为选自由硝酸和过氧化氢所组成的组中的至少1种。8.根据权利要求1所述的药液，所述羧酸为选自由乙酸、乳酸、丙酸、丁酸、丙二酸和柠檬酸所组成的组中的至少1种。9.一种蚀刻方法，其为将包含钼的层进行蚀刻的方法，对所述包含钼的层的蚀刻中使用了下述药液，所述药液包含混酸和作为有机胺的聚乙烯亚胺，所述混酸含有无机酸、氧化剂、羧酸以及水，所述聚乙烯亚胺的浓度在0.05wt％～10wt％的范围内。10.根据权利要求9所述的蚀刻方法，所述药液中所述无机酸的浓度在40wt％～80wt％的范围内，所述药液中所述氧化剂的浓度为5wt％以下，所述药液中所述羧酸的浓度在0.1wt％～45wt％的范围内，所述药液中所述水的浓度为30wt％以下。11.根据权利要求9或10所述的蚀刻方法，所述药液中的所述聚乙烯亚胺的重均分子量为100以上1800以下。12.根据权利要求9所述的蚀刻方法，所述药液中所述聚乙烯亚胺的浓度在1wt％～3wt％的范围内，且所述聚乙烯亚胺的重均分子量为100以上600以下。13.根据权利要求9所述的蚀刻方法，所述无机酸为选自由磷酸和硫酸所组成的组中的至少1种。14.根据权利要求9所述的蚀刻方法，所述氧化剂为选自由硝酸和过氧化氢所组成的组中的至少1种。15.根据权利要求9所述的蚀刻方法，所述羧酸为选自由乙酸、乳酸、丙酸、丁酸、丙二酸和柠檬酸所组成的组中的至少1种。16.一种半导体装置的制造方法，其具备以下工序：形成交替地层叠有牺牲部件和绝缘体层的结构体；形成分割所述结构体的狭缝；介由所述狭缝从所述结构体除去所述牺牲部件；除去所述牺牲部件之后，通过形成导电体，从而填埋除去了所述牺牲部件的空间；以及形成所述导电体之后，对设置于所述狭缝内的导电体进行蚀刻，所述导电体包含钼，所述蚀刻中使用了下述药液，所述药液包含混酸和作为有机胺的聚乙烯亚胺，所述混酸含有无机酸、氧化剂、羧酸以及水，且所述聚乙烯亚胺的浓度在0.05wt％～10wt％的范围内。
17.根据权利要求16所述的半导体装置的制造方法，所述药液中所述无机酸的浓度在40wt％～80wt％的范围内，所述药液中所述氧化剂的浓度为5wt％以下，所述药液中所述羧酸的浓度在0.1wt％～45wt％的范围内，所述药液中所述水的浓度为30wt％以下。18.根据权利要求16或17所述的半导体装置的制造方法，所述药液中的所述聚乙烯亚胺的重均分子量为100以上1800以下。19.根据权利要求16所述的半导体装置的制造方法，所述药液中所述聚乙烯亚胺的浓度在1wt％～3wt％的范围内，且所述聚乙烯亚胺的重均分子量为100以上600以下。20.根据权利要求16所述的半导体装置的制造方法，所述无机酸为选自由磷酸和硫酸所组成的组中的至少1种。21.根据权利要求16所述的半导体装置的制造方法，所述氧化剂为选自由硝酸和过氧化氢所组成的组中的至少1种。22.根据权利要求16所述的半导体装置的制造方法，所述羧酸为选自由乙酸、乳酸、丙酸、丁酸、丙二酸和柠檬酸所组成的组中的至少1种。

技术总结

本发明涉及一种药液、蚀刻方法及半导体装置的制造方法。本实施方式的药液包含混酸和作为有机胺的聚乙烯亚胺。混酸包含无机酸、氧化剂、羧酸以及水。药液中的聚乙烯亚胺的浓度在0.05wt％～10wt％的范围内。0.05wt％～10wt％的范围内。0.05wt％～10wt％的范围内。

技术研发人员：

北川白马 小出辰彦 藤田博

受保护的技术使用者：

铠侠股份有限公司

技术研发日：

2021.07.23

技术公布日：

2022/9/26