ARM Cortex-A9 性能、功耗和面积 | |||
Cortex-A9 单核 软宏试用实现 | Cortex-A9 双核 硬宏实现 | ||
工艺 | TSMC 65Gled发光棒 | 铝合金拉丝TSMC 40G | |
优化方式 | 性能优化 | 性能优化 | 功率优化 |
标准单元库 | ARM SC12 | ARM SC12+高性能工具包 | ARM SC12+高性能工具包 |
性能(总DMIPS） | 2,075 DMIPS | 10,000 DMIPS | 4,000 DMIPS |
频率 | 830MHZ | 2000MHZ（标准） | 800MHZ (wc/ss) |
能效（DMIPS/mW） 薄页纸 | 5.2 电脑针织机 | 5.26 | 8.0 |
| 压缩木耳 目标频率下的总功率 | 0.4W | 1.9W | 0.5W |
芯片面积 | 1.5（不包括高速缓存） | 6.7（包括L1奇偶校验和所有DFT/DFM） | 4.6 (包括所有 DFT/DFM） |
Cortex-A9 | |
体系结构 | ARMv7-A Cortex |
Dhrystone 性能 | 每个内核 2.50 DMIPS/MHz |
多核 | 1-4 个内核 还提供单核版本 |
ISA 支持 | •ARM •Thumb®-2 / Thumb •Jazelle® DBX 和 RCT •DSP 扩展 •高级 SIMD NEON™ 单元（可选） •浮点单元（可选） |
内存管理 | 内存管理单元 |
调试和跟踪 | CoreSight™ DK-A9（单独提供） |
Cortex-A9 主要功能 | |
TrustZone® 技术 | 确保安全应用的可靠实现，适合从数字版权管理到电子支付等应用。获得技术和行业合作伙伴的广泛支持 |
Thumb-2技术 | 可为传统 ARM 代码提供最高性能，对于存储指令占用的内存，最多可节省 30% 的空间。 |
Jazelle RCT 和 DBX 技术 | 最多可使即时生产 (JIT) 和提前编译的字节码语言的代码大小缩小 3 倍，同时还支持 Java 指令的直接字节码执行，以便提高传统虚拟机的速度 |
优化的1级高速缓存 | |
可选的2级高速缓存控制器 | 在高频率设计或需要降低与芯片外内存访问关联的能耗的设计中，最多可对 8 MB 高速缓存内存提供低延迟、高带宽访问 | 高速公路收费系统
先进的多核技术 | |
侦测控制单元 | SCU 是 ARM 多核技术的中央智能单元，负责管理互连、仲裁、通信、高速缓存之间的传输和系统内存传输、高速缓存一致性以及支持所有多核技术的处理器的其他功能。Cortex-A9 MPCore 处理器也是首次向其他系统加速器和未经缓存的 DMA 驱动的主外设公开这些功能，以便通过共享对处理器高速缓存层次结构的访问来提高性能并降低系统范围内的能耗。这一系统一致性还可降低在各个操作系统驱动程序中维持软件一致性所涉及的软件复杂性。 |
加速器一致性端口 | SCU 上 AMBA® 3 AXI™ 兼容的辅助接口为各种系统主机提供了一个互连点，出于总体系统性能、能耗或软件简化的原因，该接口更易于直接连接 Cortex-A9 MPCore 处理器。该接口可用作标准的 AMBA 3 AXI 辅助接口，它支持所有标准读写事务，而对连接的组件没有任何其他一致性要求。不过，针对一致的内存区域的任何读事务都会与 SCU 交互，以测试所需信息是否已存储在处理器的 L1 高速缓存内。如果存储在其中，则会将其直接返回到请求组件。如果未存储在 L1 高速缓存中，则在最后转发到主内存之前还有机会存储在 L2 高速缓存中。对于针对任何一致的内存区域的写事务，在将写入数据转发到内存系统之前，SCU 会强制其保持一致性。此外，此事务还可分配到 L2 高速缓存，从而消除直接写入对芯片外内存产生的功率和性能影响。 |
通用中断控制器 | 实现标准化、基于架构的中断控制器后，GIC 可提供内容丰富、使用灵活的方式来中断处理器间通信以及路由系统中断和确定其优先次序。在软件控制下，最多支持 224 次独立中断，每次中断均可在 CPU、操作系统和 TrustZone 软件管理层之间路由的优先硬件之间分配。借助半虚拟化管理器，此路由灵活性以及支持虚拟化操作系统中断这一特性赋予了增强解决方案功能所需的其中一个主要功能。 |
先进的可选技术 | |
Cortex-A9 NEON 媒体处理引擎 (MPE) | Cortex-A9 MPE 可用于任一 Cortex-A9 处理器，并可提供一个具有 Cortex-A9 浮点单元的性能和功能以及 NEON 高级 SIMD 指令集实现的引擎，以便进一步提高媒体和信号处理功能的速度。MPE 可扩展 Cortex-A9 处理器的浮点单元 (FPU)，提供一个 quad-MAC 以及附加的 64 位和 128 位寄存器集，在每个周期 8 位、16 位和 32 位整型以及 32 位浮点数据量的基础上支持一组丰富的 SIMD 操作。 |
Cortex-A9 浮点单元 (FPU) | 在与任一 Cortex-A9 处理器一起实现时，FPU 可提供与 ARM VFPv3 体系结构兼容的高性能的单双精度浮点指令，该体系结构是与上一代 ARM 浮点协处理器兼容的软件。 |
本文发布于:2024-09-22 14:36:30，感谢您对本站的认可！
本文链接：https://www.17tex.com/tex/3/160691.html
版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系，我们将在24小时内删除。
| 留言与评论（共有 0 条评论） |
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议