双栅晶体管存储单元及存储器

1.本实用新型涉及存储技术领域，尤其涉及的是一种双栅晶体管存储单元及存储器。

背景技术：

2.铁电材料是指具有铁电效应的材料，它具备铁电性和压电性，即可以在一定的温度范围内发生自发极化，并且若在某一方向上给材料施加压力，它的内部会发生极化，在表面产生电荷。铁电存储器则是利用铁电材料的一种存储结构，可以达到非易失性存储的目的。它被广泛的应用于低压、低功耗的应用中，可以作为独立的存储器，也可以嵌入微控制器和微处理器中发挥作用。它优良的特性使其成为带电可擦可编程只读存储器(electrically erasable programmable read-only memory，eeprom)、闪存(flash)、静态随机存取存储器(static random-access memory，sram)的潜在替代品。
3.铁电存储器一般由电容和场效应晶体管构成。前期的铁电存储器每个存储单元是“双管双容”结构，现在主流的存储单元已经优化为“单管单容”结构。
4.由于三维集成技术的兴起，铁电存储器开始应用到三维集成技术中，但在集成的过程中，存储电容器的集成通常会限制缩小时的最小占地面积，这样便限制了存储单元的最小面积。
5.因此，现有技术还有待于改进和发展。

技术实现要素：

6.鉴于上述现有技术的不足，本实用新型的目的在于提供一种双栅晶体管存储单元及存储器，以解决现有铁电存储器在集成的过程中，存储电容的集成限制存储单元的最小面积的问题。
7.本实用新型的技术方案如下：
8.一种双栅晶体管存储单元，其包括：
9.第一栅极；
10.第一介电层，设置在所述第一栅极的顶面；
11.沟道层，设置在所述第一介电层的顶面；
12.源极与漏极，所述源极与所述漏极设置在所述第一介电层的顶面并位于所述沟道层两侧；其中，所述第一介电层包括铁电层，所述铁电层位于所述源极与所述漏极的底面；
13.第二介电层，设置在所述沟道层的顶面；
14.第二栅极，设置在所述第二介电层的顶面。
15.本实用新型的进一步设置，所述第一介电层还包括：绝缘层，所述绝缘层设置在所述铁电层与所述第一栅极之间，或者，所述绝缘层设置在所述铁电层远离所述第一栅极的一侧。
16.本实用新型的进一步设置，所述第一介电层的厚度为5-100纳米。
17.本实用新型的进一步设置，所述双栅晶体管存储单元还包括：字线，所述字线与所述第一栅极连接。
18.本实用新型的进一步设置，所述双栅晶体管存储单元还包括：位线,所述位线与所述源极连接。
19.本实用新型的进一步设置，所述双栅晶体管存储单元还包括：地线，所述地线与所述漏极连接。
20.本实用新型的进一步设置，所述双栅晶体管存储单元还包括读取线，所述读取线与所述第二栅极连接。
21.本实用新型的进一步设置，所述铁电层为铁电材料制成；所述绝缘层为二氧化硅材料制成。
22.一种存储器，其包括基板，以及上述所述的双栅晶体管存储单元，所述双栅晶体管存储单元阵列设置在所述基板上。
23.本实用新型的进一步设置，所述基板为硅板。
24.本实用新型所提供的一种双栅晶体管存储单元及存储器，其中，双栅晶体管存储单元包括：第一栅极；第一介电层，设置在所述第一栅极的顶面；沟道层，设置在所述第一介电层的顶面；源极与漏极，所述源极与所述漏极设置在所述第一介电层的顶面并位于所述沟道层两侧；其中，所述第一介电层包括铁电层，所述铁电层位于所述源极与所述漏极的底面；第二介电层，设置在所述沟道层的顶面；第二栅极，设置在所述第二介电层的顶面。本实用新型采用一个晶体管作为存储单元，消除了存储电容限制存储单元缩小面积的缺陷，使得铁电存储器可以很好的应用在三维集成技术中。
附图说明
25.为了更清楚的说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
26.图1是本实用新型中双栅晶体管存储单元的层结构示意图。
27.图2是本实用新型中双栅晶体管存储单元的三维结构示意图。
28.图3是本实用新型中双栅晶体管存储单元的电路原理图。
29.图4是本实用新型中存储器的结构示意图。
30.图5是本实用新型中双栅晶体管存储单元的数据读写方法的流程示意图。
31.图6是本实用新型中双栅晶体管存储单元的制备方法的流程示意图。
32.附图中各标记：100、双栅晶体管存储单元；101、第一栅极；102、第一介电层；1021、铁电层；1022、绝缘层；103、沟道层；104、源极；105、漏极；106、第二介电层；107、第二栅极；200、基板。
具体实施方式
33.本实用新型提供一种双栅晶体管存储单元及存储器，为使本实用新型的目的、技术方案及效果更加清楚、明确，以下参照附图并举实例对本实用新型进一步详细说明。应当
理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
34.在实施方式和申请专利范围中，除非文中对于冠词有特别限定，否则“一”、“一个”、“所述”和“该”也可包括复数形式。若本实用新型实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
35.应该进一步理解的是，本实用新型的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
36.本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本实用新型所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
37.另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。
38.经实用新型人研究发现，铁电存储器一般由电容和场效应晶体管构成。前期的铁电存储器每个存储单元是“双管双容”结构，现在主流的存储单元已经优化为“单管单容”结构。由于三维集成技术的兴起，铁电存储器开始应用到三维集成技术中，但在集成的过程中，存储电容器的集成通常会限制缩小时的最小占地面积，这样便限制了存储单元的最小面积。并且，传统的铁电存储器只能存储“0”、“1”两个比特位，随着大数据时代的到来以及人工智能技术的兴起，这种存储已经不能满足计算机的需求。另外，由于芯片成本很大程度上取决于掩模版的数量和存储单元的大小，现有结构的制作成本也是需要考虑的一个因素。
39.针对上述技术问题，本实用新型提供了一种双栅晶体管存储单元及存储器，采用一个晶体管作为存储单元，消除了存储电容限制存储单元缩小面积的缺陷，使得铁电存储器可以很好的应用在三维集成技术中，且采用一个晶体管作为存储单元简化了工艺流程，减少了掩模版的数量，以及减少了存储单元的大小，从而可以降低芯片成本。另外，本实用新型可以通过调整介电层中铁电层的厚度来实现多比特为信息的存储，以满足计算机的需求。
40.请同时参阅图1至图3，本实用新型提供了一种双栅晶体管存储单元的较佳实施例。
41.如图1与图2所示，本实用新型提供的一种双栅晶体管存储单元100，其包括：第一栅极101、第一介电层102、沟道层103、源极104、漏极105、第二介电层106以及第二栅极107。其中，所述第一介电层102设置在所述第一栅极101的顶面；所述沟道层103，设置在所述第
一介电层102的顶面；所述源极104与所述漏极105设置在所述第一介电层102的顶面并位于所述沟道层103两侧；所述第二介电层106，设置在所述沟道层103的顶面；所述第二栅极107，设置在所述第二介电层106的顶面。其中，所述第一介电层102包括铁电层1021，所述铁电层1021位于所述源极104与所述漏极105的底面。
42.具体地，所述铁电层1021由铁电材料制成，例如，锆钛酸铅(pzt)、钛酸铅等钙钛矿材料，或者氧化铪与氧化铝的掺杂(hao)，氧化铪与氧化锆的掺杂(hzo)，因而具有铁电性，当被施加电场时，所述铁电层1021的铁电畴会发生极化，由此完成数据的存储。那么，在写入数据时，通过向第一栅极101施加开启电压，以打开栅极管，并在所述源极104上施加电压进行数据写入，因所述铁电层1021在所述源极104的底面，所述铁电层1021受所述源极104施加的电压的作用下发生自发极化，能够将写入的数据进行存储。而在进行数据读取时，所述第一栅极101不施加电压，所述源极104不施加电压，所述第二栅极107施加电压，此时通过读取双栅晶体管的电容-电压曲线，即可确定此刻双栅晶体管存储单元100中的数据状态，根据该数据状态即可达到数据读取的目的。可见，本实用新型采用一个晶体管作为存储单元即可实现数据的存储与读取，消除了存储电容限制存储单元缩小面积的缺陷，使得铁电存储器可以很好的应用在三维技术中。另外，因双栅晶体管存储单元省去了存储电容，这样便减小了双栅晶体管存储单元的体积大小，从而可以减小存储器的体积，降低成本。
43.再者，所述第一介电层102直接与所述源极104、所述漏极105以及所述第一栅极101接触，当所述第一栅极101状态发生变化时，所述第一介电层102可以直接根据所述第一栅极101的变化而改变自己的状态。而在传统的的单管单容结构中，存储信息的电容器介电层并未与晶体管的栅极、源极以及漏极直接相连，当栅极状态变化时，该变化传输至电容器介电层需要一定的延迟时间。因此，本实用新型双栅晶体管存储单元100的读写速度要比传统单管单容结构的存储单元更快。
44.请参阅图2与图3，在一个实施例的进一步地实施方式中，所述双栅晶体管存储单元100还包括：字线a、位线b、地线d与读取线c。其中，所述字线a与所述第一栅极101连接；所述位线b与所述源极104连接；所述地线d与所述漏极105连接；所述读取线c与所述第二栅极107连接。
45.具体地，在进行数据存储时，通过所述字线a向所述第一栅极101施加开启电压，通过所述位线b向所述源极104施加电压，所述漏极105则通过所述地线d接地。在进行数据读取时，通过所述读取线c向所述第二栅极107施加电压，以读取双栅晶体管的电容-电压曲线。
46.请参阅图1，在一个实施例的进一步地实施方式中，所述第一介电层102还包括：绝缘层1022，所述绝缘层1022设置在所述铁电层1021与所述第一栅极101之间。
47.具体地，所述第一介电层102的厚度为5-100纳米，其中，所述第一介电层102的厚度由铁电层1021和绝缘层1022构成，在具体实施时，所述铁电层1021与所述绝缘层1022均为薄膜结构，所述绝缘层1022由绝缘材料制成，例如氧化铝、氧化锌、氧化铪，通过增加所述绝缘层1022可以防止漏电流过大，使得数据会更好。
48.在一些实施例中，所述绝缘层1022还可以设置在所述铁电层1021远离所述第一栅极101的一侧，即设置在所述铁电层1021上方，同样可以防止漏电流过大。
49.传统的铁电存储器只能存储“0”、“1”两个比特位，其已经不能够满足对信息存储
的需求，对于可以存储“0
”‑“
3”，甚至“0
”‑“
8”、“0
”‑“
9”的多个状态比特的存储器，即多比特位铁电存储器已逐渐成为未来趋势。所述第一介电层102包括可以进行数据存储的铁电层1021，通过调整所述铁电层1021的厚度可以实现多比特位信息的存储。其中，所述铁电层1021的厚度可以依据制造工艺薄膜质量与应用而制定。
50.多比特位铁电存储器一个存储单元的存储量是传统存储单元存储量的2-4倍，并且由于一个存储器由多个存储单元构成，则一个多比特铁电存储器的存储容量是传统铁电存储器的数倍，不仅可以缩小存储器的体积，还可以提高存储器的容量。
51.请参阅图4，在一些实施例中，本实用新型还提供了一种存储器，其包括基板200，以及上述所述的双栅晶体管存储单元100，所述双栅晶体管存储单元100阵列设置在所述基板200上。在一些实施例中，所述基板200可以是硅板。所述双栅晶体管存储单元100具体如一种双栅晶体管存储单元100的实施例所述，在此不再赘述。需要说明的是，因存储器加工温度小于400度，所以与cmos工艺兼容，具有较好的堆叠性，可以堆叠的层数至少为3层，可以很好的应用于三维集成技术中。
52.请参阅图5，在一些实施例中，本实用新型还提供了一种如上述所述的双栅晶体管存储单元的数据读写方法，其包括步骤：
53.s100、在第一栅极施加开启电压，并在所述源极施加电压进行数据写入；
54.s200、所述铁电层在所述源极施加的电压的作用下发生自发极化，并将写入的数据进行存储；
55.s300、在第二栅极施加电压，并读取双栅晶体管存储单元的电容-电压曲线；
56.s400、根据所述电容-电压曲线确定双栅晶体管存储单元的数据状态，根据双栅晶体管存储单元的数据状态进行数据读取。
57.具体地，在写入数据时，通过向第一栅极施加开启电压，以打开栅极管，并在所述源极上施加电压进行数据写入，因所述铁电层在所述源极的底面，所述铁电层受所述源极施加的电压的作用下发生自发极化，能够将写入的数据进行存储。而在进行数据读取时，所述第一栅极不施加电压，所述源极不施加电压，所述第二栅极施加电压，此时通过读取双栅晶体管的电容-电压曲线，即可确定此刻双栅晶体管存储单元中的数据状态，根据该数据状态即可达到数据读取的目的。
58.请参阅图6，在一些实施例中，本实用新型还提供一种如上述所述的双栅晶体管存储单元的制作方法，其包括步骤：
59.s1、提供一基板；
60.s2、在所述基板上制作第一栅极；
61.s3、在所述第一栅极上制作第一介电层；
62.s4、在所述第一介电层上制作沟道层；
63.s5、在所述第一介电层上制作源极与漏极；
64.s6、在所述沟道层、所述源极与所述漏极上制作第二介电层；
65.s7、在所述第二介电层上制作第二栅极。
66.具体地，所述基板为硅板，依次在所述硅板上制作第一栅极、第一介电层、沟道层、源极、漏极、第二介电层与第二栅极即可得到双栅晶体管存储单元。
67.在步骤s2中，首先需要光刻制作图案，其后沉积金属，再将多余的金属剥离即可得
到所述第一栅极。其中，金属材料可以选择钛、铂、钨、氮化钛中的一种，金属沉积设备可以采用电子束蒸镀系统、磁控溅射系统或者原子层沉积设备。
68.在步骤s3中，依次沉积绝缘材料与铁电材料，其后光刻制作图案，再刻蚀(湿法刻蚀、等离子刻蚀等)多余绝缘材料与铁电材料即可得到所述第一介电层。在另一种实现方式中，还可以先制作光刻图案，再沉积绝缘材料与铁电材料，其后将多余绝缘材料与铁电材料剥离。其中，沉积工艺中可以使用原子层沉积设备或磁控溅射仪设备。
69.在步骤s4中，首先通过光刻制作图案，其后沉积金属氧化物，再将多余的氧化物剥离即可得到沟道层。其中，金属氧化物材料可以是铟镓氧化锌、非晶掺钨氧化锌、掺氮氧化锌中的任意一种。
70.在步骤s5中，首先通过光刻制作图案，其后沉积金属，再将多余的金属剥离即可得到源极与漏极。
71.在步骤s6中，首先沉积绝缘材料，其后通过光刻制作图案，再刻蚀多余材料即可得到第二介电层。
72.在步骤s7中，首选通过光刻制作图案，其后沉积金属，再将多余的金属剥离即可得到第二栅极。
73.需要说明的是，双栅晶体管存储单元每一层结构的制备步骤中的光刻图案都需要使用一层掩模版，可见，本实用新型提供的双栅晶体管存储单元需要六块掩模版。而传统单管单容结构的存储单元包括栅极、介电层、沟道层、源极、漏极与电容，因其存储电容包括底电层、介电层与顶电层，所以需要光刻图案的次数为七次，相应地，需要使用到的掩模版为七个。可见，本实用新型提供的双栅晶体管存储单元不仅结构更加简单，制作流程也更加简单，制备过程中可以省去一个掩模版，且存储器是由多个存储单元构成的，因而本实用新型提供的双栅晶体管存储单元可以减少制备存储器的时间成本与生产成本。
74.综上所述，本实用新型所提供的一种双栅晶体管存储单元、数据读写方法、制作方法及存储器具有以下有益效果：
75.采用一个晶体管作为存储单元即可实现数据的存储与读取，消除了存储电容限制存储单元缩小面积的缺陷，使得铁电存储器可以很好的应用在三维技术中；
76.双栅晶体管存储单元省去了存储电容，这样便减小了双栅晶体管存储单元的体积大小，从而可以减小存储器的体积，降低成本；
77.双栅晶体管存储单元的读写速度要比传统单管单容结构的存储单元更快；
78.通过调整第一介电层的厚度实现多比特位信息的存储；
79.双栅晶体管存储单元不仅结构更加简单，制作流程也更加简单，制备过程中可以省去一个掩模版，且存储器是由多个存储单元构成的，因而可以减少制备存储器的时间成本与生产成本。
80.应当理解的是，本实用新型的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。

技术特征：

1.一种双栅晶体管存储单元，其特征在于，包括：第一栅极；第一介电层，设置在所述第一栅极的顶面；沟道层，设置在所述第一介电层的顶面；源极与漏极，所述源极与所述漏极设置在所述第一介电层的顶面并位于所述沟道层两侧；其中，所述第一介电层包括铁电层，所述铁电层位于所述源极与所述漏极的底面；第二介电层，设置在所述沟道层的顶面；第二栅极，设置在所述第二介电层的顶面。2.根据权利要求1所述的双栅晶体管存储单元，其特征在于，所述第一介电层还包括：绝缘层，所述绝缘层设置在所述铁电层与所述第一栅极之间，或者，所述绝缘层设置在所述铁电层远离所述第一栅极的一侧。3.根据权利要求2所述的双栅晶体管存储单元，其特征在于，所述第一介电层的厚度为5-100纳米。4.根据权利要求1所述的双栅晶体管存储单元，其特征在于，还包括：字线，所述字线与所述第一栅极连接。5.根据权利要求1所述的双栅晶体管存储单元，其特征在于，还包括：位线,所述位线与所述源极连接。6.根据权利要求1所述的双栅晶体管存储单元，其特征在于，还包括：地线，所述地线与所述漏极连接。7.根据权利要求1所述的双栅晶体管存储单元，其特征在于，还包括读取线，所述读取线与所述第二栅极连接。8.根据权利要求2所述的双栅晶体管存储单元，其特征在于，所述铁电层为铁电材料制成；所述绝缘层为二氧化硅材料制成。9.一种存储器，其特征在于，包括基板，以及权利要求1-8任一项所述的双栅晶体管存储单元，所述双栅晶体管存储单元阵列设置在所述基板上。10.根据权利要求9所述的存储器，其特征在于，所述基板为硅板。

技术总结

本实用新型公开了双栅晶体管存储单元及存储器，其中，双栅晶体管存储单元包括：第一栅极；第一介电层，设置在所述第一栅极的顶面；沟道层，设置在所述第一介电层的顶面；源极与漏极，所述源极与所述漏极设置在所述第一介电层的顶面并位于所述沟道层两侧；其中，所述第一介电层包括铁电层，所述铁电层位于所述源极与所述漏极的底面；第二介电层，设置在所述沟道层的顶面；第二栅极，设置在所述第二介电层的顶面。本实用新型采用一个晶体管作为存储单元，消除了存储电容限制存储单元缩小面积的缺陷，使得铁电存储器可以很好的应用在三维集成技术中。技术中。技术中。