灵敏放大器和半导体存储器的制作方法

1.本公开涉及但不限定于一种灵敏放大器和半导体存储器。

背景技术：

2.随着手机、平板、个人计算机等电子设备的普及，半导体存储器技术也得到了快速的发展。
3.灵敏放大器(sense amplifier简称：sa)是半导体存储器的一个重要组成部分，主要作用是将位线上的小信号进行放大，进而执行读取或者写入操作。灵敏放大器包括写入模块和放大模块，在设计阶段，需要合理设计写入模块的驱动位线和互补位线的时间，使灵敏放大器的数据翻转，实现成功写入数据。
4.然而，当灵敏放大器的工作温度变化时，仍会出现灵敏放大器的数据无法翻转情况，造成写入数据失败。

技术实现要素：

5.本公开实施例提供一种灵敏放大器，包括：
6.控制模块，其设有输入端和输出端，用于获取写入模块的温度数据，并根据温度数据对其输入端接收的第一列选择信号进行脉冲宽度调节，输出第二列选择信号；
7.写入模块，其设有控制端，其控制端与控制模块的输出端连接，其与位线和互补位线连接，其用于在第二列选择信号控制下在写入阶段根据写入数据驱动位线和互补位线的电压差；
8.放大模块，其与位线和互补位线连接，用于放大位线和互补位线的电压。
9.在一些实施例中，灵敏放大器还包括：
10.驱动模块，其与输入输出线和互补输入输出线连接，用于输出信号增强后的写入数据。
11.在一些实施例中，控制模块包括：
12.脉宽参数单元，其设有输出端，用于根据写入模块的温度数据生成脉宽调节信号；
13.脉宽调节单元，其设有输入端、输出端和控制端，其控制端连接脉宽参数单元的输出端，其输入端接收第一列选择信号，并根据脉宽调节信号对第一列选择信号进行脉冲宽度调节，输出第二列选择信号。
14.在一些实施例中，脉宽参数单元包括多个输出端，脉宽调节信号包括多个选通信号，脉宽调节单元包括：
15.多个调节子单元，每个调节子单元的输出端与选择单元的对应输入端连接，每个调节子单元用于对其输入端接收的第一列选择信号进行脉冲宽度调节；其中，每个调节子单元的脉冲宽度调节量不同；
16.选择单元，其各个控制端与对应的脉宽参数单元的输出端连接，接收对应的选通信号；用于在多个选通信号的控制下从多个调节子单元的输出信号中选择一个输出。
17.在一些实施例中，脉宽调节单元包括三个调节子单元，标记为第一调节子单元、第二调节子单元和第三调节子单元；脉宽参数单元用于：
18.当温度数据位于第一温度范围内时，输出的第一选通信号为有效值，输出的第二选通信号和第三选通信号为无效值；控制选择单元选择第一调节子单元的输出信号输出；
19.当温度数据位于第二温度范围内时，输出的第二选通信号为有效值，输出的第一选通信号和第三选通信号为无效值；控制选择单元选择第二调节子单元的输出信号输出；
20.当温度数据位于第三温度范围内时，输出的第三选通信号为有效值，输出的第一选通信号和第二选通信号为无效值；控制选择单元选择第三调节子单元的输出信号输出；
21.其中，第一温度范围的上限值小于或等于第二温度范围的下限值，第二温度范围的上限值小于或等于第三温度范围的下限值；第一调节子单元的输出信号的脉冲宽度小于第二调节子单元的输出信号的脉冲宽度，第二调节子单元的输出信号的脉冲宽度小于第三调节子单元的输出信号的脉冲宽度。
22.在一些实施例中，第一调节子单元包括：
23.第一延迟电路，其输入端接收第一列选择信号，用于对第一列选择信号进行延迟处理输出第一延迟信号；
24.第一或门，其第一输入端接收第一列选择信号，其第二输入端与第一延迟电路的输出端连接，接收第一延迟信号，并对第一延迟信号和第一列选择信号进行或运算后输出。
25.在一些实施例中，第一延迟电路包括：
26.第一缓冲器，其输入端用于接收第一列选择信号；
27.第二缓冲器，其输入端与第一缓冲器的输出端连接，其输出端输出第一延迟信号。
28.在一些实施例中，第二调节子单元包括：
29.第二延迟电路，其输入端接收第一列选择信号，用于对第一列选择信号进行延迟处理输出第二延迟信号；且第二延迟电路进行延迟处理的延迟量大于第一延迟电路进行延迟处理的延迟量；
30.第二或门，其第一输入端接收第一列选择信号，其第二输入端与第二延迟电路的输出端连接，接收第二延迟信号，并对第二延迟信号和第一列选择信号进行或运算后输出。
31.在一些实施例中，第二延迟电路包括：
32.第三缓冲器，其输入端用于接收第一列选择信号；
33.第四缓冲器，其输入端与第三缓冲器的输出端连接；
34.第五缓冲器，其输入端与第四缓冲器的输出端连接；
35.第六缓冲器，其输入端与第五缓冲器的输出端连接，其输出端输出第二延迟信号。
36.在一些实施例中，第三调节子单元包括：
37.第三延迟电路，其输入端接收第一列选择信号，用于对第一列选择信号进行延迟处理输出第三延迟信号；且第三延迟电路进行延迟处理的延迟量大于第二延迟电路进行延迟处理的延迟量；
38.第三或门，其第一输入端接收第一列选择信号，其第二输入端与第三延迟电路的输出端连接，接收第三延迟信号，并对第三延迟信号和第一列选择信号进行或运算后输出。
39.在一些实施例中，第三延迟电路包括：
40.第七缓冲器，其输入端用于接收第一列选择信号；
41.第八缓冲器，其输入端与第七缓冲器的输出端连接；
42.第九缓冲器，其输入端与第八缓冲器的输出端连接；
43.第十缓冲器，其输入端与第九缓冲器的输出端连接；
44.第十一缓冲器，其输入端与第十缓冲器的输出端连接；
45.第十二缓冲器，其输入端与第十一缓冲器的输出端连接，其输出端输出第三延迟信号。
46.在一些实施例中，脉宽参数单元包括：
47.温度传感器，其用于检测写入模块的温度数据，并根据温度数据生成温度编码数据；
48.温度译码器，其输入端与温度传感器的输出端连接，其用于根据温度编码数据生成脉宽调节信号。
49.在一些实施例中，写入模块包括：
50.第三n型晶体管，其第二端接收第一写入数据，其第一端连接位线，其栅极连接列选择线，用于接收第二列选择信号；
51.第四n型晶体管，其第二端接收第一互补写入数据，其第一端连接互补位线，其栅极连接列选择线，用于接收第二列选择信号；
52.其中，写入数据包括第一写入数据和第一互补写入数据。
53.在一些实施例中，放大模块包括：
54.第一p型晶体管，其源极连接第二p型晶体管的源极，其栅极连接第二p型晶体管的漏极，其漏极连接第一n型晶体管的漏极；
55.第二p型晶体管，其栅极连接第一p型晶体管的漏极，其漏极连接第二n型晶体管的漏极；
56.第一n型晶体管，其栅极连接互补位线，其栅极连接第二n型晶体管的漏极，其源极连接第二n型晶体管的源极；
57.第二n型晶体管，其栅极连接位线，其栅极连接第一n型晶体管的漏极。
58.在一些实施例中，驱动模块包括：
59.第一反相器，其输入端接收第一写入数据；
60.第二反相器，其输入端与第一反相器的输出端连接，其输出端输出信号增强后的第一写入数据；
61.第三反相器，其输入端接收第一互补写入数据；
62.第四反相器，其输入端与第三反相器的输出端连接，其输出端输出信号增强后的第一互补写入数据。
63.本公开一实施例提供一种半导体存储器，包括上述实施例所涉及的灵敏放大器。
64.本公开提供灵敏放大器和半导体存储器，灵敏放大器设有控制模块、写入模块以及放大模块，控制模块的输出端与写入模块的控制端连接，写入模块和放大模块均连接位线和互补位线，控制模块用于根据写入模块的温度数据调节第一列选择信号的脉冲宽度，以补偿写入模块的电压驱动能力随着温度变化而变化的情况，以使写入模块驱动位线和互补位线在预期时间达到反转点电压，保证成功写入数据，以及提升写入时间的性能参数。
附图说明
65.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
66.图1为一种灵敏放大器的电路示意图；
67.图2a为图1所示实施例提供灵敏放大器的一种工作原理图；
68.图2b为图1所示实施例提供灵敏放大器的另一种工作原理图；
69.图2c为图1所示实施例提供灵敏放大器的又一种工作原理图；
70.图3为本公开一实施例提供的灵敏放大器的电路示意图；
71.图4为本公开一实施例提供的控制模块的电路示意图；
72.图5a为本公开一实施例提供的第一调节子单元的电路示意图；
73.图5b为本公开一实施例提供的第一调节子单元的工作原理图；
74.图6a为本公开一实施例提供的第二调节子单元的电路示意图；
75.图6b为本公开一实施例提供的第二调节子单元的工作原理图；
76.图7a为本公开一实施例提供的第三调节子单元的电路示意图；
77.图7b为本公开一实施例提供的第三调节子单元的工作原理图；
78.图8为本公开另一实施例提供的控制模块的电路示意图；
79.图9a为本公开另一实施例提供的第一调节子单元的电路示意图；
80.图9b为本公开另一实施例提供的第一调节子单元的工作原理图；
81.图10a为本公开另一实施例提供的第二调节子单元的电路示意图；
82.图10b为本公开另一实施例提供的第二调节子单元的工作原理图；
83.图11a为本公开另一实施例提供的第三调节子单元的电路示意图；
84.图11b为本公开另一实施例提供的第三调节子单元的工作原理图；
85.图12a为本公开一实施例提供灵敏放大器的一种工作原理图；
86.图12b为本公开一实施例提供灵敏放大器的另一种工作原理图。
87.附图标记：
88.300、控制模块；200、写入模块；100、放大模块；400、驱动模块；320、脉宽参数单元；310、脉宽调节单元；311、第一调节子单元；312、第二调节子单元；313、第三调节子单元；314、选择单元；315、第五反相器；321、温度传感器；322、温度译码器；401、第一反相器；402、第二反相器；403、第三反相器；404、第四反相器；510、第一或门；520、第一延迟电路；530、第二或门；540、第二延迟电路；550、第三或门；560、第三延迟电路；521、第一缓冲器；522、第二缓冲器；523、第三缓冲器；524、第四缓冲器；525、第五缓冲器；526、第六缓冲器；527、第七缓冲器；528、第八缓冲器；529、第九缓冲器；531、第十缓冲器；532、第十一缓冲器；533、第十二缓冲器；610、第一与门；620、第二与门；630、第三与门。
89.通过上述附图，已示出本公开明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本公开的概念。
具体实施方式
90.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及
附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
91.如图1所示，一种灵敏放大器包括放大模块100、写入模块200和驱动模块400。驱动模块400连接输入输出线i/o和互补输入输出线i/o*，写入模块200连接输入输出线i/o和互补输入输出线i/o*，写入模块200还连接位线bl和互补位线blb，放大模块100连接位线bl和互补位线blb。
92.驱动模块400用于对写入数据进行增强处理，写入模块200在列选择信号cl0的控制下根据增强后的写入数据驱动位线bl和互补位线blb，在位线bl和互补位线blb上产生电压差，放大模块100用于对位线bl和互补位线blb上的电压差进行放大。
93.放大模块100包括第一p型晶体管p1、第二p型晶体管p2、第一n型晶体管n1以及第二n型晶体管n2。第一p型晶体管p1的漏极和第一n型晶体管n1的漏极连接后，与位线bl连接。第二p型晶体管p2的漏极和第二n型晶体管n2的漏极连接后，与互补位线blb连接。第一p型晶体管p1和第一n型晶体管n1构成一个反相器，第二p型晶体管p2和第二n型晶体管n2构成一个反相器，这两个反相器构成对偶反相器。
94.第一p型晶体管p1的源极和第二p型晶体管p2的源极连接后，作为放大模块100的第一端act。第一n型晶体管n1的源极和第二n型晶体管n2的源极连接后，作为放大模块100的第二端nlat*。放大模块100的第一端act连接第一电源端，放大模块100的第二端nlat*连接第二电源端。
95.写入模块200包括第三n型晶体管n3和第四n型晶体管n4。第三n型晶体管n3的第一端连接位线bl，第三n型晶体管n3的第二端连接输入输出线i/o。第四n型晶体管n4的第一端连接互补位线blb，第四n型晶体管n4的第二端连接互补输入输出线i/o*。
96.下面结合图2a，以存储单元存储数据为“1”，写入数据为“0”的情况，描述在向存储单元中写入数据时的工作时序：
97.在电荷共享阶段，字线上的字线信号有效，存储单元中晶体管导通，存储单元中电容与位线bl共享电荷，位线bl电压升高。
98.在感测放大阶段t2，放大模块100进一步驱动位线bl和互补位线blb，使位线bl电压达到第一电源端的电压vh，使互补位线blb电压达到第二电源端的电压vl。
99.在写入阶段t1，列选择线csel上列选择信号cl0有效，写入模块200中第三n型晶体管n3和第四n型晶体管n4导通，增强后的写入数据驱动位线bl和互补位线blb的电压，由于写入数据与存储单元中数据不同，则会使互补位线blb的电压上升，位线bl的电压下降，使位线bl和互补位线blb上的电压达到放大模块100内对偶反相器的反转点电压时(voltage of trip point，简称：vtrip)，在放大模块100内形成正反馈。
100.在恢复阶段t3，放大模块100进一步驱动位线bl和互补位线blb的电压，使互补位线blb电压达到第一电源端的电压vh，位线bl的电压为第二电源端的电压vl。存储单元中电容向位线bl放电，实现在存储单元中写入数据。
101.在写入阶段t1，列选择信号cl0的脉冲宽度会影响写入模块200驱动位线bl和互补位线blb的时间，若列选择信号cl0的脉冲宽度比较小，在写入模块200驱动位线bl和互补位线blb时间短，则会出现位线bl和互补位线blb上电压还未到反转点电压时写入模块200已
经停止驱动位线bl和互补位线blb，无法在放大模块100内形成正反馈，造成数据写入失败。若列选择信号cl0的脉冲宽度比较大，在写入模块200驱动位线bl和互补位线blb时间长，则会出现位线bl和互补位线blb上电压已经达到反转点电压时写入模块200仍在驱动位线bl和互补位线blb，损失写入时间的参数性能。
102.因此，在灵敏放大器的设计之初，会设计合理的列选择信号cl0的脉冲宽度。然而，写入模块200的电压驱动能力会随着温度变化而变化。如图2b所示，当温度降低时，也就是灵敏放大器工作在低温条件下，写入模块200的电压驱动能力变强，则会使位线bl和互补位线blb在写入模块200的驱动下提前达到反转点电压，也就是位线bl和互补位线blb到达反转点电压后，写入模块仍继续驱动位线bl和互补位线blb，损失写入时间的参数性能。如图2c所示，当温度升高时，也就是灵敏放大器工作在高温下，写入模块20的电压驱动能力变弱，则会使位线bl和互补位线blb在写入模块200的驱动下无法在预期时间达到反转点电压，在写入模块200停止驱动位线bl和互补位线blb时，位线bl和互补位线blb的电压未达到反转点电压，造成写入数据失败。
103.为解决上述问题，本公开提供一种灵敏放大器和半导体存储器，灵敏放大器包括控制模块300、写入模块200和放大模块100。控制模块300根据写入模块200的温度数据调节第一列选择信号cl1的脉冲宽度，以补偿写入模块200的电压驱动能力会随着温度变化而变化的情况，使位线bl和互补位线blb在写入模块200的驱动下在预期时间达到反转点电压，保证成功写入数据，以及提升写入时间的性能参数。
104.如图3所示，本公开一实施例提供一种灵敏放大器，包括控制模块300、写入模块200和放大模块100。控制模块300设有输入端和输出端，写入模块200设有控制端。
105.写入模块200的控制端连接控制模块300的输出端，控制模块300的输入端接收第一列选择信号cl1，控制模块300获取写入模块200的温度数据，并根据温度数据对第一列选择信号cl1进行脉冲宽度调节输出第二列选择信号cl2。写入模块200在第二列选择信号cl2控制下在写入阶段t1根据写入数据驱动位线bl和互补位线blb的电压，放大模块100放大位线bl和互补位线blb的电压差。
106.在一些实施例中，控制模块300可以直接检测写入模块200的温度数据，还可以检测放大模块100的温度数据，并将放大模块100的温度数据作为写入模块200的温度数据。
107.在一些实施例中，当写入模块200的温度数据较高时，控制模块300输出的第二列选择信号cl2的脉冲宽度比较大，补偿写入模块200的电压驱动能力变弱的情况，使写入模块200有足够时间将位线bl和互补位线blb上电压驱动至反转点电压，并保证在位线bl和互补位线blb上电压到达反转点电压时写入模块200停止驱动位线bl和互补位线blb。
108.在一些实施例中，当放大模块100的温度数据较低时，控制模块300输出的第二列选择信号cl2的脉冲宽度比较小，补偿写入模块200的电压驱动能力变强的情况。使位线bl和互补位线blb达到反转点电压后，及时控制写入模块200停止驱动位线bl和互补位线blb。保证在位线bl和互补位线blb上电压到达反转点电压时，写入模块200停止驱动位线bl和互补位线blb。
109.在上述技术方案中，灵敏放大器设有控制模块300、写入模块200以及放大模块100，控制模块300的输出端与写入模块200的控制端连接，写入模块200和放大模块100均连接位线bl和互补位线blb，控制模块300根据写入模块200的温度数据调节第一列选择信号
cl1的脉冲宽度，以补偿写入模块200的电压驱动能力随着温度变化而变化的情况，以使写入模块200驱动位线bl和互补位线blb在预期时间达到反转点电压，保证成功写入数据，以及提升写入时间的性能参数。
110.在一些实施例中，如图4所示，控制模块300包括脉宽参数单元320和脉宽调节单元310，脉宽参数单元320包括输出端，脉宽调节单元310包括输入端、输出端和控制端，脉宽调节单元310的控制端连接脉宽参数单元320的输出端。
111.脉宽参数单元320获取写入模块200的温度数据，并根据写入模块200的温度数据生成脉宽调节信号。脉宽调节单元310的输入端接收第一列选择信号cl1，脉宽调节单元310的控制端接收脉宽调节信号，脉宽调节单元310在脉宽调节信号的控制下对第一列选择信号cl1进行脉冲宽度调节输出第二列选择信号cl2。
112.在一些实施例中，当写入模块200的温度数据比较高时，脉宽调节信号控制脉宽调节单元310输出的第二列选择信号cl2的脉冲宽度比较大。当写入模块200的温度数据比较低时，脉宽调节信号控制脉宽调节单元310输出的第二列选择信号cl2的脉冲宽度比较小。
113.在上述技术方案中，控制模块300包括脉宽参数单元320和脉宽调节单元310，脉冲参数单元根据写入模块200的温度数据生成脉宽调节信号，脉宽调节单元310在脉宽调节信号的控制下对第一列选择信号cl1进行脉冲宽度调节，以补偿写入模块200的电压驱动能力随温度变化而变化的情况。
114.在一些实施例中，如图4所示，脉宽参数单元320包括温度传感器321和温度译码器322，温度传感器321设有输出端，温度译码器322设有输入端和输出端。温度传感器321的输出端与温度译码器322的输入端连接。温度传感器321检测写入模块200的温度数据，并对温度数据进行编码处理生成温度编码数据。温度译码器322根据温度编码数据生成脉宽调节信号。
115.在一些实施例中，温度译码器322对温度编码数据进行译码处理，并将译码结果与各个温度档位范围比较获得温度数据对应的档位信息，并根据温度数据的档位信息生成脉宽调节信号。
116.在一些实施例中，脉宽参数单元320包括多个输出端，脉宽调节信号包括多个选通信号，脉宽参数单元320的每个输出端输出一个选通信号。
117.在一些实施例中，脉宽调节单元310包括多个调节子单元和选择单元314，选择单元314设有多个输入端和多个控制端。每个调节子单元的输出端与选择单元314的对应输入端连接，选择单元314的各个控制端与脉宽参数单元320的对应的输出端连接。
118.每个调节子单元的输入端接收第一列选择信号cl1，并对第一列选择信号cl1进行脉冲宽度调节。其中，每个调节子单元的脉冲宽度调节量不同，使得每个调节子单元输出的信号的脉冲宽度不同。选择单元314的各个控制端接收对应的选通信号，选择单元314在多个选通信号的控制下从多个调节子单元的输出信号中选择一个输出，选择单元314输出信号控制写入模块200根据写入数据驱动位线bl和互补位线blb的电压。
119.在上述技术方案中，脉宽调节单元310设有选择单元314和多个调节子单元，每个调节子单元的输出端与选择单元314的对应的输入端连接，每个调节子单元输出的信号的脉冲宽度不同，脉宽参数单元320根据写入模块200的温度数据生成脉宽调节信号，选择单元314根据脉宽调节信号从各个调节子单元输出信号中选择一个输出，实现根据温度数据
对第一列选择信号cl1的脉冲宽度进行调节。
120.在一些实施例中，设有三个温度档位范围，标记为第一温度范围、第二温度范围以及第三温度范围。第一温度范围的上限值小于或等于第二温度范围的下限值，第二温度范围的上限值小于或等于第三温度范围的下限值。例如：第一温度范围为t≤20℃，第二温度范围为20℃＜t≤60℃，第三温度范围为t＞60℃。
121.当温度数据位于第一温度范围内时，脉宽参数单元320输出的第一选通信号为有效值，脉宽参数单元320输出的第二选通信号和第三选通信号为无效值。当温度数据位于第二温度范围内时，脉宽参数单元320输出的第二选通信号为有效值，脉宽参数单元320输出的第一选通信号和第三选通信号为无效值。当温度数据位于第三温度范围内时，脉宽参数单元320输出的第三选通信号为有效值，脉宽参数单元320输出的第一选通信号和第二选通信号为无效值。
122.在一些实施例中，如图4所示，脉宽调节单元310包括三个调节子单元，标记为第一调节子单元311、第二调节子单元312和第三调节子单元313。第一调节子单元311对第一列选择信号cl1进行脉冲宽度调节输出第三列选择信号cl3，第二调节子单元312对第一列选择信号cl1进行脉冲宽度调节输出第四列选择信号cl4，第三调节子单元313对第一列选择信号cl1进行脉冲宽度调节输出第五列选择信号cl5。
123.脉宽调节信号包括三个选通信号，第一选通信号控制第一调节子单元311输出信号输出，第二选通信号控制第二调节子单元312输出信号输出，第三选通信号控制第三调节子单元313输出信号输出。
124.在一些实施例中，第一调节子单元311的输出信号的脉冲宽度小于第二调节子单元312的输出信号的脉冲宽度，第二调节子单元312的输出信号的脉冲宽度小于第三调节子单元313的输出信号的脉冲宽度。
125.当温度数据位于第一温度范围内时，脉宽参数单元320输出的第一选通信号为有效值，脉宽参数单元320输出的第二选通信号和第三选通信号为无效值，在三个选通信号的控制下选择单元314选择第一调节子单元311的输出信号输出。
126.当温度数据位于第二温度范围内时，脉宽参数单元320输出的第二选通信号为有效值，脉宽参数单元320输出的第一选通信号和第三选通信号为无效值，在三个选通信号的控制下选择单元314选择第二调节子单元312的输出信号输出。
127.当温度数据位于第三温度范围内时，脉宽参数单元320输出的第三选通信号为有效值，脉宽参数单元320输出的第一选通信号和第二选通信号为无效值，在三个选通信号的控制下选择单元314选择第三调节子单元313的输出信号输出。
128.在上述技术方案中，脉宽参数单元320根据写入模块200的温度数据确定其输出端输出的三个选通信号是否有效，由三个选通信号控制选择单元314从三个调节子单元输出信号中选择一个输出，当写入模块200的温度数据较高时，选择第三调节子单元313的输出信号输出，当写入模块200的温度数据较低时，选择第一调节子单元311的输出信号输出，实现补偿写入模块200的电压驱动能力随温度数据变化而变化的情况。
129.在一些实施例中，如图5a所示，第一调节子单元311包括第一延迟电路520和第一或门510，第一延迟电路520设有输入端和输出端，第一或门510设有第一输入端in1、第二输入端in2以及输出端out1，第一延迟电路520的输出端与第一或门510的第二输入端in2连
接。
130.第一延迟电路520的输入端接收第一列选择信号cl1，第一延迟电路520对第一列选择信号cl1进行延迟处理输出第一延迟信号。第一或门510的第一输入端in1接收第一列选择信号cl1，第一或门510的第二输入端in2接收第一延迟信号，第一或门510对第一延迟信号和第一列选择信号cl1进行或运算后，经由输出端out1输出第三列选择信号cl3。
131.在一些实施例中，如图5a所示，第一延迟电路520包括第一缓冲器521和第二缓冲器522，第一缓冲器521的输入端作为第一延迟电路520的输入端，第一缓冲器521的输出端与第二缓冲器522的输入端连接。第一缓冲器521的输入端接收第一列选择信号cl1，第一列选择信号cl1经过两个缓冲器进行信号增强后输出，所输出的第一延迟信号和第一列选择信号cl1均低电平脉冲信号或者均为高电平脉冲信号，第一延迟信号的脉冲宽度与第一列选择信号cl1的脉冲宽度相同，但第一延迟信号的下降沿时刻晚于第一列选择信号cl1的下降沿时刻，或者，第一延迟信号的上升沿时刻晚于第一列选择信号cl1的上升沿时刻。
132.第一列选信号为高电平脉冲信号。如图5b所示，第一或门510的第一输入端in1接收第一列选择信号cl1，第一或门510的第二输入端in2接收第一延迟信号，第一延迟信号的上升沿时刻和第一列选择信号cl1的上升沿时刻之间时间差
△
τ1。第一或门510进行或运算后，经由输出端out1输出第三列选择信号cl3，第三列选择信号cl3仍为高电平脉冲信号，且第三列选择信号cl3的脉冲宽度大于第一列选择信号cl1的脉冲宽度，脉冲宽度的增加量为
△
τ1。
133.在一些实施例中，如图6a所示，第二调节子单元312包括第二延迟电路540和第二或门530，第二延迟电路540设有输入端和输出端，第二或门530设有第一输入端in3、第二输入端in4以及输出端out2，第二或门530的第二输入端in4与第二延迟电路540的输出端连接。
134.第二延迟电路540的输入端接收第一列选择信号cl1，第二延迟电路540对第一列选择信号cl1进行延迟处理输出第二延迟信号。且第二延迟电路540进行延迟处理的延迟量大于第一延迟电路520进行延迟处理的延迟量。也就是，当第一延迟信号为高电平脉冲信号时，第一延迟信号的上升沿时刻和第一列选择信号cl1的上升沿时刻之间时间差
△
τ1，小于第二延迟信号的上升沿时刻和第一列选择信号cl1的上升沿时刻之间时间差
△
τ2。
135.第二或门530的第一输入端in3接收第一列选择信号cl1，第二或门530的第二输入端in4接收第二延迟信号，第二或门530对第二延迟信号和第一列选择信号cl1进行或运算后，经由输出端out2输出第四列选择信号cl4。
136.在一些实施例中，如图6a所示，第二延迟电路540包括第三缓冲器523、第四缓冲器524、第五缓冲器525以及第六缓冲器526。第四缓冲器524的输入端与第三缓冲器523的输出端连接，第五缓冲器525的输入端与第四缓冲器524的输出端连接，第六缓冲器526的输入端与第五缓冲器525的输出端连接。第三缓冲器523的输入端接收第一列选择信号cl1，第一列选择信号cl1经过四个缓冲器进行信号增强后输出，相较于第一延迟信号相对于第一列选择信号cl1的延迟量，所输出的第二延迟信号相对于第一列选择信号cl1的延迟量更大。
137.第一列选信号为高电平脉冲信号。如图6b所示，第二或门530的第一输入端in3接收第一列选择信号cl1，第二或门530的第二输入端in4接收第二延迟信号，第二延迟信号的上升沿时刻和第一列选择信号cl1的上升沿时刻之间时间差
△
τ2。第二或门530对第二延迟
信号和第一列选择信号cl1进行或运算后，经由输出端out2输出第四列选择信号cl4。第四列选择信号cl4仍为高电平脉冲信号，且第四列选择信号cl4的脉冲宽度大于第一列选择信号cl1的脉冲宽度，脉冲宽度的增加量为
△
τ2，第四列选择信号cl4的脉冲宽度大于第三列选择信号cl3的脉冲宽度。
138.在一些实施例中，如图7a所示，第三调节子单元313包括第三延迟电路560和第三或门550，第三延迟电路560包括输入端和输出端，第三或门550设有第一输入端in5、第二输入端in6和输出端out3。第三或门550的第二输入端in6与第三延迟电路560的输出端连接。第三延迟电路560的输入端接收第一列选择信号cl1，第三延迟电路560对第一列选择信号cl1进行延迟处理输出第三延迟信号，且第三延迟电路560进行延迟处理的延迟量大于第二延迟电路540进行延迟处理的延迟量。
139.也就是，当第二延迟信号为高电平脉冲信号时，第二延迟信号的上升沿时刻和第一列选择信号cl1的上升沿时刻之间时间差
△
τ2，小于第三延迟信号的上升沿时刻和第一列选择信号cl1的上升沿时刻之间时间差
△
τ3。
140.第三或门550的第一输入端in5接收第一列选择信号cl1，第三或门550的第二输入端in6接收第三延迟信号，第三或门550对第三延迟信号和第一列选择信号cl1进行或运算后，经由输出端out3输出第五列选择信号cl5。
141.在一些实施例中，如图7a所示，第三延迟电路560包括第七缓冲器527、第八缓冲器528、第九缓冲器529、第十缓冲器531、第十一缓冲器532以及第十二缓冲器533。第八缓冲器528的输入端与第七缓冲器527的输出端连接，第九缓冲器529的输入端与第八缓冲器528的输出端连接，第十缓冲器531的输入端与第九缓冲器529的输出端连接，第十一缓冲器532的输入端与第十缓冲器531的输出端连接，第十二缓冲器533的输入端与第十一缓冲器532的输出端连接。
142.第七缓冲器527的输入端接收第一列选择信号cl1，第一列选择信号cl1经过六个缓冲器进行信号增强后输出，相较于第二延迟信号相对于第一列选择信号cl1的延迟量，所输出的第三延迟信号相对于第一列选择信号cl1的延迟量更大。
143.第一列选择信号cl1为高电平脉冲信号。如图7b所示，第三或门550的第一输入端in5接收第一列选择信号cl1，第三或门550的第二输入端in6接收第三延迟信号，第三延迟信号的上升沿时刻和第一列选择信号cl1的上升沿时刻之间时间差
△
τ3。第三或门550对第一列选择信号cl1和第三延迟信号进行或运算后，经由输出端out3输出第五列选择信号cl5，第五列选择信号cl5仍为高电平脉冲信号，且第五列选择信号cl5的脉冲宽度大于第一列选择信号cl1的脉冲宽度，脉冲宽度的增加量为
△
τ3，第五列选择信号cl5的脉冲宽度大于第四列选择信号cl4的脉冲宽度。
144.在一些实施例中，如图8所示，控制模块300还包括第五反相器315，第五反相器315的输入端与选择单元314的输出端连接，选择单元314输出的第二列选择信号cl2进行非运算后输出，第五反相器315的输出信号用于控制写入模块200根据写入数据驱动位线bl和互补位线blb。
145.在一些实施例中，如图9a所示，第一调节子单元311包括第一延迟电路520和第一与门610，第一与门610设有第一输入端r1、第二输入端r2以及输出端o1，第一延迟电路520的输出端与第一与门610的第二输入端r2连接。第一与门610的第一输入端r1接收第一列选
择信号cl1，第一与门610的第二输入端r2接收第一延迟信号，第一与门610对第一延迟信号和第一列选择信号cl1进行与运算后，经由输出端o1输出第三列选择信号cl3。
146.第一列选择信号cl1为低电平脉冲信号，第一列选择信号cl1经过第一延迟电路520进行延迟处理后，输出的第一延迟信号仍为低电平脉冲信号，且第一延迟信号的下降沿时刻晚于第一列选择信号cl1的下降沿时刻。如图9b所示，第一与门610的第一输入端r1接收第一列选择信号cl1，第一与门610的第二输入端r2接收第一延迟信号，第一与门610对第一列选择信号cl1和第一延迟信号进行与运算后输出第三列选择信号cl3，第三列选择信号cl3仍为低电平脉冲信号，且第三列选择信号cl3的脉冲宽度大于第一列选择信号cl1的脉冲宽度，脉冲宽度的增加量为第一延迟信号的下降沿时刻和第一列选择信号cl1的下降沿时刻之间时间差
△
τ4。当选择单元314选择第三列选择信号cl3输出后，由第五反相器315对选择单元314输出信号进行非运算，输出高电平脉冲信号。
147.在一些实施例中，如图10a所示，第二调节子单元312包括第二延迟电路540和第二与门620，第二与门620设有第一输入端r3、第二输入端r4以及输出端o2，第二延迟电路540的输出端与第二与门620的第二输入端r4连接。第二与门620的第一输入端r3接收第一列选择信号cl1，第二与门620的第二输入端r4接收第二延迟信号，第二与门620对第二延迟信号和第一列选择信号cl1进行与运算后，经由输出端o2输出第四列选择信号cl4。
148.第一列选择信号cl1为低电平脉冲信号，第一列选择信号cl1经过第二延迟电路520进行延迟处理后，输出的第二延迟信号仍为低电平脉冲信号，且第二延迟信号的下降沿时刻晚于第一列选择信号cl1的下降沿时刻。且第一延迟信号的下降沿时刻和第一列选择信号cl1的下降沿时刻之间时间差
△
τ4，小于第二延迟信号的下降沿时刻和第一列选择信号cl1的下降沿时刻之间时间差
△
τ5。
149.如图10b所示，第二与门620的第一输入端接收第一列选择信号cl1，第二与门620的第二输入端接收第二延迟信号。第二与门620对第二延迟信号和第一列选择信号cl1进行与运算后输出第四列选择信号cl4，第四列选择信号cl4仍为低电平脉冲信号，且第四列选择信号cl4的脉冲宽度大于第一列选择信号cl1的脉冲宽度，脉冲宽度的增加量为第二延迟信号的下降沿时刻和第一列选择信号cl1的下降沿时刻之间时间差
△
τ5。当选择单元314选择第四列选择信号cl4输出后，由第五反相器315对选择单元314输出信号进行非运算，输出高电平脉冲信号。
150.在一些实施例中，如图11a所示，第三调节子单元313包括第三延迟电路560和第三与门630，第三与门630设有第一输入端r5、第二输入端r6以及输出端o3，第三延迟电路560的输出端与第三与门630的第二输入端r6连接。第三与门630的第一输入端r5接收第一列选择信号cl1，第三与门630的第二输入端r6接收第三延迟信号，第三与门630对第三延迟信号和第一列选择信号cl1进行与运算后，经由输出端o3输出第五列选择信号cl5。
151.第一列选择信号cl1为低电平脉冲信号，第一列选择信号cl1经过第一延迟电路520进行延迟处理后，输出的第一延迟信号仍为低电平脉冲信号，且第一延迟信号的下降沿时刻晚于第一列选择信号cl1的下降沿时刻。且第二延迟信号的下降沿时刻和第一列选择信号cl1的下降沿时刻之间时间差
△
τ5，小于第三延迟信号的下降沿时刻和第一列选择信号cl1的下降沿时刻之间时间差
△
τ6。
152.如图11b所示，第三与门630的第一输入端r5接收第一列选择信号cl1，第三与门
630的第二输入端r6接收第三延迟信号。第三与门630对第三延迟信号和第一列选择信号cl1进行与运算后输出第五列选择信号cl5，第五列选择信号cl5仍为低电平脉冲信号，且第五列选择信号cl5的脉冲宽度大于第一列选择信号cl1的脉冲宽度，脉冲宽度的增加量为第三延迟信号的下降沿时刻和第一列选择信号cl1的下降沿时刻之间时间差
△
τ6。当选择单元314选择第五列选择信号cl5输出后，由第五反相器315对选择单元314输出信号进行非运算，输出高电平脉冲信号。
153.在一些实施例中，继续参考图3，灵敏放大器还包括驱动模块400。驱动模块400包括输入端和输出端，写入模块200与输入输出线i/o和互补输入输出线i/o*连接，驱动模块400的输出端与输入输出线i/o和互补输入输出线i/o*连接，驱动模块400输入端接收写入数据，驱动模块400输出信号增强后的写入数据，写入模块200从输入输出线i/o和互补输入输出线i/o*上接收信号增强后的写入数据，并在第二列选择信号cl2的控制下根据信号增强后的写入数据驱动位线bl和互补位线blb。
154.在一些实施例中，写入模块200的控制端连接列选择线csel，控制模块300的输出端连接列选择线csel，控制模块300通过列选择线csel将第二列选择信号cl2传输至写入模块的控制端。
155.在一些实施例中，继续参考图3，放大模块100包括第一p型晶体管p1、第二p型晶体管p2、第一n型晶体管n1以及第二n型晶体管n2。放大模块100内晶体管中连接关系已经在图1中描述，此处不再赘述。
156.在一些实施例中，写入数据包括第一写入数据d和第一互补写入数据d*，写入模块200包括第三n型晶体管n3和第四n型晶体管n4，第三n型晶体管n3的第二端接收第一写入数据d，第三n型晶体管n3的第一端连接位线bl，第三n型晶体管n3的栅极作为写入模块200的控制端，接收第二列选择信号cl2。第四n型晶体管n4的第二端接收第一互补写入数据d*，第四n型晶体管n4的第一端连接互补位线blb，第四n型晶体管n4的栅极作为写入模块200的控制端，接收第二列选择信号cl2。
157.在一些实施例中，当第三n型晶体管n3和第四n型晶体管n4的第一端为漏极时，第三n型晶体管n3和第四n型晶体管n4的第二端为源极。当第三n型晶体管n3和第四n型晶体管n4的第一端为源极时，第三n型晶体管n3和第四n型晶体管n4的第二端为漏极。
158.在一些实施例中，继续参考图3，驱动模块400包括第一反相器401、第二反相器402、第三反相器403以及第四反相器404。第一反相器401的输出端与第二反相器402的输入端连接，第三反相器403的输出端与第四反相器404的输入端连接。
159.第一反相器401的输入端接收第一写入数据d，第一写入数据d经过两次非运算后，电位不变，信号增强。第三反相器403的输入端接收第一互补写入数据d*，第一互补写入数据d*经过两次非运算后，电位不变，信号增强。
160.在一些实施例中，当第一列选择信号cl1为低电平脉冲信号，脉宽调节单元310设有第五反相器315，以将选择单元314输出的低电平脉冲信号进行非运算后输出到列选择线csel上。当第一列选择信号cl1为高电平脉冲信号，脉宽调节单元310无需设置第五反相器315，选择单元314输出高电平脉冲信号到列选择线csel上。
161.下面以存储单元存储数据为“1”，写入数据为“0”的情况，描述在向存储单元中写入数据时的工作时序：
162.在电荷共享阶段，列选择线csel字线上的第二列选择信号cl2为低电平，第三n型晶体管n3和第四n型晶体管n4截止。且放大模块100的第一端act与第一电源端断开，放大模块100的第二端nlat*与第二电源端断开。字线信号有效，存储单元中晶体管导通，存储单元中电容与位线bl共享电荷，位线bl的电压升高。
163.在感测放大阶段t2，列选择线csel字线上的第二列选择信号cl2为低电平，第三n型晶体管n3和第四n型晶体管n4截止。且放大模块100的第一端接通第一电源端act，放大模块100的第二端接通第二电源端nlat*，放大模块100进一步驱动位线bl和互补位线blb上的电压，在位线bl和互补位线blb上形成更大的电压差。
164.在写入阶段t1，列选择线csel上第二列选择信号cl2为高电平，第三n型晶体管n3和第四n型晶体管n4导通，增强后的第一写入数据d和第一互补写入数据d*通过第三n型晶体管n3和第四n型晶体管n4驱动位线bl和互补位线blb的电压。
165.由于写入数据与存储单元中数据不同，则会使互补位线blb的电压上升，位线bl的电压下降，使位线bl和互补位线blb上的电压达到放大模块100内对偶反相器的反转点电压。在位线bl和互补位线blb达到反转点电压后，在放大模块100内形成正反馈，放大模块100再进一步驱动位线bl和互补位线blb的电压，使互补位线blb电压达到第一电源端的电压vh，位线bl的电压为第二电源端的电压vl。
166.如图12a所示，当放大模块100的温度数据较低时，选择单元314选择从多个调节子单元中选择脉冲宽度较小的输出信号输出，也就是第三n型晶体管n3和第四n晶体管导通时间变短，以补偿由于温度数据较低引起第三n型晶体管n3和第四n型晶体管n4的电压驱动能力变强的情况，使增强后的第一写入数据d和第一互补写入数据d*在驱动位线bl和互补位线blb达到反转点电压时，及时关闭第三n型晶体管n3和第四n型晶体管n4，提升写入时间的性能参数。
167.如图12b所示，当放大模块100的温度数据较高时，选择单元314选择从多个调节子单元中选择脉冲宽度较大的输出信号输出，也就是第三n型晶体管n3和第四n型晶体管n4导通时间变长，以补偿由于温度数据较高引起第三n型晶体管n3和第四n型晶体管n4的电压驱动能力变弱的情况，使增强后的第一写入数据d和第一互补写入数据d*有足够时间驱动位线bl和互补位线blb达到反转点电压，在第三n型晶体管n3和第四n型晶体管n4管关闭时，位线bl和互补位线blb达到反转点电压，保证数据成功写入存储单元。
168.在恢复阶段t3，列选择线csel上第二列选择信号cl2为低电平，第三n型晶体管n3和第四n型晶体管n4截止，放大模块100的第一端接通第一电源端，放大模块100的第二端接通第二电源端，放大模块100进一步驱动位线bl和互补位线blb的电压，使互补位线blb电压达到第一电源端的电压vh，位线bl的电压为第二电源端的电压vl。存储单元向位线bl放电，实现在存储单元中写入数据。
169.在上述技术方案中，灵敏放大器设有控制模块300、写入模块200以及放大模块100，控制模块300的输出端与写入模块200的控制端连接，写入模块200和放大模块100均连接位线bl和互补位线blb，控制模块300根据写入模块200的温度数据调节第一列选择信号cl1的脉冲宽度，以补偿写入模块200的电压驱动能力随着温度变化而变化的情况，以使写入模块200驱动位线bl和互补位线blb在预期时间达到反转点电压，保证成功写入数据，以及提升写入时间的性能参数。
170.本公开一实施例提供一种半导体存储器，包括上述实施例所涉及的灵敏放大器。
171.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求书指出。
172.应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求书来限制。

技术特征：

1.一种灵敏放大器，其特征在于，包括：控制模块，其设有输入端和输出端，用于获取写入模块的温度数据，并根据所述温度数据对其输入端接收的第一列选择信号进行脉冲宽度调节，输出第二列选择信号；写入模块，其设有控制端，其控制端与所述控制模块的输出端连接，其与位线和互补位线连接，其用于在所述第二列选择信号控制下在写入阶段根据写入数据驱动所述位线和所述互补位线的电压；放大模块，其与所述位线和所述互补位线连接，用于放大所述位线和所述互补位线的电压差。2.根据权利要求1所述的灵敏放大器，其特征在于，所述灵敏放大器还包括：驱动模块，其与输入输出线和互补输入输出线连接，用于输出信号增强后的写入数据。3.根据权利要求1或2所述的灵敏放大器，其特征在于，所述控制模块包括：脉宽参数单元，其设有输出端，用于根据所述写入模块的温度数据生成脉宽调节信号；脉宽调节单元，其设有输入端、输出端和控制端，其控制端连接所述脉宽参数单元的输出端，其输入端接收所述第一列选择信号，并根据所述脉宽调节信号对所述第一列选择信号进行脉冲宽度调节，输出所述第二列选择信号。4.根据权利要求3所述的灵敏放大器，其特征在于，所述脉宽参数单元包括多个输出端，所述脉宽调节信号包括多个选通信号，所述脉宽调节单元包括：多个调节子单元，每个调节子单元的输出端与选择单元的对应的输入端连接，每个调节子单元用于对其输入端接收的所述第一列选择信号进行脉冲宽度调节；其中，每个调节子单元的脉冲宽度调节量不同；所述选择单元，其各个控制端与对应的脉宽参数单元的输出端连接，接收对应的选通信号；用于在所述多个选通信号的控制下从多个调节子单元的输出信号中选择一个输出。5.根据权利要求4所述的灵敏放大器，其特征在于，所述脉宽调节单元包括三个调节子单元，标记为第一调节子单元、第二调节子单元和第三调节子单元；所述脉宽参数单元用于：当温度数据位于第一温度范围内时，输出的第一选通信号为有效值，输出的第二选通信号和第三选通信号为无效值；控制所述选择单元选择所述第一调节子单元的输出信号输出；当温度数据位于第二温度范围内时，输出的第二选通信号为有效值，输出的第一选通信号和第三选通信号为无效值；控制所述选择单元选择所述第二调节子单元的输出信号输出；当温度数据位于第三温度范围内时，输出的第三选通信号为有效值，输出的第一选通信号和第二选通信号为无效值；控制所述选择单元选择所述第三调节子单元的输出信号输出；其中，第一温度范围的上限值小于或等于所述第二温度范围的下限值，第二温度范围的上限值小于或等于所述第三温度范围的下限值；所述第一调节子单元的输出信号的脉冲宽度小于所述第二调节子单元的输出信号的脉冲宽度，所述第二调节子单元的输出信号的脉冲宽度小于所述第三调节子单元的输出信号的脉冲宽度。6.根据权利要求4所述的灵敏放大器，其特征在于，第一调节子单元包括：
第一延迟电路，其输入端接收所述第一列选择信号，用于对所述第一列选择信号进行延迟处理输出第一延迟信号；第一或门，其第一输入端接收所述第一列选择信号，其第二输入端与所述第一延迟电路的输出端连接，接收所述第一延迟信号，并对所述第一延迟信号和所述第一列选择信号进行或运算后输出。7.根据权利要求6所述的灵敏放大器，其特征在于，所述第一延迟电路包括：第一缓冲器，其输入端用于接收所述第一列选择信号；第二缓冲器，其输入端与所述第一缓冲器的输出端连接，其输出端输出所述第一延迟信号。8.根据权利要求4所述的灵敏放大器，其特征在于，第二调节子单元包括：第二延迟电路，其输入端接收所述第一列选择信号，用于对所述第一列选择信号进行延迟处理输出第二延迟信号；且所述第二延迟电路进行延迟处理的延迟量大于第一延迟电路进行延迟处理的延迟量；第二或门，其第一输入端接收所述第一列选择信号，其第二输入端与所述第二延迟电路的输出端连接，接收所述第二延迟信号，并对所述第二延迟信号和所述第一列选择信号进行或运算后输出。9.根据权利要求8所述的灵敏放大器，其特征在于，所述第二延迟电路包括：第三缓冲器，其输入端用于接收所述第一列选择信号；第四缓冲器，其输入端与所述第三缓冲器的输出端连接；第五缓冲器，其输入端与所述第四缓冲器的输出端连接；第六缓冲器，其输入端与所述第五缓冲器的输出端连接，其输出端输出所述第二延迟信号。10.根据权利要求4所述的灵敏放大器，其特征在于，第三调节子单元包括：第三延迟电路，其输入端接收所述第一列选择信号，用于对所述第一列选择信号进行延迟处理输出第三延迟信号；且所述第三延迟电路进行延迟处理的延迟量大于第二延迟电路进行延迟处理的延迟量；第三或门，其第一输入端接收所述第一列选择信号，其第二输入端与所述第三延迟电路的输出端连接，接收所述第三延迟信号，并对所述第三延迟信号和所述第一列选择信号进行或运算后输出。11.根据权利要求10所述的灵敏放大器，其特征在于，所述第三延迟电路包括：第七缓冲器，其输入端用于接收所述第一列选择信号；第八缓冲器，其输入端与所述第七缓冲器的输出端连接；第九缓冲器，其输入端与所述第八缓冲器的输出端连接；第十缓冲器，其输入端与所述第九缓冲器的输出端连接；第十一缓冲器，其输入端与所述第十缓冲器的输出端连接；第十二缓冲器，其输入端与所述第十一缓冲器的输出端连接，其输出端输出所述第三延迟信号。12.根据权利要求3所述的灵敏放大器，其特征在于，所述脉宽参数单元包括：温度传感器，其用于检测所述写入模块的温度数据，并根据所述温度数据生成温度编
码数据；温度译码器，其输入端与所述温度传感器的输出端连接，其用于根据所述温度编码数据生成所述脉宽调节信号。13.根据权利要求1所述的灵敏放大器，其特征在于，所述写入模块包括：第三n型晶体管，其第二端接收第一写入数据，其第一端连接位线，其栅极连接列选择线，用于接收所述第二列选择信号；第四n型晶体管，其第二端接收第一互补写入数据，其第一端连接互补位线，其栅极连接列选择线，用于接收所述第二列选择信号；其中，所述写入数据包括所述第一写入数据和所述第一互补写入数据。14.根据权利要求13所述的灵敏放大器，其特征在于，所述放大模块包括：第一p型晶体管，其源极连接第二p型晶体管的源极，其栅极连接第二p型晶体管的漏极，其漏极连接第一n型晶体管的漏极；所述第二p型晶体管，其栅极连接所述第一p型晶体管的漏极，其漏极连接第二n型晶体管的漏极；所述第一n型晶体管，其栅极连接互补位线，其栅极连接所述第二n型晶体管的漏极，其源极连接所述第二n型晶体管的源极；所述第二n型晶体管，其栅极连接位线，其栅极连接所述第一n型晶体管的漏极。15.根据权利要求2所述的灵敏放大器，其特征在于，所述驱动模块包括：第一反相器，其输入端接收第一写入数据；第二反相器，其输入端与所述第一反相器的输出端连接，其输出端输出信号增强后的第一写入数据；第三反相器，其输入端接收第一互补写入数据；第四反相器，其输入端与所述第三反相器的输出端连接，其输出端输出信号增强后的第一互补写入数据。16.一种半导体存储器，其特征在于，包括如权利要求1至15中任意一项所述的灵敏放大器。

技术总结

本公开提供一种灵敏放大器和半导体存储器，包括：控制模块，其设有输入端和输出端，用于获取写入模块的温度数据，并根据温度数据对输入端接收的第一列选择信号进行脉冲宽度调节，输出第二列选择信号；写入模块，其设有控制端，其控制端与控制模块的输出端连接，其与位线和互补位线连接，其用于在第二列选择信号控制下在写入阶段根据写入数据驱动位线和互补位线的电压；放大模块，其与位线和互补位线连接，用于放大位线和互补位线的电压。通过如此设置，补偿写入模块的电压驱动能力随着温度变化而变化的情况，以使写入模块驱动位线和互补位线在预期时间达到反转点电压，保证成功写入数据，以及提升写入时间的性能参数。以及提升写入时间的性能参数。以及提升写入时间的性能参数。