频率发生电路

基本RC桥式振荡电路

用示波器观察振荡电路的输出波形,若输出无波形或输出波形出现明显失真，应调节Rp，使输出Vo为一失真较小的稳定正弦波。

具有稳幅环节的RC桥式振荡电路

将稳幅环节接入电路中，调节电位器Rp，用示波器观察振荡电路的输出波形,观察振荡电路的输出波形的变化,我们就会明白稳幅环节对正弦波振荡电路性能的影响。

门电路构成的晶体并联谐振振荡器

石英晶体在外加电压的作用下，它会产生一个压电效应，石英晶体产生机械振动，当外加电压的频率与晶体固有振荡频率相同时，晶体的机械振幅最大，产生的交变电场也就最大，形成压电谐振。

从石英晶体的电抗频率特性可知，它有两个相当接近的谐振额率，一个串联谐振频率，一个并联谐振频率，当石英晶体处于串联谐振时电抗最小，当处于并联谐振时电抗最大，当处于这两个频率范围之间时，石英晶体呈电感性，当游离这两个频率之外时，石英晶体呈容性。

图A是工作于串联谐振状态的TTL门电路振荡器（摘Protel99SE附带例），当电路频率为串联谐振频率时，晶体的等效电抗接近零（发生串联谐振），串联谐振频率信号最容易通过N1、N2闭环回路，这个频率信号通过两级反相后形成反馈振荡，晶体同时也担任着选频作用。也就是说在工作于串联谐振状态的振荡电路，它的频率取决于晶体本身具有的频率参数。

图B是工作于并联谐振状态的CMOS门电路振荡器，晶体等效一个电感（晶体工作于串联谐振频率与并联谐振频率之间时，晶体呈电感性）与外接的电容构成三点式热泵热水LC振荡器，通过外接的电容可对频率进行微调。
电阻R接在反相器N3的输入与输出端，其目的是将N3偏置在线性放大区，构成放大器。
从晶体X的两端看C1、C2（图B），它们是通过GND串联成一个电容（这个串联电容（

Cx）可以由公式《Cx＝C1C2/C1+C2》求出），X与串联电容构成一个并联共振电路（为了方便，我这里只简单的将晶体等效为电感性），从电容一分为二的电路形态上看，晶体和电容C1、C2也是构成一个π型选频网络反馈通道（也称π型谐振电路，见图B2、3）。
线性驱动器 N3放大器的输出端信号通过X、C1、C2构成的π型谐振电路返回N3放大器的输入端，形成反馈振荡，由此可见它的振荡频率是由π型谐振电路所决定的（当然，主要还是晶体所决定）。
也是由于N3的输出端连接着X、C1、C2π型谐振电路，而且输出信号近似于正弦波，为防止负载电路对振荡电路的干扰和提高带载能力，N3输出信号需再通过N4的缓冲、放大整形接到负载。
在晶体X与串联电容Cx构成的并联共振电路里，Cx的损耗电阻大时，电路的Q值必然下降，同时会使晶体的特性恶化，引起Cx这个损耗电阻增大的因素是来自多方面的，但电阻R起到较大的作用，通常在提供足够激励的情况下，尽可能增大R的电阻值或在N3输出端与选频网络间（即BC间）串入一个电阻，从C2看阻抗也加大，一般电阻R的取值为1M～30M。
另，在C1、C2之间的连接也要引起注意，连接线粗而短，不单可以减少产生损耗，而

且还能防止混入干扰源而干扰了振荡器的正常工作。
晶体外壳所标注的立式小便器频率，既不是串联谐振频率也不是并联谐振频率，而是在外接负载电容时测定的频率，数值界乎于串联谐振频率与并联谐振频率之间。
这也就是说，我们在应用晶体时，负载电容（Cx）的值是直接由厂家所提供的，我们无需再去计算。
在要求不高的实际应用中，我们为了设计方便，一般可以将负载电容Cx分拆为1：1机柜空调器，即C1＝C2（公式见上），在要求较高的情况下，这样的方便显然是不合理的，首先，C1应减去门电路的输入平均电容和各项因素产生的离散电容（估算），同理，C2也应减去各项因素产生的离散电容（估算），然而，由于元件的离散性和估算存在着偏差，频率依然不是很准确，我们可适当减小C1或C2的值再并个微调电容加以调整。
要得到较精确的频率，电容除了需选用损耗小、特性好的产品外，PCB布板和各元件的温度系数也很重要。
以上是我的理解和一点小心得，如有不对，请大家斧正。

同步(VFC)压频转换器

同步VFC是指线性度和稳定性都经过改进的一种电荷平衡式VFC。由外部时钟驱动的双稳电路取代了原来的单稳电路。精密电流向积分器放电所用的固定时间等于外部时钟的一个时钟周期。
SVFC的其它优点是，当积分器输入电压达到比较器的阈值电压时(不是关键速率)并不开始放电，而是在下一个时钟周期开始放电。SVFC输出与时钟同步，所以它很容易与计数器、微处理器等数字器件连接。SVFC用于多通道系统是非常有用的，它可以消除多个非同步频率之间的相互干扰问题。

SVFC有两个缺点。因为输出脉冲与时钟同步，所以脉冲间隔不等并且抖动很大。这对于把SVFC用作模数转换器的用户没有影响，但对于用作精密振荡器的用户却有影响。另外，时钟对比较器的电容耦合，当SVFC在2/3或1/2 FS处会产生注入锁相效应(injection LOCk effects)，在其输出频率的响应范围内产生一个很小的(1 MHz时钟，18位分辨率会有4～6位)死区。布线或结构设计不合理会使这种效应变坏。
尽管存在上述问题，由于取代定时单稳电路改进了SVFC性能，使其成为高分辨率VFC主要应用中的理想器件。

频压转换器(FVC)的构成