显示装置及显示面板的驱动方法与流程

显示装置及显示面板的驱动方法
【技术领域】
1.本发明涉及显示技术领域，尤其涉及一种显示装置及显示面板的驱动方法。

背景技术：

2.为实现显示面板的正常画面显示，显示面板中设有多条数据线，数据线与子像素电连接，用于向子像素传输数据电压，对子像素进行充电，以驱动子像素发光。
3.然而，在现有技术中，不同子像素的充电状态差异较大，进而严重影响了显示面板的显示均一性。

技术实现要素：

4.有鉴于此，本发明实施例提供了一种显示装置及显示面板的驱动方法，用以提高显示面板的显示均一性。
5.一方面，本发明实施例提供了一种显示装置，包括显示面板和驱动电路，其中，所述显示面板包括多个子像素，所述子像素包括充电晶体管，所述充电晶体管的栅极与第一扫描线电连接，所述充电晶体管的第一极与数据线电连接；
6.所述显示面板还包括多个选通电路，所述选通电路包括至少一个第一选通晶体管和一个第二选通晶体管，所述至少一个第一选通晶体管的栅极与至少一条第一时钟线电连接，所述第二选通晶体管的栅极与第二时钟线电连接，所述至少一个第一选通晶体管和所述第二选通晶体管的第一极均与源信号线电连接，所述至少一个第一选通晶体管和所述第二选通晶体管的第二极分别与多条所述数据线电连接；
7.其中，所述第一扫描线用于传输包含第一使能电平和第一非使能电平的第一扫描信号，所述第一使能电平跳变至所述第一非使能电平时的跳变沿为第一跳变沿；所述第一时钟线和所述第二时钟线分别用于传输包含第二使能电平和第二非使能电平的时钟信号，所述第二使能电平跳变至所述第二非使能电平时的跳变沿为第二跳变沿；
8.所述驱动电路用于：在一帧时间内，在控制所述第一扫描线输出所述第一使能电平时，控制所述第一时钟线和所述第二时钟线分时输出所述第二使能电平，其中，所述第二时钟线输出所述第二使能电平的时间晚于所述第一时钟线输出所述第二使能电平的时间，并且，与至少部分所述选通电路电连接的所述第二时钟线所输出的时钟信号的所述第二跳变沿不早于所述第一跳变沿。
9.另一方面，本发明实施例提供了一种显示面板的驱动方法，用于驱动上述显示面板，包括：
10.在一帧时间内，在控制所述第一扫描线输出所述第一使能电平时，控制所述第一时钟线和所述第二时钟线分时输出所述第二使能电平，其中，所述第二时钟线输出所述第二使能电平的时间晚于所述第一时钟线输出所述第二使能电平的时间，并且，与至少部分所述选通电路电连接的所述第二时钟线所输出的时钟信号的所述第二跳变沿不早于所述第一跳变沿。
11.上述技术方案中的一个技术方案具有如下有益效果：
12.本发明实施例以第一使能电平和第二使能电平分别为高电平，即第一跳变沿和第二跳变沿分别为下降沿为例进行说明。在本发明实施例中，对于与同一数据线电连接的充电晶体管和第二选通晶体管，由于第二选通晶体管所接收的第二时钟信号的下降沿不早于第一扫描信号的下降沿，因此，该充电晶体管要么在第二时钟信号的下降沿发生时进行同步截止，要么在第二时钟信号的下降沿发生之前就已经截止了。因此，第二时钟信号的下降沿所引起的数据线上的数据电压的变化不会再进一步经由充电晶体管写入充电晶体管所在的子像素中，进而不会对子像素的充电状态产生影响。
13.尤其是对于形状为非矩形的异形显示面板，由于第二时钟信号的下降沿所引起的数据电压的变化不会再进一步写入到子像素中，因此，即使第二选通晶体管所连接的数据线的长度很短，第二时钟信号的下降沿对数据电压的影响也不会进一步影响到子像素的充电状态，从而有效弱化了不同子像素的发光亮度的差异性，对显示面板的显示均一性进行显著改善。
14.换句话说，由于上述技术方案能有效改善数据线的长度差异对显示均一性的影响，因此在对异形显示面板的形状进行设计时，可以减小显示均一性这一因素对显示面板的外形所造成的限制。尤其是对于车载领域的显示装置，例如车载显示屏，可以有效应对车载客制化的异形显示面板的需求，为车主提供更高端的车载屏体验。
【附图说明】
15.为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
16.图1为现有技术中显示面板的一种俯视图；
17.图2为图1对应的一种时序图；
18.图3为现有技术中寄生电容的一种等效示意图；
19.图4为本发明实施例所提供的显示装置的一种俯视图；
20.图5为本发明实施例所提供的显示面板的一种俯视图；
21.图6为图4和图5对应的一种时序图；
22.图7为本发明实施例所提供的显示面板的另一种俯视图；
23.图8为图7对应的一种时序图；
24.图9为图4和图5对应的另一种时序图；
25.图10为本发明实施例所提供的显示面板的一种局部俯视图；
26.图11为图10对应的一种时序图；
27.图12为本发明实施例所提供的显示面板的另一种局部俯视图；
28.图13为图12对应的一种时序图；
29.图14为本发明实施例所提供的显示面板的再一种局部俯视图；
30.图15为图14对应的一种时序图；
31.图16为本发明实施例所提供的显示面板的又一种局部俯视图；
32.图17为本发明实施例所提供的显示面板的又一种局部俯视图；
33.图18为图17对应的膜层结构的俯视图；
34.图19为本发明实施例所提供的显示面板的又一种局部俯视图；
35.图20为图19对应的膜层结构的俯视图；
36.图21为本发明实施例所提供的显示面板的又一种局部俯视图；
37.图22为本发明实施例所提供的显示面板的另一种膜层结构的俯视图；
38.图23为本发明实施例所提供的显示面板的再一种膜层结构的俯视图；
39.图24为本发明实施例所提供的子像素的另一种结构示意图；
40.图25为图24对应的一种时序图。
【具体实施方式】
41.为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
42.应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
43.在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
44.应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
45.随着显示技术的不断发展，显示面板的像素密度越来越高，相应的，显示面板中所需设置的数据线的数量也随之大幅增大。
46.为减少驱动芯片的引脚数量，在现有技术中，如图1所示，图1为现有技术中显示面板的一种俯视图，通常会在显示面板中设置多个选通电路101，各选通电路101包括多个选通晶体管102，多个选通晶体管102的栅极分别与多条时钟信号线ck一一对应电连接(为方便理解，图1中将与第i个选通晶体管102电连接的时钟信号线用附图标记ck_i表示)，多个选通晶体管102的第一极均与一条源信号线d1电连接，多个选通晶体管102的第二极分别与多条数据线d2一一对应电连接。
47.显示面板在进行画面显示时，结合图2所示的时序图，多条时钟信号线分时输出高电平，控制选通电路101中的多个控制晶体管分时导通，进而将源信号线d1上的数据电压分时传输至多条数据线d2。
48.然而，发明人在研究过程中发现，时钟信号线所提供的时钟信号在进行高低电平跳变时，会对数据线d2上所传输的数据电压产生影响。如图3所示，图3为寄生电容的一种等效示意图，其中，c
d1
为与选通晶体管102电连接的源信号线d1的寄生电容，c
d2
为与选通晶体管102电连接的数据线d2的寄生电容，c
gd
为选通晶体管102的栅极和第二极之间的寄生电容。
49.在时钟信号线所提供的时钟信号由高电平跳变至低电平时，受到寄生电容c
gd
的影响，时钟信号的下降沿会将该选通晶体管102电连接的数据线d2上的数据电压拉低，使数据
电压也产生一个向下的跳变。
50.尤其是对于形状为非矩形的异形显示面板来说，该类显示面板中的数据线d2长度不同。对于长度较小的数据线d2，这部分数据线d2的负载和寄生电容c
d2
较小，因而抗耦合性较低，因此，时钟信号的下降沿对这部分数据线d2上所传输的数据电压的影响更大，会对这部分数据电压进行更大程度的拉低。如此一来，与不同数据线电连接的子像素所写入的数据电压就会存在明显差异，导致显示面板的显示均一性较差，进而容易出现画面闪烁等不良现象。
51.对此，本发明实施例提供了一种显示装置，如图4和图5所示，图4为本发明实施例所提供的显示装置的一种俯视图，图5为本发明实施例所提供的显示面板1的一种俯视图，显示装置包括显示面板1和驱动电路2，该驱动电路2具体可以为驱动芯片。
52.其中，显示面板1包括多个子像素3，子像素3包括充电晶体管m1，充电晶体管m1的栅极与第一扫描线scan1电连接，充电晶体管m1的第一极与数据线data电连接。充电晶体管m1用于在导通时将数据线data上的数据电压写入所在的子像素3，实现对子像素3的充电。
53.显示面板1还包括多个选通电路4，选通电路4包括至少一个第一选通晶体管t1和一个第二选通晶体管t2，至少一个第一选通晶体管t1的栅极与至少一条第一时钟线ck1一一对应电连接，第二选通晶体管t2的栅极与第二时钟线ck2电连接，至少一个第一选通晶体管t1和第二选通晶体管t2的第一极均与源信号线s电连接，至少一个第一选通晶体管t1和第二选通晶体管t2的第二极分别与多条数据线data一一对应电连接。为方便理解，本发明实施例附图中将第i个第一选通晶体管用附图标记t1_i表示，将与第i个第一选通晶体管t1_i电连接的第i条第一时钟线用附图标记ck1_i表示。
54.在上述结构中，通过控制第一选通晶体管t1和第二选通晶体管t2分时导通，可以将源信号线s所提供的数据电压分时传输至与第一选通晶体管t1和第二选通晶体管t2电连接的多条数据线data中。该种结构可以减少显示面板1中所需设置的源信号线s的数量，进而减小驱动电路2中用于提供数据电压的引脚的数量，以减小驱动电路2的制作成本。
55.如图6所示，图6为图4和图5对应的一种时序图，第一扫描线scan1用于传输包含第一使能电平和第一非使能电平的第一扫描信号，充电晶体管m1用于在第一使能电平的作用下导通、在第一非使能电平的作用下截止。其中，第一使能电平跳变至第一非使能电平时的跳变沿为第一跳变沿5。
56.需要说明的是，第一使能电平的电平状态与充电晶体管m1的器件类型有关：当充电晶体管m1为p型晶体管时，第一使能电平为低电平，第一跳变沿5为上升沿；当充电晶体管m1为n型晶体管时，第一使能电平为高电平，第一跳变沿5为下降沿。
57.第一时钟线ck1和第二时钟线ck2分别用于传输包含第二使能电平和第二非使能电平的时钟信号，其中，本发明实施例将第一时钟线ck1所提供的时钟信号定义为第一时钟信号，第二时钟线ck2所提供的时钟信号定义为第二时钟信号。第一选通晶体管t1和第二选通晶体管t2用于在第二使能电平的作用下导通、在第二非使能电平的作用下截止。其中，第二使能电平跳变至第二非使能电平时的跳变沿为第二跳变沿6。
58.需要说明的是，第二使能电平的电平状态与选通晶体管的器件类型相关：当当第一选通晶体管t1和第二选通晶体管t2为p型晶体管时，第二使能电平为低电平，第二跳变沿6为上升沿；当第一选通晶体管t1和第二选通晶体管t2为n型晶体管时，第二使能电平为高
电平，第一跳变沿5为下降沿。图6是以第一使能电平和第二使能电平均为高电平为例进行的示意。
59.结合图6，驱动电路2用于：在一帧时间f内，在控制第一扫描线scan1输出第一使能电平时，控制第一时钟线ck1和第二时钟线ck2分时输出第二使能电平，其中，第二时钟线ck2输出第二使能电平的时间晚于第一时钟线ck1输出第二使能电平的时间，即，在任一选通电路4中，第二选通晶体管t2最后开启，第二选通晶体管t2的开启时间晚于任一第一选通晶体管t1的开启时间。并且，与至少部分选通电路4电连接的第二时钟线ck2所输出的时钟信号的第二跳变沿6不早于第一跳变沿5，即，这部分选通电路4对应的第二时钟信号的第二跳变沿6要么与第一扫描信号的第一跳变沿5同时发生，要么晚于第一扫描信号的第一跳变沿5。
60.本发明实施例以第一使能电平和第二使能电平分别为高电平，即第一跳变沿5和第二跳变沿6分别为下降沿为例进行说明。在本发明实施例中，对于与同一数据线data电连接的充电晶体管m1和第二选通晶体管t2，由于第二选通晶体管t2所接收的第二时钟信号的下降沿不早于第一扫描信号的下降沿，因此，该充电晶体管m1要么在第二时钟信号的下降沿发生时进行同步截止，要么在第二时钟信号的下降沿发生之前就已经截止了。因此，第二时钟信号的下降沿所引起的数据线data上的数据电压的变化不会再进一步经由充电晶体管m1写入充电晶体管m1所在的子像素3中，进而不会对子像素3的充电状态产生影响。
61.尤其是对于形状为非矩形的异形显示面板，由于第二时钟信号的下降沿所引起的数据电压的变化不会再进一步写入到子像素3中，因此，即使第二选通晶体管t2所连接的数据线data的长度很短，第二时钟信号的下降沿对数据电压的影响也不会进一步影响到子像素3的充电状态，从而有效弱化了不同子像素3的发光亮度的差异性，对显示面板1的显示均一性进行显著改善。
62.换句话说，由于上述技术方案能有效改善数据线data的长度差异对显示均一性的影响，因此在对异形显示面板的形状进行设计时，可以减小显示均一性这一因素对显示面板1的外形所造成的限制。尤其是对于车载领域的显示装置，例如车载显示屏，可以有效应对车载客制化的异形显示面板的需求，为车主提供更高端的车载屏体验。
63.此外，还需要说明的是，再次参见图4，显示面板1还包括移位寄存器7，移位寄存器7包括级联设置的多级移位单元71，移位单元71与第一扫描线电连接。驱动电路2通过帧开始信号线stv、第三时钟线ck3和第四时钟线ck4与移位寄存器7电连接，驱动电路2通过控制帧开始信号线stv、第三时钟线ck3和第四时钟线ck4向移位寄存器7输出相应的信号，进而控制移位寄存器7中的各级移位单元71顺次向第一扫描线scan1输出高电平。
64.进一步地，结合图4～图6，与至少部分选通电路4电连接的第二时钟线ck2所输出的时钟信号的第二跳变沿6晚于第一跳变沿5。
65.在上述设置方式中，对于与同一数据线data电连接的充电晶体管m1和第二选通晶体管t2，充电晶体管m1在第二时钟信号的下降沿发生之前就已经截止了，因此，在第二时钟信号由高电平跳变至低电平的时刻，充电晶体管m1已经处于了完全截止的状态，从而更有效的避免因第二时钟信号跳变所引起的数据电压的变化对子像素3的充电产生影响。
66.在一种可行的实施方式中，再次参见图4～图6，对于任一选通电路4，与选通电路4电连接的第二时钟线ck2所输出的时钟信号的第二跳变沿6均不早于第一跳变沿5。
67.该种设置方式是对每个选通电路4所接收的第二时钟信号的时序均进行了调整，此时，多个选通电路4中第二选通晶体管t2所接收的第二时钟信号的时序相同，因此，各选通电路4中的第二选通晶体管t2仅需与同一条第二时钟线ck2电连接，简化了显示面板1中的布线设计，有助于更好的实现显示装置的窄边框设计。
68.或者，在另一种可行的实施方式中，如图7和图8所示，图7为本发明实施例所提供的显示面板1的另一种俯视图，图8为图7对应的一种时序图，数据线data包括第一类数据线data1和第二类数据线data2，第一类数据线data1的长度小于第二类数据线data2的长度。示例性的，在一类显示面板1中，例如应用在车载显示屏中的显示面板1，该类显示面板1两侧的数据线data长度较短，这部分数据线data可视为第一类数据线data1，也即受显示面板1的外形影响而长度变小的非常规数据线；而中间的数据线data则长度较大，这部分数据线data可视为第二类数据线data2，也即未受显示面板1的外形影响而长度不变的常规数据线。
69.基于此，选通电路4包括第一选通电路41和第二选通电路42，其中，第一选通电路41与第一类数据线data1电连接，第二选通电路42与第二类数据线data2电连接。第二时钟线ck2包括与第一选通电路41电连接的第二甲时钟线ck21和与第二选通电路42电连接的第二乙时钟线ck22。在一帧时间f内，第二甲时钟线ck21所输出的时钟信号的第二跳变沿6不早于第一跳变沿5，第二乙时钟线ck22所输出的时钟信号的第二跳变沿6早于第一跳变沿5。
70.为方便表述，将与第一类数据线data1电连接的子像素3定义为第一子像素，将与第二类数据线data2电连接的子像素3定义为第二子像素。对于长度较小的第一类数据线data1来说，其抗耦合性较低，因此，时钟信号的下降沿会对数据电压进行更大程度的拉低，如果该拉低后的数据电压写入第一子像素，会导致这部分第一子像素与其它第二子像素的发光亮度存在明显差异。因此，本发明实施例通过将长度较短的第一类数据线data1与第一选通电路41电连接，并对第一选通电路41对应的第二时钟信号的时序进行调整，可以有效降低第二时钟信号的下降沿对第一子像素的发光亮度的影响，从而更大程度的弱化第一子像素和第二子像素的发光亮度的差异。
71.而且，还需要说明的是，一般情况下，显示面板1中与第二类数据线data2(常规数据线)电连接的子像素3的数量是远大于与第一类数据线data1(非常规数据线)电连接的子像素3的数量的。采用上述设置方式，在弱化两部分子像素3的发光亮度的差异的同时，还可以不用改变第二选通电路42所对应的第二时钟信号的时序，进而不影响与第二类数据线data2(常规数据线)电连接的这部分子像素3的充电时长，进而不影响这部分第二子像素的发光亮度。
72.进一步地，再次参见图7，在至少部分第一选通电路41中，与第一选通电路41中第二选通晶体管t2电连接的第一类数据线data1的长度，小于与第一选通电路41中第一选通晶体管t1电连接的第一类数据线data1的长度。如上分析，数据线data越短，时钟信号的跳变对数据电压的影响越大，该变化后的数据电压写入子像素3后，就会对子像素3的发光亮度产生越大的影响。因此，通过将长度更短的第一类数据线data1与第二选通晶体管t2电连接，可以利用第二时钟信号的时序更好的弱化与不同第一类数据线data1相连的子像素3的发光亮度的差异。
73.在一种可行的实施方式中，结合图4和图5，如图9所示，图9为图4和图5对应的另一
种时序图，在一帧时间f内，第一时钟线ck1输出第二使能电平的时间为t1。第二非使能电平跳变至第二使能电平时的跳变沿为第四跳变沿8，与至少部分选通电路4电连接的第二时钟线ck2所提供的时钟信号的第四跳变沿8与第一跳变沿5之间的时间为t2，t2＝t1。
74.以第一使能电平和第二使能电平为高电平为例，在一帧时间f内，第一时钟线ck1输出高电平的时长为t1，至少部分选通电路4对应的第二时钟信号的上升沿与第一扫描信号的下降沿之间的时间为t2，t1＝t2。
75.具体地，在第一扫描信号为高电平时，与第一选通晶体管t1和第二选通晶体管t2电连接的充电晶体管m1均处于导通状态。当第一时钟线ck1提供高电平时，第一选通晶体管t1导通，源信号线s提供的数据电压经由导通的第一选通晶体管t1传输至与其电连接的数据线data中，进而经由充电晶体管m1写入该充电晶体管m1所在的子像素3中；当第二时钟线ck2提供高电平时，第二选通晶体管t2导通，源信号线s提供的数据电压经由导通的第二选通晶体管t2传输至与其电连接的数据线data中，进而经由充电晶体管m1写入该充电晶体管m1所在的子像素3中。
76.在上述设置方式中，在第一扫描信号置高的时段内，第一时钟信号置高的时间和第二时钟信号置高的时间是相等的，从而使第一选通晶体管t1和第二选通晶体管t2的导通时间相等。因此，对于与第一选通晶体管t1和第二选通晶体管t2电连接的数据线data来说，数据电压经由源数据线data传输至数据线data、进而经由充电晶体管m1写入子像素3的这一过程的时间相等。如此一来，与不同数据线data相连的子像素3的充电时长一致，多个子像素3的充电效果更均一，从而进一步提高了显示装置的显示均一性。
77.在一种可行的实施方式中，如图10和图11所示，图10为本发明实施例所提供的显示面板1的一种局部俯视图，图11为图10对应的一种时序图，数据线data包括第一数据线data3，第一数据线data3与至少部分选通电路4中的第一选通晶体管t1电连接。
78.显示面板1还包括补偿结构9，补偿结构9分别与补偿线cl和第一数据线data3电连接。补偿线cl用于传输包含第一电平和第二电平的补偿信号，其中，第二电平跳变至第一电平时的跳变沿为第三跳变沿11，第三跳变沿11和第二跳变沿6的跳变状态相反。也就是说，当第二使能电平为高电平、第二跳变沿6为下降沿时，第一电平为高电平，第二电平为低电平，第三跳变沿11为上升沿。
79.在控制第一扫描线scan1输出第一使能电平时，驱动电路2还用于：控制补偿线cl所输出的补偿信号由第二电平跳变至第一电平，并且，对于与同一第一数据线data3对应的第一时钟线ck1和补偿线cl，补偿线cl所输出的补偿信号的第三跳变沿11晚于第一时钟线ck1所输出时钟信号的第二跳变沿6。
80.其中，与同一第一数据线data3对应的第一时钟线ck1和补偿线cl是指：对于一条第一数据线data3而言，与该第一数据线data3电连接的第一选通晶体管t1所连接的第一时钟线ck1，以及与该第一数据线data3相连的补偿线cl。
81.具体地，以第一使能电平、第二使能电平和第一电平为高电平为例，在第一扫描信号为高电平时，与第一选通晶体管t1和第二选通晶体管t2电连接的充电晶体管m1均导通。当第一时钟线ck1提供高电平时，第一选通晶体管t1导通，源信号线s提供的数据电压经由导通的第一选通晶体管t1传输至与其电连接的数据线data中，进而经由充电晶体管m1写入该充电晶体管m1所在的子像素3中。但当第一时钟信号由高电平跳变至低电平时，受到寄生
电容的影响，第一时钟信号的下降沿会将与第一选通晶体管t1相连的第一数据线data3上的数据电压拉低δv1(δv1＞0)。而由于第一时钟信号的下降沿产生时，与第一选通晶体管t1对应的充电晶体管m1仍是导通的状态，因此数据电压的变化会进一步反馈至子像素3中，进而对子像素3的充电产生影响。
82.对此，在本发明实施例中，通过设置与第一数据线data3电连接的补偿结构9，在第一时钟信号的下降沿发生之后，通过控制补偿信号产生一个上升沿，可以利用该上升沿对与第一数据线data3上的数据电压拉高δv2，进而利用拉高的这部分δv2去补偿之前拉低的δv1，削弱第一时钟信号的下降沿对子像素3的充电的影响，提高不同子像素3的发光亮度的一致性。
83.进一步地，第一电平的电压可以等于第二使能电平的电压，第二电平的电压可以等于第二非使能电平的电压。
84.这样一来，补偿信号的上升沿所具有的压差与第一时钟信号的下降沿所具有的压差相等，补偿信号的上升沿对数据电压上拉的δv2与第一时钟信号的下降沿对数据电压下拉的δv1趋于一致，二者能更好的相互抵消，补偿效果更优。
85.在一种可行的实施方式中，如图12和图13所示，图12为本发明实施例所提供的显示面板1的另一种局部俯视图，图13为图12对应的一种时序图，第一数据线data3包括第一甲数据线data31，补偿结构9包括第一补偿结构91，补偿线cl包括第一补偿线cl1，第一补偿结构91分别与第一补偿线cl1和第一甲数据线data31电连接。其中，第一补偿线cl1与第二时钟线ck2复用。
86.在一帧时间f内，第一选通晶体管t1和第二选通晶体管t2需分时导通，因此，第二时钟信号的上升沿是晚于第一时钟信号的下降沿的。因此，第一补偿线cl1可以与第二时钟线ck2进行复用，利用第二时钟信号的上升沿对数据电压产生的上拉影响去补偿之前第一时钟信号的下降沿对数据电压产生的下拉影响，从而弱化第一时钟信号的跳变对子像素3的充电的影响。
87.此外，由于第二时钟信号的下降沿在充电晶体管m1截止之后才发生，因此，第二时钟信号后续产生的下降沿对第一数据线data31上的数据电压的影响，不会再进一步经由充电晶体管m1写入该充电晶体管m1所在的子像素3中。在上述设置方式中，第二时钟信号中仅上升沿能够对子像素3的充电产生影响，而下降沿则不会影响子像素3的充电，进而不会导致过补的情况。
88.此外，通过将第一补偿线cl1与第二时钟线ck2复用，还可简化布线，减少显示面板1中所需设置的信号线的数量，有助于减小显示面板1的下边框宽度。
89.在一种可行的实施方式中，如图14和图15所示，图14为本发明实施例所提供的显示面板1的再一种局部俯视图，图15为图14对应的一种时序图，第一数据线data3包括第一乙数据线data32，补偿结构9包括第二补偿结构92，补偿线cl包括第二补偿线cl2，第二补偿结构92分别与第二补偿线cl2和第一乙数据线data32电连接。
90.第一选通晶体管t1包括第一甲选通晶体管t11和第一乙选通晶体管t12，第一甲选通晶体管t11与第一乙数据线data32电连接。在一帧时间f内，与第一乙选通晶体管t12电连接的第一时钟线ck1输出第二使能电平的时间，晚于与第一甲选通晶体管t11电连接的第一时钟线ck1输出第二使能电平的时间。其中，第二补偿线cl2和与第一乙选通晶体管t12电连
接的第一时钟线ck1复用。
91.示例性的，假设第一选通模块包括第1个第一选通晶体管t1～第k个第一选通晶体管t1，且与第1个第一选通晶体管t1～第k个第一选通晶体管t1电连接的k条第一时钟线ck1顺次分时输出高电平。当第一甲选通晶体管t11为第i个第一选通晶体管t1时，1≤i＜k，第一乙选通晶体管t12可以为第i+1个第一选通晶体管t1～第k个第一选通晶体管t1中的任意一个。
92.在一帧时间f内，由于第一乙选通晶体管t12对应的第一时钟信号的上升沿，晚于第一甲选通晶体管t11对应的第一时钟信号的下降沿，因此，第二补偿线cl2可以和与第一乙选通晶体管t12电连接的第一时钟线ck1复用，利用第一乙选通晶体管t12对应的第一时钟信号的上升沿对第一乙数据线data32上的数据电压的上拉影响，去补偿第一甲选通晶体管t11对应的第一时钟信号的下降沿对第一乙数据线data32上的数据电压的下拉影响，从而弱化第一时钟信号的跳变对子像素3的充电的影响。
93.此外，通过第二补偿线cl2和与第一乙选通晶体管t12电连接的第一时钟线ck1复用，还可简化布线，减少显示面板1中所需设置的信号线的数量，有助于减小显示面板1的下边框宽度。
94.在一种可行的实施方式中，再次参见图10，补偿结构9包括补偿晶体管t3，补偿晶体管t3的栅极与补偿线cl电连接，补偿晶体管t3的第二极与第一数据线data3电连接。
95.当补偿结构9包括补偿晶体管t3时，补偿晶体管t3的栅极与第二极之间会形成寄生电容c
gd
，当补偿线cl产生上升沿时，受到该寄生电容c
gd
的影响，与该补偿晶体管t3电连接的第一数据线data3上的数据电压也会产生一个向上的跳变，该数据电压的正向变化会与之前由第一时钟信号导致的数据电压的负向变化相抵消，进而减小第一时钟信号的下降沿对子像素3的充电状态的影响。
96.而且，还需要说明的是，通过将补偿结构9设置为晶体管结构，补偿信号的上升沿对数据电压的影响和第一时钟信号的下降沿对数据电压的影响均是由晶体管的寄生电容c
gd
影响而产生，因而两种信号对数据电压的影响程度相近，补偿晶体管t3的补偿效果更优。
97.进一步地，再次参见图10，补偿晶体管t3的第一极浮接，即，补偿晶体管t3的第一极不与任何结构相连。如此设置，即使补偿晶体管t3在补偿信号置高时导通，但由于补偿晶体管t3的第一极没有信号写入，因而补偿晶体管t3的第一极不会有信号写入第一数据线data3，可避免对第一数据线data3上所传输的信号造成干扰。
98.或者，如图16所示，图16为本发明实施例所提供的显示面板1的又一种局部俯视图，补偿晶体管t3的第一极和第二极电连接至同一第一数据线data3。如此设置，补偿晶体管t3的第一极和第二极彼此电连接，即使补偿晶体管t3在补偿信号置高时导通，补偿晶体管t3的第一极和第二极上也仍只传输有数据电压，因而也不会对第一数据线data3上所传输的信号造成干扰。
99.在一种可行的实施方式中，如图17和图18所示，图17为本发明实施例所提供的显示面板1的又一种局部俯视图，图18为图17对应的膜层结构的俯视图，为减小数据电压在第一选通晶体管t1和第二选通晶体管t2上传输时产生的压降，第一选通晶体管t1和第二选通晶体管t2可以分别包括并联设置的x个子选通晶体管k1，x≥2。此时，补偿晶体管t3可以包括x个子补偿晶体管k2，x个子补偿晶体管k2的栅极均与补偿线cl电连接，x个子补偿晶体管
emitting diode，oled)显示面板。
108.此外，像素电路32还包括栅极复位晶体管m2、阳极复位晶体管m3、阈值补偿晶体管m4、第一发光控制晶体管m5和第二发光控制晶体管m6和存储电容cst。
109.结合图25所示的时序图，栅极复位晶体管m2电连接在复位信号线vref与驱动晶体管m0的栅极之间，用于响应第二扫描线scan2提供的低电平，对驱动晶体管m0的栅极进行复位。阳极复位晶体管m3电连接在复位信号线vref与发光元件33之间，用于响应第一扫描线scan1提供的低电平，对发光元件33的阳极电压进行复位。
110.阈值补偿晶体管m4电连接在驱动晶体管m0的第二极与驱动晶体管m0的栅极之间，充电晶体管m1和阈值补偿晶体管m4用于响应第一扫描线scan1提供的低电平，将数据电压写入驱动晶体管m0的栅极，并对驱动晶体管m0进行阈值补偿。
111.第一发光控制晶体管m5电连接在电源信号线pvdd与驱动晶体管m0的第一极之间，第二发光控制晶体管m6电连接在驱动晶体管m0的第二极与发光元件33之间，第一发光控制晶体管m5和第二发光控制晶体管m6用于响应发光控制信号线emit提供的低电平，将驱动晶体管m0转换的驱动电流传输至发光元件33，以驱动发光元件33发光。
112.需要说明的是，在上述电路结构中，充电晶体管m1可以为p型晶体管，此时，第一使能电平为低电平，第一非使能电平为高电平，第二跳变沿6为上升沿。
113.基于同一发明构思，本发明实施例还提供了一种显示面板1的驱动方法，该驱动方法用于驱动上述显示面板1。结合图4～图6，该驱动方法包括：在一帧时间f内，在控制第一扫描线scan1输出第一使能电平时，控制第一时钟线ck1和第二时钟线ck2分时输出第二使能电平，其中，第二时钟线ck2输出第二使能电平的时间晚于第一时钟线ck1输出第二使能电平的时间，并且，与至少部分选通电路4电连接的第二时钟线ck2所输出时钟信号的第二跳变沿6不早于第一跳变沿5。
114.以第一使能电平和第二使能电平分别为高电平，即第一跳变沿5和第二跳变沿6分别为下降沿为例，在本发明实施例中，对于与同一数据线data电连接的充电晶体管m1和第二选通晶体管t2，由于第二选通晶体管t2所接收的第二时钟信号的下降沿不早于第一扫描信号的下降沿，因此，该充电晶体管m1要么在第二时钟信号的下降沿发生时进行同步截止，要么在第二时钟信号的下降沿发生之前就已经截止了。因此，第二时钟信号的下降沿所引起的数据线data上的数据电压的变化不会再进一步经由充电晶体管m1写入充电晶体管m1所在的子像素3中，进而不会对子像素3的充电状态产生影响。
115.尤其是对于形状为非矩形的异形显示面板，由于第二时钟信号的下降沿所引起的数据电压的变化不会再进一步写入到子像素3中，因此，即使第二选通晶体管t2所连接的数据线data的长度很短，第二时钟信号的下降沿对数据电压的影响也不会进一步影响到子像素3的充电状态，从而有效弱化了不同子像素3的发光亮度的差异性，对显示面板1的显示均一性进行显著改善。
116.在一种可行的实施方式中，结合图4～图6，与至少部分选通电路4电连接的第二时钟线ck2所输出时钟信号的第二跳变沿6晚于第一跳变沿5。
117.在上述驱动方式中，对于与同一数据线data电连接的充电晶体管m1和第二选通晶体管t2，充电晶体管m1在第二时钟信号的下降沿发生之前就已经截止了，因此，在第二时钟信号由高电平跳变至低电平的时刻，充电晶体管m1已经处于了完全截止的状态，从而更有
效的避免因第二时钟信号跳变所引起的数据电压的变化对子像素3的充电产生影响。
118.在一种可行的实施方式中，结合图10和图11，数据线data包括第一数据线data3，第一数据线data3与至少部分第一选通电路41中的第一选通晶体管t1电连接。
119.显示面板1还包括补偿结构9，补偿结构9分别与补偿线cl和第一数据线data3电连接，补偿线cl用于传输包含第一电平和第二电平的补偿信号，其中，第二电平跳变至第一电平时的跳变沿为第三跳变沿11，第三跳变沿11和第二跳变沿6的跳变状态相反。
120.在控制第一扫描线scan1输出第一使能电平时，驱动方法还包括：控制补偿线cl所输出的补偿信号由第二电平跳变至第一电平，并且，对于与同一第一数据线data3对应的第一时钟线ck1和补偿线cl，补偿线cl所输出补偿信号的第三跳变沿11晚于第一时钟线ck1所输出时钟信号的第二跳变沿6。
121.通过设置与第一数据线data3电连接的补偿结构9，在第一时钟信号的下降沿发生之后，通过控制补偿信号产生一个上升沿，可以利用该上升沿对与第一数据线data3上的数据电压拉高δv2，进而利用拉高的这部分δv2去补偿之前第一时钟信号的下降沿对数据电压拉低的δv1，削弱第一时钟信号的下降沿对子像素3的充电的影响，提高不同子像素3的发光亮度的一致性。
122.以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
123.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

技术特征：

1.一种显示装置，其特征在于，包括显示面板和驱动电路，其中，所述显示面板包括多个子像素，所述子像素包括充电晶体管，所述充电晶体管的栅极与第一扫描线电连接，所述充电晶体管的第一极与数据线电连接；所述显示面板还包括多个选通电路，所述选通电路包括至少一个第一选通晶体管和一个第二选通晶体管，所述至少一个第一选通晶体管的栅极与至少一条第一时钟线电连接，所述第二选通晶体管的栅极与第二时钟线电连接，所述至少一个第一选通晶体管和所述第二选通晶体管的第一极均与源信号线电连接，所述至少一个第一选通晶体管和所述第二选通晶体管的第二极分别与多条所述数据线电连接；其中，所述第一扫描线用于传输包含第一使能电平和第一非使能电平的第一扫描信号，所述第一使能电平跳变至所述第一非使能电平时的跳变沿为第一跳变沿；所述第一时钟线和所述第二时钟线分别用于传输包含第二使能电平和第二非使能电平的时钟信号，所述第二使能电平跳变至所述第二非使能电平时的跳变沿为第二跳变沿；所述驱动电路用于：在一帧时间内，在控制所述第一扫描线输出所述第一使能电平时，控制所述第一时钟线和所述第二时钟线分时输出所述第二使能电平，其中，所述第二时钟线输出所述第二使能电平的时间晚于所述第一时钟线输出所述第二使能电平的时间，并且，与至少部分所述选通电路电连接的所述第二时钟线所输出的时钟信号的所述第二跳变沿不早于所述第一跳变沿。2.根据权利要求1所述的显示装置，其特征在于，与至少部分所述选通电路电连接的所述第二时钟线所输出的时钟信号的所述第二跳变沿晚于所述第一跳变沿。3.根据权利要求1所述的显示装置，其特征在于，对于任一所述选通电路，与所述选通电路电连接的所述第二时钟线所输出的时钟信号的所述第二跳变沿均不早于所述第一跳变沿。4.根据权利要求1所述的显示装置，其特征在于，所述数据线包括第一类数据线和第二类数据线，所述第一类数据线的长度小于所述第二类数据线的长度，所述选通电路包括第一选通电路和第二选通电路，其中，所述第一选通电路与所述第一类数据线电连接，所述第二选通电路与所述第二类数据线电连接；所述第二时钟线包括与所述第一选通电路电连接的第二甲时钟线和与所述第二选通电路电连接的第二乙时钟线，在一帧时间内，所述第二甲时钟线所输出的时钟信号的所述第二跳变沿不早于所述第一跳变沿，所述第二乙时钟线所输出的时钟信号的所述第二跳变沿早于所述第一跳变沿。5.根据权利要求4所述的显示装置，其特征在于，在至少部分所述第一选通电路中，与所述第二选通晶体管电连接的所述第一类数据线的长度，小于与所述第一选通晶体管电连接的所述第一类数据线的长度。6.根据权利要求1所述的显示装置，其特征在于，在一帧时间内，所述第一时钟线输出所述第二使能电平的时间为t1；所述第二非使能电平跳变至所述第二使能电平时的跳变沿为第四跳变沿，与至少部分所述选通电路电连接的所述第二时钟线所输出的时钟信号的所述第四跳变沿与所述第一跳变沿之间的时间为t2，t2＝t1。
7.根据权利要求1所述的显示装置，其特征在于，所述数据线包括第一数据线，所述第一数据线与至少部分所述选通电路中的所述第一选通晶体管电连接；所述显示面板还包括补偿结构，所述补偿结构分别与补偿线和所述第一数据线电连接，所述补偿线用于传输包含第一电平和第二电平的补偿信号，所述第二电平跳变至所述第一电平时的跳变沿为第三跳变沿，所述第三跳变沿和所述第二跳变沿的跳变状态相反；在控制所述第一扫描线输出所述第一使能电平时，所述驱动电路还用于：控制所述补偿线所输出的补偿信号由所述第二电平跳变至所述第一电平，并且，对于与同一所述第一数据线对应的所述第一时钟线和所述补偿线，所述补偿线所输出的补偿信号的所述第三跳变沿晚于所述第一时钟线所输出的时钟信号的所述第二跳变沿。8.根据权利要求7所述的显示装置，其特征在于，所述第一电平的电压等于所述第二使能电平的电压，所述第二电平的电压等于所述第二非使能电平的电压。9.根据权利要求7所述的显示装置，其特征在于，所述第一数据线包括第一甲数据线，所述补偿结构包括第一补偿结构，所述补偿线包括第一补偿线，所述第一补偿结构分别与所述第一甲数据线和所述第一补偿线电连接；其中，所述第一补偿线与所述第二时钟线复用。10.根据权利要求7所述的显示装置，其特征在于，所述第一数据线包括第一乙数据线，所述补偿结构包括第二补偿结构，所述补偿线包括第二补偿线，所述第二补偿结构分别与所述第一乙数据线和所述第二补偿线电连接；所述第一选通晶体管包括第一甲选通晶体管和第一乙选通晶体管，所述第一甲选通晶体管与所述第一乙数据线电连接，在一帧时间内，与所述第一乙选通晶体管电连接的所述第一时钟线输出所述第二使能电平的时间，晚于与所述第一甲选通晶体管电连接的所述第一时钟线输出所述第二使能电平的时间；其中，所述第二补偿线和与所述第一乙选通晶体管电连接的所述第一时钟线复用。11.根据权利要求7所述的显示装置，其特征在于，所述补偿结构包括补偿晶体管，所述补偿晶体管的栅极与所述补偿线电连接，所述补偿晶体管的第二极与所述第一数据线电连接。12.根据权利要求11所述的显示装置，其特征在于，所述补偿晶体管的第一极浮接。13.根据权利要求11所述的显示装置，其特征在于，所述补偿晶体管的第一极和第二极电连接至同一所述第一数据线。14.根据权利要求11所述的显示装置，其特征在于，所述第一选通晶体管包括并联设置的x个子选通晶体管，x≥2，所述补偿晶体管包括x个子补偿晶体管，x个所述子补偿晶体管的栅极均与所述补偿线电连接，x个所述子补偿晶体管的第二极均与所述第一数据线电连接。15.根据权利要求7所述的显示装置，其特征在于，所述补偿结构包括补偿电容，所述补偿电容的第一极板与所述补偿线电连接，所述补偿电容的第二极板与所述第一数据线电连接。
16.根据权利要求7所述的显示装置，其特征在于，所述第一选通晶体管包括第一丙选通晶体管和第一丁选通晶体管，与所述第一丙选通晶体管电连接的所述第一数据线的长度小于与所述第一丁选通晶体管电连接的所述第一数据线的长度；所述补偿结构包括第三补偿结构和第四补偿结构，所述第三补偿结构与所述第一丙选通晶体管电连接至同一条所述第一数据线，所述第四补偿结构与所述第一丁选通晶体管电连接至同一条所述第一数据线；所述第三补偿结构的面积大于所述第四补偿结构的面积，和/或，所述第三补偿结构和与其相连的所述第一数据线之间的最小距离小于所述第四补偿结构和与其相连的所述第一数据线之间的最小距离。17.根据权利要求1所述的显示装置，其特征在于，所述子像素还包括像素电极，所述充电晶体管的第二极与所述像素电极电连接。18.根据权利要求1所述的显示装置，其特征在于，所述子像素包括像素电路，所述像素电路包括驱动晶体管和所述充电晶体管，所述充电晶体管的第二极与所述驱动晶体管电连接。19.一种显示面板的驱动方法，其特征在于，用于驱动如权利要求1所述的显示面板，包括：在一帧时间内，在控制所述第一扫描线输出所述第一使能电平时，控制所述第一时钟线和所述第二时钟线分时输出所述第二使能电平，其中，所述第二时钟线输出所述第二使能电平的时间晚于所述第一时钟线输出所述第二使能电平的时间，并且，与至少部分所述选通电路电连接的所述第二时钟线所输出的时钟信号的所述第二跳变沿不早于所述第一跳变沿。20.根据权利要求19所述的显示面板的驱动方法，其特征在于，与至少部分所述选通电路电连接的所述第二时钟线所输出时钟信号的所述第二跳变沿晚于所述第一跳变沿。21.根据权利要求19所述的显示面板的驱动方法，其特征在于，所述数据线包括第一数据线，所述第一数据线与至少部分所述选通电路中的所述第一选通晶体管电连接；所述显示面板还包括补偿结构，所述补偿结构分别与补偿线和所述第一数据线电连接，所述补偿线用于传输包含第一电平和第二电平的补偿信号，其中，所述第二电平跳变至所述第一电平时的跳变沿为第三跳变沿，所述第三跳变沿和所述第二跳变沿的跳变状态相反；在控制所述第一扫描线输出所述第一使能电平时，所述驱动方法还包括：控制所述补偿线所输出的补偿信号由所述第二电平跳变至所述第一电平，并且，对于与同一所述第一数据线对应的所述第一时钟线和所述补偿线，所述补偿线所输出的补偿信号的所述第三跳变沿晚于所述第一时钟线所输出的时钟信号的所述第二跳变沿。

技术总结

本发明实施例提供了一种显示装置及显示面板的驱动方法，涉及显示技术领域，提高显示均一性。显示装置包括显示面板和驱动电路，显示面板包括：充电晶体管，与第一扫描线和数据线连接；选通电路，包括与第一时钟线连接的第一选通晶体管和与第二时钟线连接的第二选通晶体管；第一扫描线传输第一使能电平和第一非使能电平，第一使能电平跳变至第一非使能电平为第一跳变沿；时钟线传输第二使能电平和第二非使能电平，第二使能电平跳变至第二非使能电平为第二跳变沿；驱动电路用于：第一扫描线输出第一使能电平时，控制时钟线输出第二使能电平，第二使能电平晚于第二使能电平，与至少部分选通电路连接的第二时钟线的第二跳变沿不早于第一跳变沿。早于第一跳变沿。早于第一跳变沿。