2.掌握计数器电路的分析，设计方法及应用；
3.掌握序列信号发生器的分析，设计方法及应用
2 设计任务
2.1加法计数器
1.设计一个循环型3位2进制加法计数器，其中无效状态为（000，001），组合电路选用与门和与非门等。
2.根据自己的设计接线。
3.检查无误后，测试其功能。
2.2序列信号发生器
1.设计一个能循环产生给定序列的序列信号发生器，其中发生序列（0001），组合电路选用与门和与非门等。
2.根据自己的设计接线。
3.检查无误后，测试其功能。
2.3 256进制的加法器
1.设计一个140进制的加法器并显示计数，选用两片74L163芯片设计电路。
2.根据自己的设计接线。
3.检查无误后，测试其功能。
3 设计原理
3.1加法计数器
1.计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部件。计数器按长度可分为：二进制，十进制和任意进制计数器。计数器不仅有加法计数器，也有减法计数器。如果一个计数器既能完成累加技术功能，也能完成递减功能，则称其为可逆计数器。在同步计数器中，个触发器共用同一个时钟信号。 2.时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的次态方程；再根据给定初态，一次迭代得到特征转换表，分析特征转换表画出状态图。
3.CP是输入计数脉冲，所谓计数，就是记CP脉冲个数，每来一个CP脉冲，计数器就加一个1，随着输入计数脉冲个数的增加，计数器中的数值也增大，当计数器记满时再来CP脉冲，计数器归零的同时给高位进位，即要给高位进位信号。
3.2序列信号发生器
1.序列是把一组0,1数码按一定规则顺序排列的串行信号，可以做同步信号地址码，数据等，也可以做控制信号。
2.计数型序列信号发生器是在计数器的基础上加上反馈网络构成。要实现序列长度为M序列信号发生器。其设计步骤为：
a.先设计一个计数模值为M的计数器；
b.再令计数器每一个状态输出符合序列信号要求；
c.根据计数器状态转换关系和序列信号要求设计输出组合网络
3.3用集成芯片设计一个256进制的加法器
选取两片74LS163芯片设计140进制加法计数器。74LS163具有以下功能：
a异步清零功能道路检测
当时，计数器清零。在时，其他输入信号都不起作用，由时钟触发器的逻辑特性知道，其异步输入端信号是优先的，正是通过复位计数器也即使异步清零的。
b同步并行置数功能
沐浴粉 当、时，在CP上升沿操作下，并行输入数据进入计数器，使
。
c二进制同步加法计数功能
当时，若,则计数器对CP信号按照8421编码进行加法计数。
d保持功能
当时，若,则计数器将保持原来状态不变。对于进位信号有两种情况，如果,那么;若是,则。
植物水4实验步骤
4.1加法计数器
1.根据要求有其状态图如下图2所示。
图1 状态图
无线图像传输2.选择触发器，求时钟方程、输出方程、状态方程
a 选择触发器
由于触发器功能齐全、使用灵活，在这里选用3个CP下降沿触发的边沿JK触发器。
b 求时钟方程
采用同步方案，故取
宠物餐具CP0=CP1=CP2=CP （1.1）
CP是整个要设计的时序电路的输入时钟脉冲。
c 求输出方程
确定约束项
由所给题目有无效状态为001,010其对应的最小项为和是约束项。
由图2所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出输出信号Y的卡诺图，如图3所示。
Q1nQ0n
Q2n 00 01 11 10
0
gammaproteobacteria
1
图2 Y的卡诺图
显然，根据图3 得 (1.2)
d求状态方程
由图2所示状态图可直接画出如图4所示电路次态Q2n+1Q1n+1Q0n+1卡诺图。再分解开便可得到如图5所示各触发器的卡诺图。
Q1nQ0n
Q2n 00 01 11 10
0
1
图3 次态Q2n+1Q1n+1Q0n+1卡诺图
Q1nQ0n
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议