存储器、读取设置突发操作的执行方法及存储器操作方法与流程

1.本公开内容有关于一种集成电路存储器，包含非易失性nand型快闪存储器及其操作，特别是有关于一种通过实施读取设置突发命令在nand型快闪存储器中执行读取设置操作，以减少电压阈值分布随时间产生偏差的技术。

背景技术：

2.nand型快闪存储器所面临的问题为，存储单元的阈值电压将随时间产生偏差，且最终无意地改变存储单元的逻辑状态。举例来说，此阈值电压的偏差可因为从另一列的存储单元读取数据，而发生在一特定列的存储单元。尽管可以使用错误校正码(error correcting codes，ecc)来校正因为存储单元的逻辑状态在无意中改变而发生的读取错误，校正错误的能力仍有限。
3.因此，有需要防止nand型快闪存储器中存储单元的阈值电压发生偏差。
4.公开内容
5.本公开内容的一方面为一存储器，包括一存储单元阵列以及多个控制电路。该存储单元阵列包含多个区块。多个控制电路包含逻辑，以执行下列操作：解码一读取设置突发命令，以识别一读取设置区块集合中的一第一读取设置区块的一地址和作为读取设置操作的候选的读取设置区块的一数量；以及响应于该读取设置突发命令的解码，在该读取设置区块集合的多个读取设置区块执行一读取设置突发操作。
6.本公开内容的另一方面为一读取设置突发操作的执行方法，适用于一存储器，其中，该存储器包含一存储单元阵列，该存储单元阵列包含多个区块，该方法包含：解码一读取设置突发命令，以识别一读取设置区块集合中的一第一读取设置区块的一地址和作为读取设置操作的候选的读取设置区块的一数量；以及响应于该读取设置突发命令的解码，在该读取设置区块集合的多个读取设置区块执行一读取设置突发操作。
7.本公开内容的另一方面为一存储器操作方法，包含：将一存储器的一读取设置区块集合识别为一读取设置操作的候选；产生一读取设置突发命令，以识别该读取设置区块集合中的一第一读取设置区块的一地址和作为读取设置操作的候选的读取设置区块的一数量；发送所产生的该读取设置突发命令至该存储器，以在该读取设置区块集合中的多个读取设置区块上启动一读取设置突发操作的执行。
8.为了让本发明的其他方面及优点更明显易懂，特举出下述的附图、详细的说明书来进行说明。
附图说明
9.图1是具有区块和子区块架构的立体垂直nand结构的透视图。
10.图2是可以经由使用图1所示的结构来实施的nand快取存储单元的区块的电路示意图。
11.图3绘示可在本公开所述装置中使用的感测放大器以及位线偏压电路的简易图。
12.图4是根据本公开所述实施例绘示的存储器平面的分段的框图。
13.图5是根据本公开所述实施例绘示的包含多个平面的存储单元阵列的分段的框图。
14.图6是根据所公开技术的一实施例绘示使用用于识别快闪存储器的读取设置候选区块的第一及第二伫列的示意图。
15.图7是根据所公开技术的一实施例绘示使用用于识别快闪存储器的读取设置候选区块的第一及第二伫列的示意图。
16.图8是根据所公开技术的一实施例绘示的流程图，其描述识别快闪存储器的读取候选区块以及于所识别的读取候选区块上执行读取设置操作。
17.图9根据所公开技术的一实施例绘示的流程图，其描述扫描第二伫列以识别快闪存储器的读取设置候选区块以及于所识别的读取设置候选区块上执行读取设置操作。
18.图10是根据所公开技术的一实施例绘示的流程图，其描述扫描第二伫列以识别快闪存储器的读取设置候选区块以及于所识别的读取设置候选区块上执行读取设置操作。
19.图11是根据所公开技术的一实施例绘示使用一读取设置表来执行读取设置操作的示意图。
20.图12是根据所公开技术的一实施例绘示的流程图，其描述使用错误校正码(error correction code，ecc)来识别读取设置候选区块。
21.图13是根据所公开技术的一实施例绘示的流程图，其描述使用一读取设置许可表来识别读取候选区块以及于所识别的读取候选区块上执行读取设置操作。
22.图14是根据所公开技术的一实施例绘示的用于发送一读取设置突发命令至快闪存储器的一种控制器的简易图。
23.图15是根据所公开技术的一实施例绘示的流程图，其描述产生一读取设置突发命令、发送读取设置突发命令至存储器及存储器根据读取设置突发命令执行读取设置操作。
24.图16是根据所本公开技术的一实施例所述的存储器系统的框图。
25.附图标记说明
26.10：基板
27.11：字线层
28.12：串选择线
29.13：低选择线
30.15：柱
31.18：共源极导体
32.20：全局位线导体
33.21：第一字线叠层
34.22：第二字线叠层
35.201：虚线
36.202：子区块串选择线
37.203：位线
38.318：位线选择晶体管
39.319，322：线
40.320：全局位线
41.321：位线箝位晶体管
42.323：连接节点
43.327，336：晶体管
44.332：感测节点
45.335：通道晶体管
46.337：电容
47.338：感测信号节点/感测脉冲节点
48.339：感测晶体管
49.400：平面
50.405：感测放大器及位线偏压电路的集合
51.410，411，413，414：串选择线/字线驱动器
52.412，mbl0，mbli，mbln：全局位线
53.500：存储器
54.1300：第一伫列
55.1302：第二伫列
56.1500，1600，1700，1900，2000，2200：流程图
57.1502，1504，1506，1508，1510，1512，1514，1516，1602，1604，1606，1608，1701，1702，1704，1706，1708，1902，1904，1906，2002，2202，2204，2206，2208，2210，2212，2214，2216，2218：操作
58.1800：读取设置表
59.2100：快闪存储器
60.2102：控制器
61.2104：循序读取设置区块的数量
62.2106：第一读取设置区块的地址
63.2302：主机端
64.2308：存储器
65.2314，2316，2344：链路
66.2318：输入/输出电路
67.2326：总线系统
68.2328：快取电路
69.2334：命令解码/控制电路
70.2335：状态缓存器
71.2338：页面缓冲电路
72.2345，2346，2365：箭头
73.2348：位线驱动电路
74.2364：方框
75.2366：位线
76.2376a：字线解码器
77.2376b：字线驱动电路
78.2377：字线
79.2378：存储单元阵列
80.2378a：串选择线/地选择线解码器
81.2378b：串选择线/地选择线驱动电路
82.2379：串选择线/地选择线
83.2380：读取设置许可表
84.2382：错误校正码
85.2384：候选表缓冲器
86.bls，blc1，blc2，blc3，blc4：控制信号
87.csl1：共源极线
88.dwlg：低虚拟字线
89.dwls：高虚拟字线层
90.gsl：低选择栅极层
91.ssl0，ssl1，ssln：串选择线
92.vgw1，vgw2：偏压电压
93.wl0，wl1，wl30，wl31，wln-3，wln-2，wln-1，wln，wln+k：字线
具体实施方式
94.请参阅图1～图16，其提供了对本发明实施例的详细描述。
95.图1绘示一种立体半导体装置的透视图，其中立体半导体装置包含在多个垂直nand串(nand string)中的多个存储单元的多个区块以及子区块。立体半导体装置1包含多级堆叠的字线层(word line layer)11，被配置为分别与基板(substrate)10平行的第一字线叠层21以及第二字线叠层22；以及在z方向(如图1所示)上与基板10正交定向且延伸穿过对应的字线叠层的多个柱(pillar)15。多个柱15各自包含一半导体主体，多个半导体主体提供多个串联连接的存储单元的多个通道，其可以是厚度小于10纳米的薄膜通道，其中多个串联连接的存储单元位于nand串配置中的多个柱以及多个字线的交叉处。多个串选择线(ssl)12与基板在y方向(如图1所示)上平行定向且位于字线层11之上。在此例中，第一存储单元区块和第二存储单元区块分别形成于第一字线叠层21以及第二字线叠层22，其中第一字线叠层21以及第二字线叠层22分别耦接于不同组的nand串。每条串选择线交会于一对应区块中的多个柱的一集合中的一子集合(例如，一或多列)，其中于该对应区块中的每个子存储单元区块形成于耦接至对应的串选择线的一柱的子集合。
96.此结构还包含多个平行的全局位线(global bit line)导体20，位于在x方向(如图1所示)上延伸且与基板平行的一层，且在多个串选择线的上方。每个全局位线导体叠加在横跨多个区块的一个阵列中对应的一行柱上，且每一行都包含各个串选择线的柱的子集合的一个柱。
97.柱和串选择线的每个交会点定义了柱的选择栅极(select gate)，用于连接到对应的位线。每个柱皆在多个位线导体之一者的下方，且皆通过柱的选择栅极耦接至多个位线导体之一。
98.多个低选择线(低选择栅极(lower sg))13形成于字线层11的下方，以将多个柱耦接至一或多条源极线，例如，共源极导体18。共源极导体可通过多个区块之间的多个垂直连接(vertical connection)或以其他方式被连接至偏压电路系统
99.图1的结构为包含多个存储单元区块以及多条位线的一种存储器的一个例子。每个区块包含一组字线(即，图1中的一个叠层)。一个nand串集合具有多个串选择栅极，用于耦接于多条位线中的多条对应位线。一区块的一个nand串集合中的每个nand串皆连接至一组字线。图1的结构同时也是多个存储单元区块中的每个区块皆包含多个子区块的一种存储器的一个例子。每个子区块包含一区块的一个nand串集合的不同子集合。于这个例子中，每个子区块的不同nand串子集合可操作地连接到对应的子区块串选择线，其中多个栅极电压可通过子区块串选择线来被施加于子区块的不同子集合中的多个nand串的多个串选择栅极。
100.于图1所绘示的结构中，可以通过一种操作来限制多个通道半导体材料随着时间变化的电阻率的影响。举例来说，在一些存储器结构中，当对多个存储单元进行编写时，通道多晶硅(channel polysilicon)被施加电压应力(stressed)，使得编写所设定的阈值(threshold)是以受电压应力下的电阻率作为依据。为了解决此问题，一施压读取偏压(stress read bias)可被用于施加电压应力至多个存储单元以进行读取。在施压读取之后，通道可以在一段期间内保持接受电压应力，例如，10分钟左右。如此一来，可以在不需要另一施压读取偏压的情况下，在该期间内读取存储单元。
101.图2绘示一种立体nand型装置中的一存储单元区块的示意图。立体nand型装置可包含多个区块，且一区块包含多个子区块。在此示意图中，多个全局位线mbl0～mbln覆盖于按照多个列和多个行排列的一nand串阵列。每个nand串包含一串串联连接的多个存储单元(例如，多个介电电荷捕捉存储单元(dielectric charge trapping memory cells))，在一对应位线以及一参考线(例如，共源极线(common source line)csl)之间。在一些实施例中，一个区块的共源极线可以用作一或多条参考线，且可耦接于偏压电路系统，其中多个操作电压可通过偏压电路系统应用于存储器的多种操作之中。
102.举例来说，在一种立体nand型配置中，图2所示的区块的多个nand串的集合对应于图1的多个柱。在此例中，多个nand串耦接于多个字线wl0～wln+k的对应叠层，其中，每个字线皆在其所处层耦接于区块的所有nand串中的多个存储单元。在字线wln处，每个字线层皆有的平面结构以虚线201表示。因此，区块中位于一给定字线(例如，wln)的一层中的所有存储单元皆耦接于该给定字线，使得这些存储单元可经由施加于该给定字线的电压而启动(activate)。
103.此外，每个nand串皆包含一对应的子区块串选择线(例如，202)，用以将nand串连接至多个位线中的一特定的位线(例如，203)。
104.多个子区块串选择线ssl0～ssln可操作地分别耦接于多个不同的nand串子集合的串选择栅极，以将多个栅极电压施加至多个子区块串选择栅极，其中每个nand串子集合包含存储单元区块的一个子区块。
105.此外，每个nand串包含一对应的低选择栅极(lower select gate)，用以将nand串连接至共源极线或者用以实现共源极线的一或多条参考线之一。在此例中，一低选择栅极层(lower select gate layer)gsl耦接于区块中的多个nand串的所有低选择栅极。在另一
例子中，区块中可包括多条低选择栅极线(lower select gate line)，用以连接至多个低选择栅极。
106.在此例中，一低虚拟字线(lower dummy word line)dwlg位于低选择栅极层gsl和最下方的字线层wl0之间，且一高虚拟字符层(upper dummy word layer)dwls位于串选择线ssl0～ssln和最上方的字线层wln+k之间。
107.在图2的电路中，为了选择区块中特定的一个存储单元，一子区块串选择线将启动一子区块，其中子区块串选择线将所选子区块中的每个nand串连接至多个位线中的对应的位线。除此之外，一字线层也会被选择，以选择所选子区块中的每个nand串上位于所选字线的该层中的一个存储单元。通过选择对应于所选存储单元所在的nand串的一个位线，将可启动所选存储单元。此配置通过其对应的位线以及字线层，从而能启动(activation)并列的多个存储单元，且并列的多个存储单元的每一存储单元位于所选子区块的多个nand串中的对应的一nand串。
108.本公开中使用的“启动(activate)”意味着施加一特定偏压，从而使连接的多个存储单元(cells)或开关(switches)生效。此偏压依据操作或存储器设计可高可低。为达说明的目的，“充电(charging)”的用词可指将节点驱动至较高的电压，也可指将节点驱动至较低的电压。在部分实施例中，较低的电压包含接地(ground)电压或负(negative)电压。
109.本公开所述的一种nand型区块可通过使用立体nand型存储器技术来实现，也可以通过使用二维nand型技术来实现，其中nand型区块在逻辑上横跨多个二维nand型存储单元阵列来形成。
110.图3绘示一种感测放大器以及位线偏压电路的结构，其中位线偏压电路可用以将偏压电压施加至多个位线中的各个位线。一页面缓冲器(page buffer)可包含一个感测放大器以及位线偏压电路，且每个位线耦接于阵列中的所选区块。
111.图3中的电路连接至全局位线320。一位线选择晶体管318具有连接于全局位线320的一第一源极/汲极端以及一第二源极/汲极端。位线选择晶体管318的栅极连接于线319上的控制信号bls。一位线箝位晶体管321具有连接于晶体管318的第二源极/汲极端的一第一源极/汲极端以及连接于连接节点323的一第二源极/汲极端。位线箝位晶体管321的栅极连接于线322(接收控制信号blc1)，其中未示于图中的电路将偏压电压施加于线322，以在预充电操作或其他操作中控制全局位线mbl的电压位准。一晶体管327用于将节点323连接至控制信号blc2，其中未示于图中的电路将偏压电压施加于接收控制信号blc2的线。一通道晶体管335连接于连接节点323以及一感测节点332之间。
112.通道晶体管335经由一控制信号blc3控制，以控制连接节点323是否连接至感测节点332。一晶体管336连接于感测节点332以及一偏压电压vgw2之间，且经由一控制信号blc4控制。一电容337(电容值)从感测节点332耦合至一感测信号节点338。一感测晶体管339具有连接至感测节点332的一栅极、连接至感测脉冲节点338的一第一载流端(first current carrying terminal)以及提供一感测放大器输出的一第二载流端(second current carrying terminal)，且可连接至一页面缓冲器的多个锁存器(latches)。
113.在读取操作或其他操作中，可操作晶体管318、327和321在所选位线上设定一偏压电压位准，来满足特定操作。
114.图4和图5是根据可应用本公开所述技术的一示例所绘示，在平面、区块及子区块
层级上的一存储器装置中的一存储单元阵列的一部分。所述技术包含读取设置操作(read setup operations)的应用，其包含将偏压电压同时施加于多个存储单元，用于为后续的读取操作调节多个存储单元，且还能预防多个存储单元的电压阈值偏差。前述调节动作可调节存储单元，以使门槛电压匹配或接近于前述编写操作中建立的门槛电压。
115.图4绘示一存储单元阵列中的一单一平面400的配置。平面(plane)400包含多个区块(block)0～b。每个区块皆包含多个子区块(sub-block)。因此，区块0包含多个子区块00至0n，区块1包含多个子区块10至1n，区块(b-1)包含多个子区块(b-1)0至(b-1)n，且区块b包含多个子区块b0至bn。
116.多个全局位线(mbls)412重叠平面中的所有区块，且被平面中的所有区块共用。感测放大器(sense amplifiers)和位线偏压(bit line bias)电路的集合405(例如，图3)可为页面缓冲电路的一部分，且耦接于多个全局位线412，藉此可将偏压电压施加至全局位线412以支持读取设置操作。感测放大器和位线偏压电路的集合405由平面中的所有区块共用。每个区块皆包含对应的串选择线/字线驱动器(ssl/wl drivers)410、411、413、414，藉此可施加偏压电压以支持读取设置操作。此外，一共源极线驱动器可被应用于每个区块。
117.在一些实施例中，在一给定平面中，一次仅能将读取设置操作应用于一个区块。于其他实施例中，在一给定平面中，读取设置操作能同时应用于多个区块。在其他实施例中，适用于具有n个子区块的区块的读取设置操作，能同时应用于大于1且少于n个子区块。在其他实施例中，读取设置操作能同时应用于平面中的一个区块的一或多个子区块或另一个区块的一或多个子区块。
118.图5绘示具有多个平面(plane)的存储器(memory chip)500，在此例中，包含平面0、平面1、平面2及平面3。每个平面皆包含不同的页面缓冲器(page buffer)电路，例如：页面缓冲器0、页面缓冲器1、页面缓冲器2及页面缓冲器3。多个页面缓冲器耦接到未绘示的输入/输出电路系统，其用于支持多个平面上的高处理量存储器操作。如图所示，每个平面皆包含多个区块(block)。平面0包含区块00、区块01、区块02、区块03等，平面1包含区块10、区块11、区块12、区块13等，平面2包含区块20、区块21、区块22、区块23等，且平面3包含区块30、区块31、区块32、区块33等。
119.如参阅图5所进行的讨论，读取设置操作能应用于单一平面中的一或多个区块以预防存储单元的电压阈值偏差，进而使门槛电压匹配或接近于前述编写操作中建立的门槛电压。在一些实施例中，读取设置操作也能同时应用于一平面中的一或多个区块以及另一平面中的一或多个区块。读取设置操作还能同时应用于一平面的一区块中的一或多个子区块以及另一平面的一区块中的一或多个子区块。此外，读取设置操作能应用于子区块、区块及平面单元以外的其他读取设置单元，以满足特定的存储器配置。
120.图6到图11绘示在本文所述的读取设置操作中同时被应用于并列的多个存储单元的读取设置偏压安排(read setup bias arrangements)的替代实施例。通过试误法或模拟，可基于存储单元阵列的存储器结构来决定应用于读取设置操作中的偏压安排。一般来说，应该设置应用于读取设置操作中的偏压安排，从而预防储存于存储单元内的电荷受到可导致数据损失的数量的干扰。一般来说，这样的偏压安排具有的电压大小，大致相等于施加于正常读取操作中的电压大小。
121.图6到图16是可用来执行本公开所述的读取设置程序的操作的示例以及流程图，
其将偏压安排并列施加或同时施加至多个存储单元。例如，至耦接于一单一位线的多个存储单元、至一子区块中的所有存储单元、至一区块中的所有存储单元、至多个子区块中的所有存储单元或至多个区块中的所有存储单元。
122.此外，图6到图16是绘示一存储器控制器或一存储器装置所执行的逻辑的示例和流程图。逻辑可以由经计算机程序编程的处理器来实现，其中计算机程序储存于电脑系统可存取的存储器中，且计算机程序可由处理器来执行，可由包含现场可编程集成电路(field programmable integrated circuits)的专属逻辑硬件(dedicated logic hardware)来执行，也可由专属逻辑硬件和计算机程序的组合来执行。可以理解的是，在不影响所实现功能的情况下，本文所有流程图中的许多步骤可以被组合、被并列执行或以不同顺序执行。也可以理解的是，在一些情况下，只有做出一些必然的改动，重新安排的步骤才能获得相同的结果。还可以理解的是，在其他情况下，只有满足一些必然的条件，重新安排的步骤才能获得相同的结果。此外，可以理解的是，本文的流程图只示出与理解所公开技术相关的步骤。可以理解的是，为了完成其他功能的多个额外步骤可以在所示步骤之前、之后以及之间执行。
123.图6是根据所公开技术的一个实施例绘示用于识别一立体快闪存储器(3d flash memory)的多个读取设置候选区块的第一及第二伫列的使用示意图。
124.具体而言，图6绘示了一第一伫列1300，其可以是一先进先出(first-in first-out，fifo)伫列1300；以及一第二伫列1302，其可以是一最近最少使用(least recently used，lru)伫列1302。第一和第二伫列1300、1302可以是其他类型的伫列，例如，环形(circular)伫列、优先(priority)伫列或双端(double-ended)伫列。第一和第二伫列1300、1302可以通过使用一链表(linked list)且通过使用多个链表指针(linked list pointers)指出链表中的位置来实现。
125.如图所示，第一和第二伫列1300、1302包含多个位置，其中多个位置包含一前面(最前面)位置、多个中间位置及一后面(最后面)位置。图6绘示第二伫列1302比起第一伫列1300具有更多位置(例如，第二伫列1302的“尺寸(size)”大于第一伫列1300)。但这仅为一个示例。第一伫列1300可以具有与第二伫列1302相同数量的位置(例如，第一和第二伫列1300、1302的“尺寸”相同)，或者其比起第二伫列1302可以具有更多位置(例如，第一伫列1300的“尺寸”大于第二伫列1302)。
126.第一伫列1300中的位置是用于识别被存取的(例如，读取操作)快闪存储器的区块。随着新的快闪存储器的区块被存取，其标识符(例如，区块#12)将被添加至第一伫列1300的后面位置(请参见图6的项目1)。为了替新的标识符腾出空间，其他标识符将往第一伫列1300的前面移位。在此例中，由于区块#12被存取，区块#12的标识符被新添加至第一伫列1300的后面位置，导致其他标识符将往第一伫列1300的前面移位。若第一伫列1300的位置已被占满，则存储器区块的一个标识符将随着移位而消去(例如，区块#45的标识符将从第一伫列1300中消去，请参见图6的项目2)。在前述示例的一替代方案中，第一伫列1300可被实现为一链表以及可更新的多个链表指针，以达成相同结果。
127.在将快闪存储器区块的一标识符添加到第一伫列1300之前，所公开技术检查第一伫列1300或第二伫列1302是否已经包含了快闪存储器区块的一标识符。若第一伫列1300和第二伫列1302均未包含快闪存储器的特定区块的一标识符，则特定区块的标识符(例如，区
块#12)可被添加至第一伫列1300的最后面位置。
128.若被存取的快闪存储器的特定区块(例如，区块#63)已在第一伫列1300中被识别(且还未在第二伫列1302中被识别)，则特定区块的标识符(例如，区块#63)可被添加至第二伫列1302的最后面位置(请参见图6的项目3)。如前述有关于第一伫列1300的讨论，为了替即将被添加至第二伫列1302的新标识符腾出空间，第二伫列1302中其他区块的标识符将往第二伫列1302的前面移位。若第二伫列1302的位置已被占满，则存储器区块的一个标识符将随着移位而消去(请参见图6的项目4)。举例来说，如图6所示，移位以及添加区块#63的标识符的动作导致区块#27从第二伫列1302中消去。被存取区块的标识符被新添加至第二伫列1302，因而可将其自第一伫列1300移除。例如，如图6所示，区块#63的标识符可以自第一伫列1300移除，以为新的区块标识符腾出空间且预防在第一和第二伫列1300、1302中多次识别同一区块。在此例中，区块#63的移除导致多个区块#12、#00、#11、#60、#31及#28可移位往第一伫列1300的前面。在前述例子的替代方案中，第一和/或第二伫列1300、1302可被实现为一链表以及可更新的多个链表指针，以达成相同结果。
129.图7是根据所公开技术的一实施例绘示用于识别一快闪存储器的多个读取设置候选区块的第一及第二伫列的使用示意图。
130.图7相似于图6，不同在于其提供了不包含于第一伫列1300中但已经包含于第二伫列1302中的快闪存储器的存取区块的标识符的一个示例。因此，若第二伫列1302中的标识符还未位于第二伫列1302中的最后面位置，则标识符可移动至最后面位置(请参见图7的项目5)。举例来说，如图7所示，若区块#42被存取且未被识别于第一伫列1300，但已被识别于第二伫列1302中的非最后面位置，则区块#42的标识符被移动至第二伫列1302中的最后面位置。在此例中，随着区块#42的标识符被移动至第二伫列1302的后面，多个区块#63、#01及#21将移位往第二伫列1302的前面。在前述例子的替代方案中，第一和/或第二伫列1300、1302可被实现为一链表以及可更新的多个链表指针，以达成相同结果。
131.图8是根据所公开技术的一实施例绘示识别一快闪存储器的读取候选区块以及于所识别的读取候选区块上执行读取设置操作的流程图。
132.具体而言，图8绘示包含排列于多个nand串中的多个存储单元所构成的多个区块的一种nand型快闪存储器的操作方法的流程图1500，其中每个区块包含不同的nand串集合。如前所述，每个区块可包含多个子区块，且每个子区块包含不同的nand串子集合。
133.在图8的操作1502，识别所存取的一快闪存储器区块。响应于存储器区块的存取(例如辨识出存取操作)，执行操作1504，在第一伫列1300或第二伫列1302中识别是否有所存取的存储器区块。如前述参见图6～7所进行的讨论，若在第一或第二伫列1300、1302中识别没有所存取的存储器区块，则执行操作1506，更新第一伫列1300以识别存取区块。
134.若在第一或第二伫列1300、1302中识别有所存取的存储器区块(即于操作1504，为“是”)，则执行操作1508，在第一伫列1300中识别是否有所存取的快闪存储器区块。若在第一伫列1300中识别有存取区块(即于操作1508，为“是”)，则执行操作1510，更新第二伫列1302以识别存取区块。如前述参见图6～7所进行的讨论，随着存取区块的标识符添加至第二伫列1302，存取区块的标识符可以自第一伫列1300中移除。此外，如前述，当标识符在操作1506及1510添加至伫列，已存在伫列中的标识符可往伫列的前面移位。
135.若在操作1508于第一伫列1300中识别没有存取区块，则执行操作1512，判断存取
区块应已被包含在第二伫列1302，且接着更新存取区块的标识符于第二伫列1302中的位置，如前述参见图6～7所进行的讨论(例如，标识符的位置被移动至第二伫列1302的后面，且其他标识符可往第二伫列1302的前面移位)。
136.接着，执行操作1514，扫描第二伫列1302以识别有资格作为读取设置候选区块(也可称候选读取设置区块(candidate read setup blocks))的任意存取区块。若识别出区块存在于第二伫列1302中的时间超过(或等于)一预设阈值，则区块可被识别为读取设置候选区块。为判断一区块存在于第二伫列1302中的时间是否超过(或等于)预设阈值，可使用与存在于第二伫列1302中的该区块相关的一时间戳(timestamp)或时间计数器(time counter)。若时间戳或时间计数器指出存在一时间长度(time lapse)超过(或等于)预设阈值，则表示区块存在于第二伫列1302中的时间超过(或等于)预设阈值。用于识别读取设置候选区块的预设阈值可被设定以反映任意时间量。在一示例中，预设阈值可被设为9分钟。因此，若存取区块被识别出位于第二伫列1302超过9分钟，则存取区块将被识别为读取设置候选区块。当区块第一次被识别于第二伫列1302中或当其被移动到第二伫列1302的最后面位置时，被识别及存取的区块的时间戳或时间计数器可被设定为0(如下方讨论，在一扫描程序每次执行时，可更新时间戳或时间计数器)。可相对于区块在第一及/或第二伫列1300、1302被存取及/或识别的一时间点来设定时间戳或时间计数器。例如，被识别及存取的区块的时间戳或时间计数器可被设定，以反映存取区块被识别于第一伫列1300的一时间点(例如，系统时钟时间)。或者，其可被设定以反映存取区块初次被识别于第二伫列1302(例如，当存取区块的标识符被从第一伫列1300移动至第二伫列1302)的一时间点(例如，系统时钟时间)。如参见操作1512所进行的讨论，存取区块的时间戳或时间计数器也可被设定，以反映存取区块的标识符的位置被移动至第二伫列1302的后面的一时间点。其余用于设定及/或改变时间戳或时间计数器的技术也可被实施，例如如下方参见图10～11图所述的技术。作为于第一及/或第二伫列1300、1302中移动区块的标识符的位置的替代方案，以及作为更新如上述链表指针的替代方案，时间戳或时间计数器可响应于特定区块的使用或存取而于第一及/或第二伫列1300、1302中更新。
137.一旦读取设置候选区块被识别，执行操作1516，依识别的设置候选区块，执行读取设置操作。读取设置操作可根据本文所公开的任意技术来执行。在一实施例中，可以考虑其余用于在区块上执行读取设置操作的条件，可能不会在所有的读取设置候选区块上执行读取设置操作。在一实施例中，仅在一部分区块上执行读取设置操作，例如区块的一特定页面。区块的页面可以通过使用前述技术来识别，或者区块的页面可以在区块识别于第一及第二伫列1300、1302时于区块本身的标识符中识别。据此，读取设置操作可以在逐页(page-by-page)的基础上执行。因此，在识别区块上执行的读取设置操作可以包含在区块的一页面、多页面或所有页面上执行读取设置操作。用于在一部分区块(例如，区块的一页面)上执行读取操作的这些技术可通过本文所公开的所有其他的读取设置操作技术来实现。
138.图9是根据所公开技术的一实施例绘示扫描第二伫列来识别快闪存储器的读取设置候选区块以及于所识别的读取候选区块上执行读取设置操作的流程图。
139.具体而言，图9绘示更详细地描述了图8的扫描操作1514的流程图1600。第二伫列1302可根据一预设时间间隔而被周期性地扫描。预设时间间隔可以设定为任意时间。于一示例中，预设时间间隔可为1分钟。第二伫列1302的扫描可从最前面位置开始，且结束于最
后面位置，或者以任意顺序扫描第二伫列1302。每次执行扫描时，第二伫列1302中的所有位置皆可被扫描。
140.在操作1602，在扫描时判断于第二伫列1302中识别的特定区块的时间长度是否大于(或等于)预设阈值(例如，具有被识别出存在于第二伫列1302中的时间大于预设阈值的特定区块)。若所述特定区块的时间长度大于(或等于)预设阈值，则可执行操作1604，将特定区块的标识符添加至读取设置表。接着，执行操作1606，判断第二伫列1302的所有位置是否都已扫描过。若还没(即在操作1606为“否”)，则执行操作1602，检查于第二伫列1302中识别的另一区块的时间长度。
141.另一方面，若在操作1602判断时间长度未超过(或等于)预设阈值，则特定区块的标识符不会添加至读取设置表，且执行操作1606，检查第二伫列1302的所有位置是否都已扫描过。如图所示，一旦第二伫列1302的所有位置都已扫描过(即在操作1606为“是”)，则执行操作1608，发送读取设置命令至存储器，通过在读取设置表中的存储器区块来执行读取设置操作。又例如，在操作1608，从一主机端(例如存储器控制器)发送读取设置命令至存储器2308，使存储器2308的命令解码/控制电路2334接收读取设置命令，接着由存储器2308的一状态机(state machine)排程且在存储器2308上执行。在读取设置操作经初始化及/或被完成后，可清除读取设置表，使得其可在第二伫列1302下次被扫描时(例如，一旦预设时间增量到期，且是时候再次执行扫描操作)被再次填满(repopulated)。
142.图10是根据所公开技术的一实施例绘示扫描第二伫列来识别快闪存储器的读取设置候选区块以及在所识别的读取候选区块上执行读取设置操作的流程图。
143.具体而言，图10绘示流程图1700，其与图9的流程图1600相似，但更进一步地提供了有关于扫描顺序以及增加时间戳(incrementing of the timestamps)的细节。
144.在操作1701，从第二伫列1302的位置n开始扫描。如前述，扫描可从第二伫列1302的最前面、最后面或其他任意位置开始。在此例中，在操作1701，将从第二伫列1302的最前面位置开始扫描，其中n表示第二伫列1302中位置的数量。例如，若第二伫列1302包含用于识别不同存储器区块的12个位置，则在操作1701中n最初可为11。这也可以相反的顺序来进行，其中若第二伫列1302中有12个位置，则n可自0开始增加至11。
145.在操作1701，判断于位置n(例如，位置12，其中n等于11)识别的区块的时间长度是否大于(或等于)预设阈值。
146.在一实施例中，若时间长度未大于(或等于)预设阈值，则执行操作1708，增加与区块的标识符相关联的时间戳或时间计数器。在此特定实施例中，当区块的标识符添加至第二伫列1302时，与区块相关联的时间戳或时间计数器最初将被设定为例如0。接着，当执行操作1708时，将在扫描被设定要重复执行的同一时间增加时间戳或时间计数器。例如，若扫描被设定为每1分钟重複一次，则在每次扫描且识别区块仍低于预设阈值时，时间戳或时间计数器将增加1分钟。最终，与特定区块相关联的时间戳或时间计数器将充分增加，使其等同或大于预设阈值。
147.在另一实施例中，当与特定区块相关联的时间戳或时间计数器是基于特定区块的标识符被添加至例如第二伫列1302的系统时钟时间(或标识符被添加至例如第一伫列1300的时间，或标识符于第二伫列1302中从其中一位置被移动至前面的时间)，操作1708可省略。在此实施例中，因为与特定区块相关联的时间戳或时间计数器可和当前的系统时钟时
间进行比较，来判断是否已经过足够的时间来达到或超过预设阈值，故并不需要执行操作1708。在此实施例中，省略了操作1708。据此，若在操作1701的结果为“否”，则执行操作1704，判断第二伫列1302的最后面位置是否被扫描过。在一实施例中，如前述，第二伫列1302被从最前面位置开始扫描，并在最后面位置结束扫描。因此，若最后面位置已被扫描过，则代表所有位置都已被扫描过。在另一实施例中，或许是从最后面位置开始往最前面位置扫描，此时在操作1704中将判断最前面位置是否有被扫描过。此外，在另一实施例中，在操作1704中，也可单纯判断第二伫列1302中的所有位置是否都有经过扫描。
148.回到操作1701的描述，若时间长度大于(或等于)预设阈值，则执行操作1702，将位于第二伫列1302的位置n的特定区块的标识符添加至读取设置表中。一旦标识符添加至读取设置表中，执行操作1704，判断第二伫列1302的最后面位置是否被扫描过(即，是否所有位置都已经扫描过)。
149.若最后面位置还未被扫描过，则执行操作1706，将n的值减少1，进而在第二伫列1302的下一区块执行操作1701。注意的是，在另一实施例中，在一情况下，例如n从0开始，则在操作1706可增加n的值。此周期将持续直到所有位置都已扫描过
150.一旦扫描过所有位置(即在操作1704为“是”)，则执行操作1608通过在读取设置表中所识别的区块来执行读取没置操作。在执行读取设置操作后，可清除读取设置表，使得下次在预设时间执行扫描时读取设置表能净空。
151.图11是根据所公开技术的一实施例绘示用于执行读取设置操作的一读取设置表的使用示意图。
152.具体而言，图11绘示如何自第二伫列1302填满读取设置表1800。如图所示，第二伫列1302包含例如识别特定区块的12个位置。如前述参见图10所进行的讨论，第二伫列1302的扫描可自最前面位置(例如n＝11)开始，且结束于最后面位置(例如n＝0)，使得每次n减少时更靠近第二伫列1302的最后面位置的下个位置将被扫描。一旦扫描到最后面位置，所述特定的扫描操作即完成，且扫描将于预设时间增量(例如1分钟)后重新开始。
153.此外，如图11所示，第二伫列1302的每个位置皆包含一特定区块(例如区块#06)的一标识符以及对应的一时间戳或时间计数器(例如时间戳(y))。如前述，可以不同方式使用时间戳。例如，时间戳可自0开始，且每当执行扫描时，时间戳或时间计数器可增加一些值(例如，执行扫描时所根据的预设时间增量(predetermined time increment))。替代地，时间戳或时间计数器可为特定区块的标识符被添加至第二伫列1302或第一伫列1300的系统时钟时间。若使用此替代方案，则不需执行操作1708，如前述参见图10所进行的讨论。
154.当执行扫描时，若与特定区块(例如区块#06)相关联的特定时间戳或时间计数器(例如时间戳(y))大于(或等于)预设阈值，则所述特定区块的标识符被添加至读取设置表1800。图11绘示超过预设阈值的二个时间戳或时间计数器，以至于区块#06及#03的标识符被添加至读取设置表1800。
155.读取设置表1800可以具有与第二伫列1302相同数量的位置，使得第二伫列1302的多个位置可一对一映射(one-to-one mapping)至读取设置表1800的多个位置。也可使用无法一对一映射至第二伫列1302的其他类型的读取设置表。一旦扫描迭代(iteration)完成，读取设置操作将在识别于读取设置表1800的区块上执行。如参见图10所提到的，可在执行读取设置操作后清除读取没置表1800，以至于在下个扫描操作开始时其能净空。读取设置
操作能自读取设置表1800的最前面或最后面位置开始，或以任意其他顺序或同时开始。
156.图12是根据所公开技术的一实施例绘示用于识别读取设置候选区块的一错误校正码(error correction code，ecc)的使用示意图。
157.在存储器区块生命周期的前期，因为阈值电压随着时间产生偏差的速率还不至于不可预期，可能还不需执行读取设置操作。因此，在所公开技术的一实施例中，读取设置操作只会在已经充分使用过的区块上执行。
158.图12绘示一流程图1900，其描述使用一错误校正码来识别一错误校正码错误计数(ecc error count)，以判断特定区块是否在执行读取设置操作的各种技术实施之前就已被充分使用过。于操作1902，识别已被存取的一快闪存储器区块。在操作1904，针对特定区块，通过使用错误校正码判断侦测到的错误计数的数量是否大于(或等于)一错误校正码阈值(ecc threshold)。一持续非易失性表可用来持续追踪针对存储器区块所侦测到的错误数量，使得表中的内容可在断电后保留。每次发生错误时，可在表中增加特定区块的ecc错误计数。当判断于操作1902所识别的区块的错误数量大于(或等于)错误校正码阈值，可使用此表。替代地，特定读取操作的错误数量可被追踪，以至于若使用错误校正码侦测的错误数量超过错误校正码阈值，则可在表中识别出为读取操作主体的特定区块。
159.若错误数量(例如，ecc错误计数)大于(或等于)错误校正码阈值，则执行操作1906，将特定区块的标识符添加至一读取设置许可表(read setup permitted list)。接着，将执行操作1902以识别另一区块。若ecc错误计数的数量未大于(或等于)错误校正码阈值(即于操作1904为“否”)，则特定区块的标识符将不被添加至读取设置许可表，且将执行操作1902以识别另一区块。此外，若在操作1904判断特定区块的ecc错误计数的数量大于(或等于)错误校正码阈值，则可在第一或第二伫列1300、1302中识别所述区块，或者其可被识别于读取设置表中(即被识别为一读取设置候选)，无论特定的存储器区块存在于第二伫列1302中的时间是否大于预设阈值，或者无论特定的存储器区块是否已被识别于第一及/或第二伫列1300、1302中任一个。
160.使用ecc错误计数是判断特定的存储器区块是否被充分使用以成为读取设置候选的方式之一。也可考虑其他类型的使用方式，例如，特定区块的编写及抹除(program and erase，pe)周期数。类似于上方有关于ecc错误计数的描述，一表可用来持续追踪每个区块的pe周期数。若pe周期数大于(或等于)一特定区块的一特定pe阈值，则区块的标识符将被添加至读取设置许可表。用于判断特定的存储器区块是否被充分使用的其他技术也可与ecc错误计数及/或pe周期计数一起实施，或单独实施。
161.在所公开技术的一实施例中，在没有使用上述使用第一及第二伫列1300、1302的技术的情况下，读取设置操作可于在读取设置许可表中识别的多个区块上执行。或者，如参见图13的下方描述，读取设置许可表可被整合至使用第一及第二伫列1300、1302的操作中，以判断哪些区块为读取设置操作的候选区块。
162.图13是根据所公开技术的一实施例绘示的一流程图，其描述使用一读取设置许可表来识别一快闪存储器的读取候选区块，及于所识别的读取候选区块上执行读取设置操作。
163.具体而言，图13绘示类似于图9的流程图1600的一流程图2000。流程图2000中的操作1701、1702、1704、1706、1708及1608的说明与图9中的操作相同。因此，在此省略其说明。
164.在图13的操作2002，判断读取设置许可表中是否包含在位置n识别的区块。图12的操作1904及1906描述基于区块的使用量(usage)将特定区块添加至读取设置许可表。若在读取设置许可表中识别出区块，则执行操作1702，将区块的标识符添加至读取设置表。若在读取设置许可表中未识别出区块，则执行操作1704，检查区块n是否为第二伫列的最后面位置。图13的操作可在图12的操作后执行。如参见图12所进行的讨论，区块可基于其使用量，例如ecc错误计数、pe计数
…
等，而被识别在读取设置许可表中。
165.图14是根据所公开技术的一实施例绘示的将读取设置突发命令(read setup burst command)发送至快闪存储器的一种控制器的简易图。
166.具体而言，图14绘示一快闪存储器2100以及一控制器2102。如图所示，快闪存储器2100包含多个区块，其自区块#00开始且结束于区块#n。如前述，每个区块皆包含多个页面。
167.控制器2100可识别或取得信息，其中信息用于识别循序读取设置区块2104的数量以及循序读取设置区块的序列中的第一读取设置区块2106的地址。(循序式或非循序式)读取设置区块可被识别为读取设置操作的候选，其中读取设置操作使用本文所述技术，例如使用第一及第二伫列1300、1302
…
等。此外，读取设置区块也可为非循序存储器区块。循序读取设置区块的“数量”表示快闪存储器2100中作为读取设置操作候选且按顺序排列的区块的实际数量。替代地，控制器2102可识别循序读取设置区块的序列中的第一个和最后一个区块，或者其可识别循序读取设置区块的序列中的第一个和最后一个区块的地址。
168.控制器2102产生一读取设置突发命令，用于识别(1)(循序式或非循序式)读取设置区块集合中的一第一区块的地址及(2)作为读取设置操作的候选的读取设置区块的数量，并将其产生的读取设置突发命令提供给快闪存储器2100。产生的读取设置突发命令可包含额外的信息，如本文所述。替代地，读取设置突发命令可识别一序列的循序读取设置区块中的第一个和最后一个区块，或者其可识别循序读取设置区块的序列中的第一个和最后一个区块的地址。
169.如图14所示，所识别的循序读取设置区块的序列可包含快闪存储器2100的区块#01至#99。于此例中，快闪存储器2100接收的读取设置突发命令可识别区块#01的地址，其中区块#01为循序读取设置区块的序列中的第一读取设置区块。读取设置突发命令也可指出循序读取设置区块的序列中有99个区块，或者非循序读取设置区块集合中有99个区块。
170.响应于接收来自控制器2102的读取设置突发命令，或者响应于读取设置突发命令的解码。快闪存储器2100可接着在读取设置区块集合中的多个读取设置区块上执行读取操作。读取设置突发命令的接收及/或解码在快闪存储器2100上引发一读取设置突发操作，包含在读取设置区块集合中的多个读取设置区块上执行读取操作。
171.控制器2102可为主机端的一部分，如参见图16所进行的详细讨论，其中主机端可为快闪存储器2100的一部分，或可与快闪存储器2100分开。控制器2102也可与主机端分开，且其也可为快闪存储器2100的一部分或与快闪存储器2100分开。控制器2102可通过使用例如，第一级第二伫列1300、1302，来识别或管理识别(循序式或非循序式)读取设置区块的操作，或者其可自另一装置接收用于识别(循序式或非循序式)读取设置区块的信息。控制器2102可发送候选读取设置区块的一读取设置表，来作为读取设置突发命令的一部分或独立于读取设置突发命令。存储器2100可接收、储存以及维护读取设置表。再者，存储器2100可利用读取设置表来在读取设置表中识别的区块上执行读取设置操作。此外，在读取设置表
中识别的区块可包含本文所述的任意区块表中所包含的一些或全部的区块，其中本文所述的任意区块表包含读取设置表1800。存储器2100可在读取设置表中识别的区块上执行读取设置操作。
172.图15是根据所公开技术的一实施例绘示的一流程图，其描述产生读取设置突发命令及发送读取设置突发命令至一存储器，其中存储器根据读取设置突发命令执行读取设置操作。
173.具体而言，图15绘示一流程图2200，流程图2200包含控制器2102及快闪存储器2100执行的各种操作。在一实施例中，于图15左手边的操作(例如，操作2202、2204及2206)可由控制器2102执行，且于图15右手边的操作(例如，操作2208、2210、2212、2214、2216及2218)可由快闪存储器2100执行。然而，本公开技术并不限于图15中所述的操作。例如，图15中的所有操作可由存储器2100本身的部件执行。
174.在操作2202，控制器2102可产生及发送读取设置突发命令至快闪存储器2100。如上方参见图15所进行的讨论，读取设置突发命令识别一地址(address)以及一数量(number)。
175.在操作2202中发送读取设置突发命令之后，控制器2102可发送一轮询信息(polling message)至快闪存储器2100。轮询信息可请求有关于读取设置突发操作之状态的信息。轮询信息在自发送读取设置突发命令以来经过的一预设时间长度之后才被发送，或者其可在发送读取设置突发命令之后立即被发送。替代地，轮询信息在可与读取设置突发命令一起发送。
176.在操作2206，判断控制器2102是否接收来自快闪存储器2100的一信息，用以指示读取设置突发操作已完成。若还未接收到该信息，则可执行操作2204，发送另一轮询信息至快闪存储器2100。若已从快闪存储器2100接收到该信息，则可执行操作2202，产生及发送另一读取设置突发命令至存储器2100。操作2204可选择性地执行，且在操作2202可再次执行之前，控制器2102可仅仅等待直到于操作2206中接收到指示完成的信息。替代地，在操作2202可再次执行之前，控制器2102可等待一预设时间长度。
177.响应于接收来自控制器2102的读取设置突发命令，快闪存储器2100可于操作2208中解码读取设置突发命令，且自第一区块的地址(或第一区块的一页面的地址)开始启动读取设置突发操作。在一实施例中，在操作2208中可设定等同于在读取设置突发命令中识别的数量的一计数器，及设定一当前区块号码(current block number)来识别读取设置区块的序列中的第一读取设置区块。例如，若读取设置突发命令包含识别区块#01的一地址，则当前区块号码识别区块#01。若读取设置突发命令识别读取设置区块的序列中的99个区块，则计数器设定至99。
178.在可选择性执行的操作2210，判断当前区块(通过当前区块号码识别)是否为损坏区块(bad block)。在上方示例中，操作2210将于区块#01上执行，其中区块#01是基于读取设置突发命令中的地址而被识别的。在操作2210，可自一表(list)识别一损坏区块，或使用逻辑及/或电路系统(circuitry)识别一损坏区块。一个区块可基于其性能、使用量或其他因素而被识别为损坏区块。若当前区块(通过当前区块号码识别)不是损坏区块，则执行操作2212，在当前区块上执行读取设置操作。若当前区块(通过当前区块号码识别)被判断为损坏区块，则不会在当前区块上执行读取设置操作(即跳过操作2212)而执行操作2214，以
移往下一区块(例如，当前区块号码加上1)且调整计数器(例如，计数器减去1)。
179.承上方示例，操作2210判断区块#01是否为损坏区块。若区块#01不是损坏区块(即其为完好区块)，则执行操作2212，在区块#01上执行读取设置操作。
180.在操作2214，将区块号码加上1，进而识别区块#02为当前区块，其中区块#02为读取设置区块的序列中的下一区块。在操作2214，还将计数器减去1，使得计数器等于98。在操作2214，若当前区块号码识别读取设置区块的序列中的最后一个区块，则可以不增加当前区块号码。判断当前区块号码是否为读取设置区块的序列中的最后一个区块的其中一种方式，即为使用计数器的值。例如，若在操作2214中计数器的值在减少之前为1，或者若在操作2214中计数器的值在减少之后为0，则可判断当前区块为读取设置区块的序列中的最后一个区块，且可不去增加当前区块号码。
181.在计数器减去1之后，执行操作2216，判断计数器是否等于0。若计数器不等于0，则可于当前区块上执行操作2210及/或操作2212(注意的是，因为用于识别当前区块的号码已在操作2214中更新，故当前区块为不同区块)。计数器也可从低于在读取设置突发命令中识别的数量的一特定数量开始，且可增加至在读取设置突发命令中识别的数量。
182.在上方示例中，当前区块号码目前识别区块#02，且计数器等于98。因此，在操作2216中判断计数器不等于0之后，执行操作2210，判断区块#02是否为损坏区块。如前述，操作2210可选择性地执行。因此，若省略了操作2210，则于操作2214中判断计数器不等于0可导致于操作2212中在目前被识别为当前区块的区块#02上执行读取设置操作。
183.操作2210、2212、2214及2216将持续循环直到计数器等于0(即读取设置区块的序列中的所有区块已被考虑过)。在上方示例中，假设在操作2210中没有识别出损坏区块，这些操作将持续进行直到计数器从99减少至0，并将导致读取设置操作在区块#01至#99上执行。响应于等于0的计数器，可执行操作2218，发送一信息至控制器2102，来指示读取设置突发操作已经完成的。如前述，指示“完成”的该信息可用来允许控制器2102执行操作2202。
184.读取设置区块可为循序式或非循序式，且可通过使用表来识别，例如第一级第二伫列1300、1302
…
等。举例来说，候选读取设置区块的一读取设置表可被维护，且读取设置区块集合可包含读取设置表中的读取设置候选区块。可判断任一个候选读取设置区块是否按照存储器中的地址的顺序来排列。响应于有候选读取设置区块按照顺序来排列的判断结果，按顺序排列的候选读取设置区块可被识别为读取设置区块集合的多个读取设置区块，其中读取设置突发操作是在读取设置区块集合的多个读取设置区块上执行。此外，控制器2102或存储器2100可自读取设置表上识别候选读取设置区块的一第一集合(其中，第一集合包含按照存储器中的地址的顺序来排列二或多个候选读取设置区块)，自读取设置表上识别候选读取设置区块的一第二集合(其中，第二集合包含按照存储器中的地址的顺序来排列二或多个候选读取设置区块，且第二集合包含不同于读取设置表上的候选读取设置区块的候选读取设置区块)，判断候选读取设置区块的第二集合包含比候选读取设置区块的第一集合的数量还多的候选读取设置区块，且将来自第二集合的候选读取设置区块识别为读取设置区块集合的多个读取设置区块，其中读取设置突发操作是在读取设置区块集合的多个读取设置区块上执行。
185.图16是一种存储器系统的简易图，其包含于集成电路上实施的一快闪存储器装置2308以及一主机端2302，其中主机端2302包含用于发行例如读取命令、及带有地址以和待
编写数据的编写命令等命令的逻辑。在一些实施例中，主机端可发行读取设置命令和读取设置突发命令来于存储器装置2308上启动读取设置操作。存储器装置2308可实施于单一集成电路芯片(single integrated circuit chip)上、多芯片模块(multichip module)上、或配置为满足特定需求的多个芯片。
186.此示例的存储器装置2308包含在一集成电路基板上的一存储单元阵列2378，如前述，存储单元阵列2378包含多个区块，每个区块包含多个子区块。存储单元阵列2378可为nand型快闪存储器，通过二维或三维阵列技术实施。
187.在各式各样的实施例中，存储器装置2308可能具有单层存储单元(single-level cells，slc)、或每存储单元储存超过一位的多层存储单元(例如，多层存储单元(multiple-level cells，mlc)、三层存储单元(triple-level cells，tlc)或(xlc))。
188.存储器装置2308包含一存储单元阵列2378，其可为nand型快闪存储器，通过三维阵列技术实施并具有一或多个平面，每个平面具有多个区块，且每个区块具有多个子区块。
189.一字线解码器2376a通过字线驱动电路2376b耦接于存储单元阵列2378中的多个字线2377。选择线/地选择线(ssl/gsl)解码器2378a通过串选择线/地选择线(ssl/gsl)驱动电路2378b，并经由串选择线和地选择线2379耦接于阵列中的靠近位线侧(ssl)和共源极侧(gsl)的串选择栅极。页面缓冲电路2338经由位线驱动电路2348耦接于存储单元阵列2378中的位线2366。在一些实施例中，可以包含行解码电路，用以将数据从位线驱动器传送至选定的位线。页面缓冲电路2338可储存用于在页面编写操作中定义数据图样(data pattern)的多个数据页面，且可包含用于读取及验证操作的感测电路。
190.存储单元阵列的位线可包含全局位线(global bit lines，gbl)和区域位线(local bit lines)。位线通常包含于较高图样层中的金属导体，其穿过阵列中的多个存储单元区块。全局位线连接至nand串，以使电流流入和流出位线，并依次连接至位线驱动电路2348及页面缓冲电路2338。同样地，字线可包含全局字线和区域字线，对应于字线驱动器2376b中的支持电路。
191.在感测操作中，来自页面缓冲电路2338的感测数据通过总线系统2326中的第二数据线被供应快取电路2328，其中快取电路2328通过数据链路(data path link)2316依次耦接于输入/输出电路2318。在此示例中，输入数据通过链路2316提供至快取电路2328，并通过总线系统2326提供至页面缓冲电路2338，以支持编写操作。此外，快取电路2328可包含一候选表缓冲器2384，可储存及维护候选读取设置区块的读取设置表。可从主机端2302一同接收读取设置表以及读取设置突发命令。此外，存储器2308可利用读取设置表，以在读取设置表中识别的区块上执行读取设置操作。
192.输入/输出电路2318通过链路2314(包含输入/输出焊垫(i/o pads))连接，并为数据、地址及命令的通信路径提供目的地，其中目的地位于存储器装置2308的外部。在此示例中，包含主机端2302。输入/输出电路2318通过链路2316提供一通信路径到用于支持存储器操作的快取电路2328。快取电路2328与页面缓冲电路2338(例如使用总线系统2326)进行数据流通信(data flow communication)。
193.控制电路2334连接至输入/输出电路2318，且包含命令解码逻辑、地址计数器、状态机、计时电路及控制各种存储器操作的其他逻辑电路，其中各种存储器操作包含存储单元阵列2378的编写、读取及抹除操作。控制电路信号被分配到存储器装置中的电路，如箭头
2345、2346所示，以支持电路的操作。控制电路2334可包含地址缓存器，以根据需求将地址传送至存储器装置2308的组件，在此图中，包含传送至快取电路2328，及通过链路2344传送至页面缓冲电路2338、字线解码器2376a和串选择线/地选择线解码器2378a。
194.在图16的示例中，控制电路2334包含控制逻辑电路，控制逻辑电路包含用于实现一或多个偏压安排状态机的模块，其用以控制通过方框2364中的一或多个电压源所产生或提供的偏压的应用，包含读取设置、读取、抹除、验证及编写电压，包含预充电电压、通道电压及本公开所述的其他偏压电压，至字线驱动电路2376b及位线驱动电路2348，以进行一组可选择的编写、读取设置及读取操作。偏压电压如箭头2365被施加至存储器装置2308的组件，以根据需求支持操作。
195.控制电路2334可包含本领域中已知，使用包含状态机的专用逻辑电路系统来实现的模块。在另一实施例中，控制电路2334可包含使用被实施于同一集成电路上的通用处理器来实现的模块，其用以执行计算机程序来控制存储器装置2308的操作。在又一实施例中，可以利用专用逻辑电路系统和通用处理器的组合来实现控制电路2334中的模块。
196.快闪存储单元阵列2378可包含建构来使每个存储单元可以储存多个位的浮闸存储单元或介电电荷捕捉存储单元。其通过建构多个编写阶层来实现，而多个编写阶层则是与用来构成存储单元的阈值电压vt的储存电荷量相对应。此技术可用于一存储单元储存一位的快闪存储器，及用于一存储单元储存多位和一存储单元储存一位的其他存储器技术中。在其他实施例中，存储单元可包含可编写的电阻式存储单元、相变式存储单元和其他类型的非易失性和易失性存储单元技术。
197.在图示的实施例中，主机端2302耦接至存储器装置2308上的链路2314以及未绘示的其他控制端，例如芯片选择端等，并可向存储器装置2308提供命令或指令。在一些实施例中，主机端2302可使用共享地址和数据线，并使用串行总线技术(serial bus technology)耦接至存储器装置2308。主机端2302可包含通用处理器、专用处理器、用来作为存储器控制器的处理器，或使用存储器装置2308的其他处理器。主机端2302的全部或部分可以在与存储器所在的集成电路上实现。存储器控制器可执行于图6至图15所述的部分或全部操作。主机端2302(例如存储器控制器)更可包含错误校正码(ecc)电路2382。错误校正码电路2382可用来执行如图12所述的操作。具体而言，例如，错误校正码电路2382可用(例如使用错误校正码信息)来识别已检测到多个错误的存储器区块，其中多个错误的数量大于(或等于)错误校正码阈值。或者，错误校正码电路2382可用来判断是否在存储器区块上检测到数量大于(或等于)错误校正码阈值的多个错误。
198.主机端2302可基于来自应用程序的请求而更新储存在存储器中的数据。通常，主机端2302可包含执行存储器管理功能的程式，在部分实施例中，存储器管理功能包含用以控制或支持本公开所述的读取设置操作的功能。其余存储器管理功能可包含例如管理第一和第二伫列、识别读取设置候选、管理时间戳、管理读取设置表及读取设置许可表、及管理本公开所述与判断读取设置候选相关的信息及相关联的操作及读取设置突发命令。额外的存储器管理功能可包含耗损平均(wear leveling)、损坏区块修复(bad block recovery)、功率损失修复(power loss recovery)、垃圾收集(garbage collection)、错误校正(error correction)等。主机端2302还可包含应用程序、文件系统、快闪转换层程序(flash translation layer programs)及其他可产生储存于存储器中的数据状态信息的组件，其
中状态信息包含发行用于编写具有地址的数据及待编写数据的命令。
199.在图16所示的示例中，存储器装置包含一组状态缓存器2335，以储存用于读取设置操作的多个参数。这些参数可定义待施加的电压位准，看是导通或关断串选择和地选择栅极，及脉冲持续时间(pulse durations)等。这些参数也可包含一开始平面和区块地址(starting plane and block address)及一个范围的区块地址(或其他读取设置单元的地址)，以作为特定读取设置操作的主体。这些参数可包含多个指示器，用以在读取设置操作中同时启动平面、平面中的区块及区块中的子区块。这些参数的部分或全部可由读取设置命令及/或读取设置突发命令提供，且可储存于芯片上作为配置数据(configuration data)。
200.主机端2302(例如存储器控制器)也可包含第一伫列1300、第二伫列1302、读取设置表1800及读取设置许可表2380。主机端2302可以本公开所述的各种方式实现第一伫列1300、第二伫列1302、读取设置表1800及读取设置许可表2380。替代地，存储器装置可包含第一伫列1300、第二伫列1302、读取设置表1800、读取设置许可表2380及控制电路2334中的部分或全部，且可利用第一伫列1300、第二伫列1302、读取设置表1800及读取设置许可表2380中的部分或全部，与读取设置参数2335一起执行本公开所述的读取设置操作。
201.存储器装置上的状态机可存取读取设置参数，且执行读取设置操作，包含地址产生(address generation)及施加偏压电压至存储单元阵列以维持整个存储器的读取就绪状态。这操作可包含在可以同时进行读取设置操作的一或多个平面中的区块图样。这操作可以被配置以在没有外部控制的情况下，横截阵列或部分阵列作为背景操作。这操作可以被配置以响应于读取设置命令及/或读取设置突发命令进行操作。通过读取设置操作，携带读取设置参数及识别阵列中待操作的区段。读取设置命令及/或读取设置突发命令可由例如主机端中的存储器控制器产生。存储器控制器用以监控区块状态，例如识别读取设置候选区块及发送用于在读取设置操作中识别读取设置候选区块的命令，及识别在耗损平均操作中的冷却区块(cold block)为陈旧区块(stale block)，且可发送识别陈旧区块的命令，或可在存储单元阵列闲置或即将闲置的一时间间隔中发送命令。状态机可在存储器装置上设定一就绪/忙碌引脚(ready/busy pin)，以示意存储器控制器上的控制程序来协调读取设置操作。
202.本公开所述技术可以高速执行读取设置操作，且相比于现有技术能更频繁的执行，从而通过维持存储单元于具有于编写操作中设定的阈值的情况下来改进存储单元操作窗。这些技术特别有益于大型高密度存储器系统。例如，若一区块中有多个子区块，则一区块中的所有子区块可同时进行读取设置操作，以改进操作速度。再者，若一存储器平面中有多个区块，则多个区块可同时进行读取设置操作，以改进操作速度。再者，若一存储器装置中有多个平面，则多个平面中的区块或子区块可同时进行读取设置操作，以改进操作速度。
203.虽然本公开内容已以实施方式公开如上，然其并非用以限定本公开内容，本领域技术人员在不脱离本公开内容的精神和范围内，可作各种更动与润饰，因此本公开内容的保护范围应以随附的权利要求的保护范围为准。

技术特征：

1.一种存储器，其特征在于，包含：一存储单元阵列，包含多个区块；以及多个控制电路，包含逻辑，以执行下列操作：解码一读取设置突发命令，以识别一读取设置区块集合中的一第一读取设置区块的一地址和作为读取设置操作的候选的读取设置区块的一数量；以及响应于该读取设置突发命令的解码，在该读取设置区块集合的多个读取设置区块执行一读取设置突发操作。2.根据权利要求1所述的存储器，其特征在于，该读取设置区块集合由多个循序读取设置区块组成。3.根据权利要求2所述的存储器，其特征在于，该数量代表该些循序读取设置区块的数量，且该读取设置突发操作包含：从该第一读取设置区块上开始对该读取设置区块集合的该些循序读取设置区块执行读取设置操作，其中该第一读取设置区块通过该读取设置突发命令中的该地址识别；以及持续按照该些循序读取设置区块的一序列的顺序执行读取设置操作，直到执行读取设置操作的循序读取设置区块的数量等于在该读取设置突发命令中识别的该数量。4.根据权利要求3所述的存储器，其特征在于，该读取设置突发操作还包含：在于该些循序读取设置区块的各个读取设置区块上执行读取设置操作之前，分别判断每个循序读取设置区块是否为损坏区块；以及若该循序读取设置区块被判断为损坏区块，跳过对该循序读取设置区块的读取设置操作，且继续按照该序列的顺序对该序列中的下一个读取设置区块执行该读取设置突发操作。5.根据权利要求2所述的存储器，其特征在于，该数量代表多个循序读取设置区块的数量，且该读取设置突发操作包含：根据接收到的该读取设置突发命令中的该地址，识别该第一读取设置区块为一当前读取设置区块；将一计数器设定为等于该读取设置突发命令中的所识别的该些循序读取设置区块的数量，其中该些循序读取设置区块的数量大于1；以及在该计数器等于0之前，执行下列操作：判断该当前读取设置区块是否为损坏区块；若该当前读取设置区块不是损坏区块，在该当前读取设置区块上执行读取设置操作；若该当前读取设置区块不是循序读取设置区块中的最后一个区块，将该当前读取设置区块识别为该些循序读取设置区块的序列中的一下一个区块；以及将该计数器减去1。6.根据权利要求1所述的存储器，其特征在于，该操作还包含：接收多个候选读取设置区块的一读取设置表；以及在一候选表缓冲器中，储存且维护所接收的该些候选读取设置区块的该读取设置表，其中该读取设置区块集合识别该读取设置表中的该些候选读取设置区块的一个或多个。7.根据权利要求6所述的存储器，其特征在于，该操作还包含：判断该些候选读取设置区块中的任一个是否按照该存储器所寻址的序列顺序排列；以
及若该些候选读取设置区块按照序列顺序排列，将按照序列顺序排列的该些候选读取设置区块识别为该读取设置区块集合的该些读取设置区块，其中该读取设置突发操作在该读取设置区块集合的该些读取设置区块上执行。8.根据权利要求6所述的存储器，其特征在于，该操作还包含：从该读取设置表中识别候选读取设置区块的一第一集合，其中该第一集合包含按照存储器所寻址的序列顺序排列的二或多个候选读取设置区块；从该读取设置表中识别候选读取设置区块的一第二集合，其中该第二集合包含按照存储器所寻址的序列顺序排列的二或多个候选读取设置区块，该第二集合中的候选读取设置区块不同于该第一集合中的候选读取设置区块；判断该第二集合中的候选读取设置区块多于该第一集合中的候选读取设置区块；以及将该第二集合中的候选读取设置区块识别为该读取设置区块集合的该些读取设置区块，其中该读取设置突发操作在该读取设置区块集合的该些读取设置区块上执行。9.根据权利要求6所述的存储器，其特征在于，该读取设置表从一最近最少使用伫列(least recently used，lru)产生，且该最近最少使用伫列(least recently used，lru)根据该存储器中的多个区块的使用来识别该存储器中的该些区块。10.根据权利要求9所述的存储器，其特征在于，该读取设置表产生，以从该最近最少使用伫列(least recently used，lru)识别候选读取设置区块，该最近最少使用伫列(least recently used，lru)在超过一预设阈值的一期间内未曾被存取。11.一种读取设置突发操作的执行方法，适用于一存储器，其中，该存储器包含一存储单元阵列，该存储单元阵列包含多个区块，其特征在于，该方法包含：解码一读取设置突发命令，以识别一读取设置区块集合中的一第一读取设置区块的一地址和作为读取设置操作的候选的读取设置区块的一数量；以及响应于该读取设置突发命令的解码，在该读取设置区块集合的多个读取设置区块执行一读取设置突发操作。12.一种存储器操作方法，其特征在于，该方法包含：将一存储器的一读取设置区块集合识别为一读取设置操作的候选；产生一读取设置突发命令，以识别该读取设置区块集合中的一第一读取设置区块的一地址和作为读取设置操作的候选的读取设置区块的一数量；发送所产生的该读取设置突发命令至该存储器，以在该读取设置区块集合中的多个读取设置区块上启动一读取设置突发操作的执行。13.根据权利要求12所述的方法，其特征在于，该方法还包括：发送一轮询信息至该存储器，以请求有关于该读取设置突发操作的状态的信息；以及自该存储器接收表示该读取设置突发操作未完成的一回应信息。14.根据权利要求12所述的方法，其特征在于，该方法还包括：发送一轮询信息至该存储器，以请求有关于该读取设置突发操作的状态的信息；自该存储器接收表示该读取设置突发操作完成的一回应信息；以及若接收到表示该读取设置突发操作完成的该回应信息，产生且发送一下一个读取设置突发命令至该存储器。
15.根据权利要求12所述的方法，其特征在于，该方法还包括：发送一轮询信息至该存储器，以请求有关于该读取设置突发操作的状态的信息；以及若未在一预设期间内自该存储器接收到一回应信息，判断该读取设置突发操作未完成。16.根据权利要求12所述的方法，其特征在于，该读取设置区块集合由多个循序读取设置区块组成。17.根据权利要求16所述的方法，其特征在于，该数量代表该些循序读取设置区块的数量，且该读取设置突发操作包含：从该第一读取设置区块上开始对该些循序读取设置区块执行读取设置操作，其中该第一读取设置区块通过该读取设置突发命令中的该地址识别；以及持续按照该些循序读取设置区块的一序列的顺序执行读取设置操作，直到执行读取设置操作的循序读取设置区块的数量等于在该读取设置突发命令中识别的该数量。18.根据权利要求17所述的方法，其特征在于，该读取设置突发操作还包含：在于该些循序读取设置区块的各个读取设置区块上执行读取设置操作之前，分别判断每个循序读取设置区块是否为损坏区块；以及若该循序读取设置区块被判断为损坏区块，跳过该循序读取设置区块的读取设置操作，且继续按照该序列的顺序对该序列中的下一个读取设置区块执行该读取设置突发操作。19.根据权利要求12所述的方法，其特征在于，该方法还包括：维护该存储器中的多个候选读取设置区块的一读取设置表，其中该读取设置区块集合包含该读取设置表中的候选读取设置区块。20.根据权利要求19所述的方法，其特征在于，该方法还包括：判断候选读取设置区块中的任一个是否按照存储器所寻址的序列顺序排列；以及若候选读取设置区块按照序列顺序排列，将按照序列顺序排列的候选读取设置区块识别为该读取设置区块集合的该些读取设置区块，其中该读取设置突发操作在该读取设置区块集合的该些读取设置区块上执行。

技术总结

一种存储器，包括一存储单元阵列以及多个控制电路。该存储单元阵列包含多个区块。多个控制电路包含逻辑，以执行下列操作：解码一读取设置突发命令，以识别一读取设置区块集合中的一第一读取设置区块的一地址和作为读取设置操作的候选的读取设置区块的一数量；以及响应于该读取设置突发命令的解码，在该读取设置区块集合的多个读取设置区块执行一读取设置突发操作。突发操作。突发操作。