一种新型电容器及其制造方法

一种新型电容器及其制造方法

技术领域

本发明涉及半导体元件的制造，尤其是集成电路中电容器的制造。 

背景技术

在日常生活中，半导体设备的应用非常广泛，比如个人电脑、移动电话、数码相机和其它的电力设备。半导体设备的典型制造一般是在半导体基板上顺序堆放绝缘体、介电层、导电层和半导体层，而后使用光刻图案化各层形成电路部件和元件。 

电容器是在半导体中应用最广的储电元件，被应用于电子滤波器、模拟数字转换器、存储设备和其他类似领域。目前制造电容器的方法存在过程复杂而引起资源浪费的问题。 

本发明内容 

针对上述问题，本发明的目的是提供一种新型电容器及其制造方法，解决制造复杂引起资源浪费的技术问题。 

为解决上述技术问题，本发明的技术方案是：一种新型电容器及其制造方法，包括四个阶段；本发明的第一阶段，工件位于底部，上部两端各设置一个隔离区，第一绝缘材料位于工件上方；工件可包括半导体基板、主体、晶片、其它活动零件和电路、其它导电层或半导体元件、可以代替硅的复合半导体材料、硅绝缘体或硅锗绝缘基板；隔离区在工件中通过蚀刻的沟槽形成，沟槽中用绝缘材料填充，隔离区可包括浅沟槽隔离区或其它类型的隔离区；工件包括第一区、第二区、第三区和可选第四区，第一区包括电容器即将在此形成的区域，第二区包括第一元件即将在此形成的区域，第三区包括第三元件即将在此形成的区域，若实施方式包括可选第四区，则第三元件将在它包含的区域中形 成；除所述外，在工件的外表面上设置有许多个第一区、第二、第三区和可选第四区；一个或者多个隔离区可以在四个区上形成，也可在四个区间形成。 

本发明的第二阶段，第一材料在工件中形成，包括第一绝缘材料和第一半导体材料，第一半导体材料位于第一绝缘材料上方；第一绝缘材料可由宽度约为0.5～5nm的绝缘体材料制成，如SiO₂和Si₃N₄等，或由具有介电常数大于3.9的其他高介电常数的介电材料制成；第一绝缘材料可使用氧化或氮化过程、化学气相淀积(CVD)、原子层淀积(ALD)、金属有机气相淀积(MOCVD)、物理气相淀积(PVD)、旋压过程、射流气相淀积(JVD)或它们的组合形成；第一半导体材料形成或布置在第一绝缘材料上，可由约10～200nm的半导体材料制成，可使用CVD、PVD或其它方法形成；第一材料第一区中进行图案化，形成电容器的第一电容金属板；第一电容金属板可由第一半导体材料组成，其宽度和长度可以从20nm到数百纳米或数微米，取决于电容器的电容量；同时在第二区中形成第一元件；第一半导体材料的材料类型和厚度以及图案化的尺寸可以和第一元件匹配。 

本发明的第三阶段，第一材料的图案化在第一区和第二区上进行，第二材料包括第二绝缘体材料、导电材料和第二半导体材料，第二材料进行图案化，在第一区上形成电容器介质和第二电容器金属板，在第三区内形成第二元件。 

为使第二材料成形，第二绝缘材料被布置图案化的第一区110和第二区中的第一材料上；第二绝缘材料可由尺寸约1～10nm的材料构成，可用氧化、氮化过程、CVD、ALD、MOCVD、PVD、旋压过程、JVD或是上述方法的组合成型；第二绝缘材料大致上沉积保持一致性，以符合图案化的第一材料的形状和位置；第二材料的导电材料在第二绝缘材料上成型；导电材料可由约3～30nm的导电材料制成；导电材料可使用CVD、MOCVD、PVD、溅射过程以及上述 方法的组合成型；导电材料大致上成型保持一致性，以符合第二绝缘材料的位置。 

本发明的第四阶段是在第三阶段基础上增加了第二半导体材料，其在导电材料和在第四可选区中的第二绝缘材料上成型；第二半导体材料由宽度为10～20nm的半导体材料组成；第二材料使用光刻过程进行图案化，在第一区中形成第二电容器金属板，然后在第三区中形成第二元件；电容器形成在工件的第一区中，成形电容器从里到外依次为第一绝缘材料上面布置着第一半导体材料，第二绝缘材料包覆着第一绝缘材料，导电材料包覆着第二绝缘材料，第二半导体材料位于最外层，包覆着第二半导体材料。 

本发明提供了一个简单的电容器及其制造方法，可在制造半导体设备过程中形成，节约成本和资源，具有很好的应用前景。 

附图说明

图1为本发明第一阶段横截面图。 

其中：工件102、隔离区104、第一材料120、第一绝缘材料122、第一区110、第二区112、第三区114、可选第四区116、第一绝缘材料122。 

图2为本发明第二阶段横截面图。 

其中：工件102、隔离区104、第一区110、第二区112、第三区114、可选第四区116、第一绝缘材料122、第一半导体材料124。 

图3为本发明第三阶段横截面图。 

其中：工件102、隔离区104、第一区110、第二区112、第三区114、可选第四区116、第一绝缘材料122、第一半导体材料124、第一元件126、第二绝缘材料132、导电材料134。 

图3为本发明第三阶段横截面图。 

其中：工件102、隔离区104、第一区110、第二区112、第三区114、可选第四区116、第一绝缘材料122、第一半导体材料124、第一元件126、第二绝缘材料132、导电材料134、第二半导体材料136。 

图5为本发明成形电容器的横截面图。 

其中：工件102、隔离区104、第一区110、第二区112、第三区114、可选第四区116、第一绝缘材料122、第一半导体材料124、第一元件126、第二绝缘材料132、导电材料134、第二半导体材料136、第二元件138。 

具体实施方式

下面结合附图所描述的实施方式对本发明作进一步详细说明。 

一种新型电容器及其制造方法，图1至图5为本发明的制造过程中不同阶段的电容器横截面图。 

如图1所示为本发明的第一阶段，包括工件102、隔离区104、第一材料120、第一绝缘材料122、第一区110、第二区112、第三区114和可选第四区116；工件102位于底部，上部两端各设置一个隔离区104，第一绝缘材料11位于工件102上方，第一材料120上方为第一区110、第二区112、第三区114和可选第四区116；工件102可包括半导体基板、主体、晶片、其它活动零件和电路、其它导电层或半导体元件、可以代替硅的复合半导体材料、硅绝缘体或硅锗绝缘基板(未标示出)；隔离区104在工件102中通过蚀刻的沟槽形成，沟槽中用绝缘材料填充，隔离区可包括浅沟槽隔离区或其它类型的隔离区(未标示出)；工件102包括第一区110、第二区112、第三区114和可选第四区116，第一区110包括电容器即将在此形成的区域，第二区112包括第一元件(如电阻)即将在此形成的区域，第三区114包括第三元件(如晶体管)即将在此形成的区域，若实施方式包括可选第四区116，则第三元件(如电阻)将在它包含 的区域中形成；图1只显示出第一区110、第二区112、第三区114和可选第四区116，但是，在工件102的外表面上设置有许多个第一区110、第二区112、第三区114和可选第四区116；一个或者多个隔离区可以在第一区110、第二区112、第三区114和可选第四区116上形成，也可在第一区110、第二区112、第三区114和可选第四区116间形成(未标示出)。 

如图2所示为本发明的第二阶段，包括第一区110、第二区112、第三区114和可选第四区116，第一半导体材料124、第一绝缘材料122、第一元件126、工件102和隔离区104；第一材料120在工件102中形成，包括第一绝缘材料122和第一半导体材料124，第一半导体材料124位于第一绝缘材料122上方；第一绝缘材料122可由宽度约为0.5～5nm的绝缘体材料制成，如SiO₂和Si₃N₄等，或由具有介电常数大于3.9的其他高介电常数的介电材料制成；第一绝缘材料122可使用氧化或氮化过程、化学气相淀积(CVD)、原子层淀积(ALD)、金属有机气相淀积(MOCVD)、物理气相淀积(PVD)、旋压过程、射流气相淀积(JVD)或它们的组合形成；第一半导体材料124形成或布置在第一绝缘材料122上，可由约10～200nm的半导体材料制成，可使用CVD、PVD或其它方法形成。 

在工件102上的第一区110中，第一材料120进行图案化，形成电容器137的第一电容金属板(如图5所示)；第一材料120上淀积一层光敏材料，通过使用光刻工艺使光敏材料图案化，具体过程为：当第一材料120的部分被使用蚀刻技术时刻掉，光敏材料层的部分接触到能量，如光刻掩膜或直接图案化的方法接触到光敏材料的层的部分，从而光敏材料的层进行显影，而后被去除；第一电容金属板可由第一半导体材料124组成，其宽度和长度可以从20nm到数百纳米或数微米，取决于电容器的电容量；同时在第二区112中形成第一元件 126，在一些实施方式中，第一元件126可以是一个电阻或晶体管或其它类型的设备或电路元件；第一半导体材料124的材料类型和厚度以及图案化的尺寸可以和第一元件126匹配。 

如图3所示为本发明的第三阶段，第一材料120的图案化在第一区110和第二区112上进行，第二材料130包括第二绝缘体材料132、布置在第二绝缘材料132上的导电材料134和布置在导电材料134上的第二半导体材料136，第二材料130进行图案化，在第一区110上形成电容器介质和第二电容器金属板，在第三区114内形成第二元件138。 

再参照图3，为使第二材料130成形，第二绝缘材料132被布置在工件102和图案化的第一区110和第二区110中的第一材料120上；第二绝缘材料132可由尺寸约1～10nm的材料构成，如Si₃N₄、SiON或由具有介电常数大于3.9的其他高介电常数的介电材料制成，可用氧化、氮化过程、CVD、ALD、MOCVD、PVD、旋压过程、JVD或是上述方法的组合使第二绝缘材料132成型；第二绝缘材料132大致上沉积保持一致性，以符合图案化的第一材料120的形状和位置；第二材料130的导电材料134在第二绝缘材料132上沉积或成型；导电材料134可由约3～30nm的导电材料如TiN、TaN、TiC和其它金属或上述材料组合制成；导电材料134可使用CVD、MOCVD、PVD、溅射过程以及上述方法的组合成型；导电材料134大致上沉积保持一致性，以符合第二绝缘材料132的位置；接下来，在一个可选步骤中，导电材料134可用光刻图案化去除工件102上可选区116中的导电材料134，图3所示正是一个用光刻从工件102的第四可选区116中去除导电材料134后的半导体设备100的截面图。 

如图4所示，在第三阶段基础上增加了第二半导体材料136，其在导电材料134和在第四可选区116中的第二绝缘材料132上沉积或成型；第二半导体 材料136由宽度为10～20nm的半导体材料组成；第二材料130使用光刻过程进行图案化，在第一区110中形成第二电容器金属板，然后在第三区114中形成第二元件138；如图5所示的电容器137形成在工件102的第一区110中；成形电容器137从里到外依次为第一绝缘材料122上面布置着第一半导体材料124，第二绝缘材料132包覆着第半导体材料124，导电材料134包覆着第二绝缘材料132，第二半导体材料136位于最外层，包覆着导电材料134。