氮化镓表面低损伤蚀刻

氮化镓表面低损伤蚀刻

技术领域：

这项发明涉及宽禁带氮化镓HEMT器件表面钝化处理以极提高器件击穿电压的工艺制作。

背景技术：

1.宽禁带半导体象氮化镓(GaN)具有高饱和电子迁移率，高偏置电压，和良好的导热特性，使得氮化镓 器件能在高频率高温下提供高功率密度和工作效率。这些特性吸引了众多的有关氮化镓的科研和商业 开发。

2.绝大部份氮化镓器件采用异质结场效应晶体管(HFET)的某种变形。最常用的变形是AlGaN/GaN高电子 迁移率场效应管(HEMT)。器件结构：在衬底材料上外延生长成核层，在成核层上生长氮化镓，然后在 氮化镓层上生长一层硅搀杂的AlGaN，在AlGaN/GaN界面形成二维电子气和异质结沟道，最后用一薄层 的钝化层保护表面。

3.在器件制作过程中，通常要刻蚀钝化层，将欧姆电极，栅极等置于刻蚀窗口。钝化层刻蚀一般采用等 离子体刻蚀。然而由于器件的二维电子气通常离器件表面仅15-35nm，器件的性能如饱和漏极电流 (IDSS)和靠性性能易受蚀刻等离子体的损伤。选择适当的刻始气体和刻蚀参数对保持和稳定器件性能 至关重要。等离子体蚀刻对氮化镓材料电气性能的损伤的原因有：

1)氮化镓表面受等离子体中能量高的离子轰击，造成晶格缺陷和位错。高能量离子注入氮化镓也影 响其电气性能和可靠性；

2)干法蚀刻对氮化镓蚀刻具有选择性，蚀刻后氮化镓表面的镓氮比化学计量发生变化；

3)刻蚀过程中，等离子体于光刻胶等反应形成高分子沉积于刻蚀面；

4)等离子体产生的氢原子/离子能中和二维电子气层中的自由电子。

发明内容：

本发明通过选择适宜刻蚀气体，优化设备和工艺参数，和退火处理，有效解决了干法刻蚀对氮化镓器件的 电气性能的损伤。

一：材料准备：在碳化硅衬底上外延生长AlGaN/GaN，形成异质结沟道。AlGaN上还生长一薄层氮化镓盖 帽层(这个结构以下称基片)。

二：制作测量电极(图1)：在GaN盖帽层上采用光刻，将传输线模型(TLM)通过金属热蒸镀和举离工艺沉积 到基片上。蒸镀金属采用Ti/Al/Ni/Au。然后经快速退火处理，形成欧姆电极。刻蚀对GaN造成的损伤通 过TLM测得的薄层电阻(Rsh)进行量化比较。

三：然后在基片上沉积PECVD SiN 500-3000(图2)。沉积其它表面钝化材料或覆盖材料，如果需要对沉 积/覆盖材料干法蚀刻，下述低刻蚀损伤等离子体刻蚀概念也同样有效。

四：采用光刻，在基片左半部暴露欧姆电极上方及欧姆电极之间地氮化硅部份(图3)，在基片右半部暴露 欧姆电极上方及欧姆电极之间的氮化硅部份(图4)，然后等离子体干法蚀刻氮化硅。干法蚀刻条件将在面 叙述。

五：测量TLM，得出Rsh，通过比较左右两部份的Rsh，刻蚀造成的损伤就可以量化比较。

六：等离子体刻蚀条件一(一步刻蚀法)：ICP(电感耦合等离子体)刻蚀。采用SF6/02，25sccm/2sccm， 10mTorr，RF1 100W，RF2(1W/cm2)，温度25C。欧姆电极间受等离子体刻蚀的薄层电阻计为Rsh(1)，未 受刻蚀的薄层电阻计为Rsh(0)。

七：等离子体刻蚀条件二(一步刻蚀法)：ICP刻蚀。采用SF6/SiCl4/02，5sccm/15sccm/2sccm，10mTorr， RF1 100W，RF2(1W/cm2)，温度25C。测量TLM得出Rsh(2)。

八：等离子体刻蚀条件三(两步刻蚀法)：ICP刻蚀。第一步采用SF6/SiCl4/02，15sccm/5sccm/2sccm， 10mTorr，RF1 100W，RF2(1W/cm2)，温度25C。第一步完75％的刻蚀深度。然后采用第二步刻蚀， SF6/SiCl4/02，5sccm/15sccm/2sccm，10mTorr，RF1 100W，RF2(0.1~0.3W/cm2)，温度25C。测量TLM 得出Rsh(3)

九：将经等离子体刻蚀条件三刻蚀的材料进行退火处理(350-600C 30min)，测量TLM得出Rsh(4)。 十：比较图五可以得出，采用一步ICP干法蚀刻，在相同的RF1/RF2功率，温度，压力条件下，采用SF6/02 对氮化镓电气性能伤害很大。Rsh(1)是Rsh(0)的量倍多。增加含体，改变刻蚀气体配比，Rsh(2)只是 Rsh(0)的~1.5倍。采用含体降低了刻蚀损伤。

十一：比较图6中Rsh(3)和图5中Rsh(2)可以得出，采用二步刻蚀，并在第二步采用底偏置 RF2(0.1~0.3W/cm2)，极大地降低了等离子体干法蚀刻对氮化镓的电气损伤。

十二：比较图6中Rsh(4)和Rsh(3)可以得出，退火处理有效的恢复了刻蚀对氮化镓引起的电气损伤。

附图说明

图1：在基片上制作TLM-欧姆电极

图2：在基片上沉积PECVD SiN

图3：仅刻蚀欧姆电极上方SiN，不刻蚀欧姆电极间SiN

图4：刻蚀欧姆电极上方及欧姆电极间SiN，离子轰击暴露的氮化镓表面

图5：薄层电阻在不同等离子体干法蚀刻条件下的比较(一)

图6：薄层电阻在不同等离子体干法蚀刻条件下的比较(二)