一种基于NIOSII的VGA显示电路设计

一种基于NIOSII的VGA显示电路设计

技术领域

本发明专利涉及单片机技术领域，具体涉及一种基于NIOSII的VGA显示电路设计。

背景技术

VGA（Video Graphics Array）即视频图形阵列，是IBM在1987年随PS/2机一起推出 的使用模拟信号的一种视频传输标准，在当时具有分辨率高、显示速率快、颜丰富等优 点，在彩显示器领域得到了广泛的应用。这个标准对于现今的个人电脑市场已经十分过 时。即使如此，VGA仍然是最多制造商所共同支持的一个标准，个人电脑在加载自己的独特 驱动程序之前，都必须支持VGA的标准。随着电子工艺的不断进步，低成本的FPGA器件推陈 出新，促使FPGA成为当今硬件设计的首选之一。FPGA已大量应用于采集和控制领域，其中对 VGA信号的采集更有着大量的应用。虽然专用的VGA芯片具有更稳定的时序，更多的显示模 式可供选择等优点， 但基于FPGA 设计和使用的VGA接口更具有以下优势：（1）使用芯片更 少，节省板上资源，减小布线难度；（2）当进行高速数据传输时，具有更小的高频噪声干扰； （3）系统成本下降，产品更有价格优势。而且在现代EDA强大功能的支持下，电子设计实现容 易、仿真方便、周期日益缩短。

发明专利内容

本发明专利涉及单片机技术领域，具体涉及一种基于NIOSII的VGA显示电路设计。本发 明所设计的VGA显示电路，其以NiosII处理器为核心，用Altera FPGA实验板，加以相应的软 件程序控制VGA的动画显示效果。基于这种设计方法的嵌入式VGA显示系统在日常生活中可 以很灵活、方便的得到应用。

附图说明

图1：系统整体电路框图。

图2：VGA排列及接口定义图。

图3：VGA接口管脚对应图。

图4：VGA电路结构图。

图5：行同步状态机状态转移图。

图6：场同步状态机状态转移图。

图7：行扫描时序示意图。

图8：场扫描时序示意图。

图9：背景颜图。

图10：小球动画显示图。

具体实施方式

为了使本发明专利的目的、技术方案及优点更加清楚明白，以下结合附图及实施 例，对本发明专利进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释 本发明专利，并不用于限定本发明专利。

本发明专利涉及单片机技术领域，具体涉及一种基于NIOSII的VGA显示电路设计。 本发明所设计的VGA显示电路，其以NiosII处理器为核心，用Altera FPGA实验板，加以相应 的软件程序控制VGA的动画显示效果。基于这种设计方法的嵌入式VGA显示系统在日常生活 中可以很灵活、方便的得到应用。

系统整体电路框图与设计原理

进一步的，本发明设计是以含有NiosII处理器的FPGA实验板作为系统的核心器件，通 过接口电路，在CRT显示器上显示动画效果。其系统原理框图如图1。Flash/SM卡和显存 SDRAM是提供程序运行或是数据存储，VGA接口电路是由自己硬件代码设计生成的IP核。 NiosII处理器使用的是Altera公司的cyclone芯片来控制整个系统的运行，CRT显示的效果 是根据算法设计显示的动画效果。选用本款Altera 器件来进行电路设计的主要原因是为 了使外设的设计，地址、数据和控制信号能够使用分离的、专用的端口；还有外设不需要对 地址总线周期和数据总线周期进行识别，也不需要在未被选中时使输出无效。分离的地址、 数据和控制通道能够简化了与片上用户自定义的一些逻辑的连接。

VGA 接口定义

进一步的，VGA 接口负责向显示器输出相应的显示信号。VGA 接口是一种D 型接口，上 面共有15 个针孔，非对称地分成3 排，每排5 个，其排列及接口定义如图2所示（1红基 red 2绿基 green 3蓝基 blue4地址码 ID Bit 5自测试 （6红地 7绿地 8蓝地 9保留 ( 各家定义不同 ) 10数字地 11地址码 12地址码 13行同步 14场同步 15地址码。）。管脚 对应的VGA接口如图3所示。

VGA接口的电路结构设计

进一步的，VGA的电路结构设计如图4所示，主要由四个模块组成：（1）分频模块：为给电 路产生合适的时钟；（2）时序关系生成模块：生成VGA的行场扫描时序输出；（3）数据缓存模 块：存储VGA要显示的数据；（4）D/A模块：实现R、G、B的数模转换。VGA时序信号产生模块包括 行点数计数器h_cnt 、场行数计数器v_cnt 、行同步产生状态机h_state 和场同步产生状 态机v_state 等。其中，行点数计数器是800 进制计数器，场行数计数器是525 进制计数 器。行同步状态机h_state有h_video，h_front ，h_sync，h_back四种状态，它根据行点数计 数器的计数值来进行状态转换；场同步状态机v_state 有v_video，v_front，v_sync，v_ back 四种状态，它根据场行数计数器的计数值来进行状态翻转。这两个状态机的状态转移 图分别如图5、图6所示。当行状态机h_state 复位时，即进入h_video 状态，它对应每行的 有效显示区域。行计数器h_cnt 对25 MHz的点时钟进行计数，当行计数器h_cnt 的计数值 到达639 时，行同步状态机即进入行消隐前肩h_front状态； 当h_cnt 的计数值为655 时， 行同步状态机进入行同步状态h_sync ，此时，行同步信号Hs 输出低电平。当h_cnt的计数 值为751时，状态机即进入行消隐后肩h_back 状态;当行状态机为h_front ，h_sync，h_ back状态时，行消隐信号输出低电平。当h_cnt 的计数值为799 时，行同步状态机进入h_ video 状态，同时，行计数器的同步复位信号为高电平，使行计数器复位。场状态机v_state 开始时进入v_video 状态，对应每场的有效显示行，场计数器v cnt 的计数值每行加1 。当 场计数器的计数值到达479 时，场状态机翻转，进入场消隐前肩v_ront 状态； 当v_cnt的 值为4989时，状态机v_state 进入场同步状态v_sync ，场同步信号vs 此时输出低电平； 当v_cnt 的值为491 时，状态机v_state进入场消隐后肩v_back状态；当v_cnt 的值为524 时，状态机v_state 又翻转进入v_video 状态，同时输出高电平到场计数器v_cnt 的同步 清零端使其清零。当场状态机v_state的状态为v_front，v_sync，v_back 三种状态时，场消 隐信号输出低电平，其余时刻为高电平。行、场消隐信号的逻辑与即为复合消隐信号。VGA时 序图如图7、图8所示。

动画显示的C语言算法设计

进一步的，本动画是在显示器上显示小球运动，当运动到显示器边缘时，将改变显示背 景颜和小球颜及其运动轨迹也将发生改变。首先将640x480显示屏幕分成16x16的小方 格，由“scheme”变量来改变背景颜，通过边缘来判断是否改变当前背颜。draw_grid (int scheme, display_frame_buffer_struct* vga_frame_buffer)vid_draw_box(x, y, x+40, y+30, color, DO_FILL, vga_frame_buffer)每画一个方格马上用颜填充，一直 循环画方格填充颜。如图9所示。小球的运动轨迹是事先给出了一个运动方向，不能是垂 直上下或是左右运动，因为小球的运动轨迹是根据矢量算法合成的。轨迹改变是先判断运 动到显示屏边缘方向，如果是上边缘，Y--；如果是下边缘，Y++；如果是左边缘，X++；如果右 边缘，X--；在X轴或是Y轴矢量运动方向改变时，同时改变小球填充颜，这样便可达到小球 的运动轨迹变换和颜改变。如图10所示。

以上所述仅为本发明专利的较佳实施例而已，并不用以限制本发明专利，凡在本 发明专利的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明专利 的保护范围之内。