存内计算电路及其补偿方法、存储装置和芯片与流程

1.本发明涉及半导体集成电路技术领域，尤其涉及一种存内计算电路及其补偿方法、存储装置和芯片。

背景技术：

2.存内计算电路通常集成于存内计算芯片中，广泛应用于图像处理、推荐系统、数据降维等数据挖掘领域。采用存内计算电路实现向量-矩阵乘法运算，能够提高芯片性能、降低芯片功耗。然而，在实际应用中，由于内部或外部的非理想因素影响，例如，环境、温度和噪声等，存内计算电路的计算结果存在误差。

技术实现要素：

3.本发明提供了一种存内计算电路及其补偿方法、存储装置和芯片，以对计算结果进行补偿，提升存内计算电路的计算精度。
4.根据本发明的一方面，提供了一种存内计算电路，包括：
5.存内计算阵列，包括多个输入端、多个输出端和呈阵列排布的多个可编程半导体器件；所述输入端的信号为输入向量，所述输出端的信号为输出向量，所述存内计算阵列用于对所述输入向量进行矩阵运算，得到所述输出向量；
6.误差补偿模块，所述误差补偿模块与所述存内计算阵列连接，用于对所述输出向量进行缩放补偿和/或偏移补偿。
7.可选地，所述误差补偿模块连接于所述存内计算阵列的输出端，用以实现缩放补偿；所述误差补偿模块包括模拟补偿单元和数字补偿单元中的至少一种；
8.其中，所述存内计算电路还包括模数转换模块，所述模拟补偿单元连接于所述存内计算阵列的输出端和所述模数转换模块的输入端之间；所述数字补偿单元连接于所述模数转换模块的输出端。
9.可选地，所述模拟补偿单元包括运算放大器和可变元件；
10.所述运算放大器包括第一端、第二端和输出端，所述运算放大器的第一端作为所述模拟补偿单元的输入端，所述运算放大器的第二端接入偏压，所述运算放大器的输出端作为所述模拟补偿单元的输出端，所述可变元件连接于所述运算放大器的第一端和输出端之间；
11.其中，所述可变元件的电阻根据缩放因子进行调整。
12.可选地，所述可变元件包括晶体管或电阻。
13.可选地，所述模拟补偿单元的数量为一个，各列所述可编程半导体器件共用所述模拟补偿单元；
14.或者，所述模拟补偿单元的数量为多个，各列所述可编程半导体器件分别连接一个所述模拟补偿单元。
15.可选地，还包括多路复用电路；所述模拟补偿单元连接于所述存内计算阵列的输
出端和所述多路复用电路的输入端之间；或者，所述模拟补偿单元连接于所述多路复用电路的输出端和所述模数转换模块的输入端之间。
16.可选地，所述数字补偿单元包括：移位器、乘法器或加法器中的至少一种。
17.可选地，所述误差补偿模块包括补偿阵列，所述补偿阵列用以实现偏移补偿；所述补偿阵列设置于所述存内计算阵列中，作为所述补偿阵列的一部分。
18.可选地，所述存内计算阵列为栅极耦合存内计算阵列或源极耦合存内计算阵列。
19.根据本发明的另一方面，提供了一种存内计算电路的补偿方法，应用于如本发明任意实施例所述的存内计算电路，所述补偿方法包括：
20.将所述输入向量施加至所述多个可编程半导体器件；
21.根据噪声-补偿量关系模型，查对应环境噪声下的误差量；
22.根据所述误差量激活所述误差补偿模块，对所述输出向量进行缩放补偿和/或偏移补偿，得到补偿后的所述输出向量。
23.根据本发明的另一方面，提供了一种存储装置，包括：如本发明任意实施例所述的存内计算电路。
24.根据本发明的另一方面，提供了一种芯片，包括：如本发明任意实施例所述的存内计算电路。
25.本发明实施例通过设置误差补偿模块，能够根据实际需要对输出向量进行缩放补偿，使得输出向量整体变大或变小，补偿输出向量的倍数；和/或，能够根据实际需要对输出向量进行偏移补偿，补偿输出向量的偏差。综上，本发明实施例实现了对存内计算电路的计算结果进行补偿，提升了计算精度。
26.应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
27.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
28.图1为本发明实施例提供的一种存内计算电路的示意图；
29.图2为本发明实施例提供的另一种存内计算电路的示意图；
30.图3为本发明实施例提供的又一种存内计算电路的示意图；
31.图4为本发明实施例提供的又一种存内计算电路的示意图；
32.图5为本发明实施例提供的又一种存内计算电路的示意图；
33.图6为本发明实施例提供的又一种存内计算电路的示意图；
34.图7为本发明实施例提供的又一种存内计算电路的示意图；
35.图8为本发明实施例提供的又一种存内计算电路的示意图；
36.图9为本发明实施例提供的又一种存内计算电路的示意图；
37.图10为本发明实施例提供的一种存内计算电路的补偿方法的流程示意图。
具体实施方式
38.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
39.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
40.本发明实施例提供了一种存内计算电路。图1为本发明实施例提供的一种存内计算电路的示意图。参见图1，该存内计算电路包括：存内计算阵列1和误差补偿模块2。
41.其中，存内计算阵列1包括多个输入端、多个输出端和呈阵列排布的多个可编程半导体器件；输入端的信号为输入向量，可以用字母a表示；输出端的信号为输出向量，可以用字母y表示；存内计算阵列1用于对输入向量a进行矩阵运算，得到输出向量y。示例性地，计算公式为y＝aw，实现矩阵乘加法运算。
42.误差补偿模块2与存内计算阵列1连接，用于对输出向量进行缩放补偿和/或偏移补偿。示例性地，连接于存内计算阵列1输出端的误差补偿模块2用以实现缩放补偿，连接于存内计算阵列1之中的误差补偿模块2用以实现偏移补偿。具体地，以字母s表示缩放因子，能够进行缩放补偿；以字母b表示偏移量，能够进行偏移补偿；经补偿后的输出向量y＝saw+b。
43.由此可见，本发明实施例通过设置误差补偿模块2，能够根据实际需要对输出向量进行缩放补偿，使得输出向量整体变大或变小，补偿输出向量的倍数；和/或，能够根据实际需要对输出向量进行偏移补偿，补偿输出向量的偏差。综上，本发明实施例实现了对存内计算电路的计算结果进行补偿，提升了计算精度。
44.图2为本发明实施例提供的另一种存内计算电路的示意图。参见图2，在上述各实施方式的基础上，可选地，误差补偿模块2连接于存内计算阵列1的输出端，用以实现缩放补偿。存内计算电路还包括模数转换模块3，简称adc，模数转换模块3连接于存内计算阵列1的输出端，用于将模拟量形式的输出向量转换为数字量形式，以匹配后续的数字计算需求。基于此，误差补偿模块2包括模拟补偿单元和数字补偿单元中的至少一种。图2中所示的误差补偿模块2为模拟补偿单元21，数字补偿单元在图2中未示出。模拟补偿单元连接于存内计算阵列1的输出端和模数转换模块3的输入端之间；数字补偿单元连接于模数转换模块3的输出端。
45.由此可见，本发明实施例可以实现模拟补偿，也可以实现数字补偿，在实际应用中可以根据需要进行设定。下面对模拟补偿单元和数字补偿单元的具体实现方式进行说明，但不作为对本发明的限定。
46.图3为本发明实施例提供的又一种存内计算电路的示意图。参见图3，在本发明的一种实施方式中，可选地，模拟补偿单元21包括运算放大器和可变元件。运算放大器包括第一端、第二端和输出端，运算放大器的第一端作为模拟补偿单元21的输入端，运算放大器的第二端接入第一偏压vs，运算放大器的输出端作为模拟补偿单元21的输出端，可变元件连接于运算放大器的第一端和输出端之间。其中，可变元件的电阻根据缩放因子进行调整。具体地，运算放大器的第一端可以为正相输入端或反相输入端，相应地，其第二端可以为反相输入端或正相输入端。
47.继续参见图3，在本发明的一种实施方式中，可选地，可变元件包括电阻。该电阻为可变电阻，能够根据实际需要进行调整，从而调整缩放因子，对输出向量进行补偿。
48.图4为本发明实施例提供的又一种存内计算电路的示意图。参见图4，在本发明的一种实施方式中，可选地，可变元件包括晶体管。晶体管的各电极的电压(偏压)不同，其等效电阻也不相同，具体地，通过调整其栅极电压vg能够调整晶体管的偏压。因此，晶体管可以等效为可变电阻，实现对输出向量的缩放补偿。
49.继续参见图3和图4，在本发明的一种实施方式中，可选地，模拟补偿单元21的数量为一个，各列可编程半导体器件共用模拟补偿单元21。本发明实施例这样设置，能够从整体上对输出向量进行缩小或放大，适用于对系统误差的调整。
50.继续参见图3和图4，在本发明的一种实施方式中，可选地，存内计算电路还包括多路复用电路7；模拟补偿单元21连接于多路复用电路7的输出端和模数转换模块3的输入端之间。其中，多路复用电路7的输入端为多个，输出端为一个，多路复用电路7能够将输入端的多个信号分时输出。这样设置，有利于采用一个模拟补偿单元21实现整个存内计算阵列1的缩放补偿。另外，还可以将多个模数转换模块3缩减为一个模数转换模块3，使得各列输出向量共用该模数转换模块3，从而降低芯片的制造成本。
51.图5为本发明实施例提供的又一种存内计算电路的示意图。参见图5，与上述各实施方式不同的是，模拟补偿单元21的数量为多个，各列可编程半导体器件分别连接一个模拟补偿单元21。其中，各模拟补偿单元21的缩放因子可以相同，其改善效果等同于前述各实施例。另外，各模拟补偿单元21的缩放因子还可以不同，这样设置，能够针对某一列向量进行补偿，从而改善该列制造工艺带来的误差，进一步提升了存内计算电路的误差补偿精度。在本实施例中，模拟补偿单元21的具体设置方式可以参考前述各实施例，这里不再赘述。
52.图6为本发明实施例提供的又一种存内计算电路的示意图。参见图6，与图5所示的实施例不同的是，还包括多路复用电路7；模拟补偿单元21连接于存内计算阵列1的输出端和多路复用电路7的输入端之间。其中，多路复用电路7的输入端为多个，输出端为一个，多路复用电路7能够将输入端的多个信号分时输出。这样设置，可以将多个模数转换模块3缩减为一个模数转换模块3，使得各列输出向量共用该模数转换模块3，从而降低芯片的制造成本。
53.继续参见图1-图6，在上述各实施例的基础上，可选地，存内计算阵列1为栅极耦合存内计算阵列，其实现矩阵运算的原理如下。存内计算阵列1包括：m个输入端、m行
×
n列的可编程半导体器件、n个输出端(输出电流i
1-in)以及n个偏置电压端。
54.每一行的所有可编程半导体器件的栅极均连接至同一输入端，m行可编程半导体器件对应连接m个输入端，每一列的所有可编程半导体器件的漏极均连接至同一偏置电压
端，n列可编程半导体器件对应连接n个偏置电压端，偏置电压为vb，每一列的所有可编程半导体器件的源极均连接至同一个输出端，n列可编程半导体器件对应连接n个输出端。其中，每个可编程半导体器件的阈值电压均可调节。n为大于等于零的正整数，m为大于等于零的正整数，m和n可以相等，也可以不等。
55.通过上述电路连接方式，形成栅极耦合、源极求和的拓扑结构。
56.其中，通过预先按照一定规则动态调节各可编程半导体器件的阈值电压v
th
，可将各可编程半导体器件看作一个可变的等效模拟权重(记为w
k,j
，其中0k＜m和0j＜n分别代表行号和列号)，相当于存储一个模拟数据，而可编程半导体器件阵列则存储一个模拟数据阵列
[0057][0058]
电路工作时，将一列模拟电压信号v1～vm分别施加至m行可编程半导体器件，其中第k行所有可编程半导体器件的栅极均得到一模拟电压信号vk，漏极输入一偏置电压vb，源极分别输出电流信号i
k,1
～i
k,n
，根据可编程半导体器件的特性，i＝v
×
w每个可编程半导体器件的源极输出电流等于栅压乘以该可编程半导体器件的权重，即i
k,1
＝vkw
k,1
，i
k,n
＝vkw
k,n
，因为每一列的所有可编程半导体器件的源极均连接至同一个输出端，根据基尔霍夫定律，所以在该输出端的电流ij为该列所有可编程半导体器件的源极电流之和，即为多个输出端输出多个电流和实现矩阵乘加运算功能。
[0059]
由于在存内计算阵列1的输出端设置了模拟补偿单元21，本发明实施例能够对输出信号进行缩放补偿。在图3和图4中，设定缩放因子为输出向量y中的第j列的计算公式为相应地，多个输出端输出多个电流和为相应地，多个输出端输出多个电流和为从而实现了对计算结果的整体缩放。在图5和图6中，设定各列的缩放因子为多个输出端输出多个电流和为从而实现了对各列计算结果的分别缩放。
[0060]
继续参见图1-图6，在上述各实施例的基础上，可选地，该可编程半导体器件可以采用浮栅晶体管实现，该浮栅晶体管包括衬底、绝缘层、栅极g、源极s、漏极d以及浮栅f，浮栅设置于栅极与绝缘层之间，绝缘层设置于浮栅与衬底之间，用于保护浮栅中的电子不会泄漏，浮栅中可以存储电子；通过调节浮栅中的电子数量，动态调节该浮栅晶体管的阈值电压，由于浮栅晶体管的这种结构特性，可以将其看作一个可变的等效模拟权重，存储一个模拟数据。
[0061]
其中，浮栅晶体管可为sonos型浮栅晶体管(floating-gate transistor)、分裂式浮栅晶体管(split-gate floating-gate transistor)或电荷式浮栅晶体管(charge-trapping floating-gate transistor)，包括但不限于此，所有能够通过调节浮栅中电子数量而调节晶体管本身阈值电压的晶体管均属于本发明实施例的保护范围。
[0062]
继续参见图2-图6，在上述各实施例的基础上，可选地，存内计算电路还包括数模转换模块4，简称dac，数模转换模块4连接于存内计算阵列1的输入端，用于将数字量形式的输入向量转换为模拟量形式，以进行矩阵运算。
[0063]
可选地，该存内计算电路还可以包括：
[0064]
编程电路，连接可编程半导体器件阵列中每一个可编程半导体器件的源极、栅极和/或衬底，用于调控可编程半导体器件的阈值电压。
[0065]
优选地，编程电路包括：电压产生电路和电压控制电路，电压产生电路用于产生编程电压或者擦除电压，电压控制电路用于将编程电压加载至选定的可编程半导体器件的源极，或者，将擦除电压加载至选定的可编程半导体器件的栅极或衬底，以调控可编程半导体器件的阈值电压。
[0066]
具体地，编程电路利用热电子注入效应，根据可编程半导体器件阈值电压需求数据，向可编程半导体器件的源极施加高电压，将沟道电子加速到高速，以增加可编程半导体器件的阈值电压。
[0067]
并且，编程电路利用隧穿效应，根据可编程半导体器件阈值电压需求数据，向可编程半导体器件的栅极或衬底施加高电压，从而减少可编程半导体器件的阈值电压。
[0068]
继续参见图2-图6，在上述各实施例的基础上，可选地，存内计算电路还可以包括：
[0069]
控制器6，连接编程电路，通过控制编程电路工作，调节投入工作的可编程半导体器件的数量以及各可编程半导体器件的阈值电压，以适应-矩阵乘法运算需求。
[0070]
优选地，控制器6包括：行列译码器，用于选通待编程的可编程半导体器件。
[0071]
图7为本发明实施例提供的又一种存内计算电路的示意图。参见图7，在上述各实施例的基础上，可选地，存内计算电路还包括：转换装置5，转换装置5连接于存内计算阵列的输入端，用于将多个模拟电流输入信号分别转换为模拟电压输入信号，输至对应的输入端。在本发明实施例中，转换装置5的应用适用于数模转换模块转换为电流输出的场景。
[0072]
可选地，转换装置5包括多个可编程半导体器件。每个可编程半导体器件的栅极与漏极相连，并连接至对应的存内计算阵列的输入端。每个可编程半导体器件的源极接入一偏置电压。其中，可以理解的是，该偏置电压可以为地电压，即该源极接地。
[0073]
该实施例中，将每个可编程半导体器件的栅极与漏极连接起来，用于接收模拟电流输入信号。
[0074]
可选地，转换装置5中可编程半导体器件可采用浮栅晶体管。
[0075]
需要说明的是，在上述各实施例中，以栅极耦合、源极求和的拓扑结构为例进行说明，并非对本发明的限定。在其他实施例中，还可以设置各科编程半导体器件的源漏极互换，或者，设置存内计算阵列1为源极耦合存内计算阵列1，其实现矩阵运算的原理类似，不再赘述。
[0076]
图8为本发明实施例提供的又一种存内计算电路的示意图。参见图8，在上述各实施例的基础上，可选地，误差补偿模块2包括数字补偿单元22，数字补偿单元22连接于模数转换模块3的输出端。数字补偿单元22包括：移位器、乘法器或加法器中的至少一种。其中，移位器和乘法器能够实现缩放补偿，加法器能够实现偏移补偿。
[0077]
图9为本发明实施例提供的又一种存内计算电路的示意图。参见图9，在上述各实施例的基础上，可选地，误差补偿模块2包括补偿阵列23，补偿阵列23用以实现偏移补偿；补
偿阵列23设置于存内计算阵列1中，作为补偿阵列23的一部分。其中，补偿阵列23的列数与存内计算阵列1的列数相等，补偿阵列23的行数不做限定，可以为一行、两行或多行；补偿阵列23可以位于存内计算阵列的任意两行之间。可选地，补偿阵列23中的可编程半导体器件的结构与存内计算阵列1中可编程半导体器件的结构相同，例如，均为浮栅晶体管的结构。
[0078]
可选地，控制器6还用于调节补偿阵列23中投入工作的可编程半导体器件的数量以及各可编程半导体器件的阈值电压，以适应-矩阵乘法运算需求。
[0079]
可选地，补偿阵列23中投入工作的可编程半导体器件的栅压和漏极电压根据补偿的偏移量的大小需要进行调整。
[0080]
补偿阵列23实现偏移补偿的原理为，设定各列的偏移量为(b1，b2，b3，
…bn
),多个输出端输出多个电流和为流和为从而实现了对各列计算结果的分别偏移补偿。
[0081]
需要说明的是，本发明实施例提供的上述模拟补偿单元21、数字补偿单元和补偿阵列23可以同时设置在一个存内计算电路中，也可以根据需要选择其中的一种或两种进行设置，本发明不做限定。在实际应用中，各误差补偿模块2可以激活，也可以不激活。因此，本发明实施例能够根据实际需要对输出向量进行缩放补偿，使得输出向量整体变大或变小，补偿输出向量的倍数；和/或，能够根据实际需要对输出向量进行偏移补偿，补偿输出向量的偏差。综上，本发明实施例实现了对存内计算电路的计算结果进行补偿，提升了计算精度。
[0082]
本发明实施例还提供了一种存内计算电路的补偿方法，应用于如本发明任意实施例所提供的存内计算电路。图10为本发明实施例提供的一种存内计算电路的补偿方法的流程示意图。参见图10，该补偿方法包括以下步骤：
[0083]
s110、将输入向量施加至多个可编程半导体器件。
[0084]
s120、根据噪声-补偿量关系模型，查对应环境噪声下的误差量。
[0085]
具体地，使用环境为室内、郊区或马路上，需要进行补偿的数值不同。噪声-补偿量关系模型体现了具体的补偿数值，该关系模型可以预先存储在控制器中，可以为曲线形式或表格形式。该关系模型的获取可以通过可编程半导体器件实时温度下的统计特性或前期的测试数据得到。
[0086]
s130、根据误差量激活误差补偿模块，对输出向量进行缩放补偿和/或偏移补偿，得到补偿后的输出向量。
[0087]
本发明实施例通过根据实际需要对输出向量进行缩放补偿，使得输出向量整体变大或变小，补偿输出向量的倍数；和/或，能够根据实际需要对输出向量进行偏移补偿，补偿输出向量的偏差。综上，本发明实施例实现了对存内计算电路的计算结果进行补偿，提升了计算精度。
[0088]
本发明实施例还提供了一种存储装置，该存储装置可以为快闪存储器、电可擦可编程只读存储器或忆阻器等。优选地，该快闪存储器是nor型快闪存储器。该存储装置包括如本发明任意实施例所提供的存内计算电路，其技术原理和产生的效果类似，不再赘述。
[0089]
本发明实施例还提供了一种芯片，该芯片可以为ai芯片，该芯片包括如本发明任意实施例所提供的存内计算电路，其技术原理和产生的效果类似，不再赘述。
[0090]
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例
如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
[0091]
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

技术特征：

1.一种存内计算电路，其特征在于，包括：存内计算阵列，包括多个输入端、多个输出端和呈阵列排布的多个可编程半导体器件；所述输入端的信号为输入向量，所述输出端的信号为输出向量，所述存内计算阵列用于对所述输入向量进行矩阵运算，得到所述输出向量；误差补偿模块，所述误差补偿模块与所述存内计算阵列连接，用于对所述输出向量进行缩放补偿和/或偏移补偿。2.根据权利要求1所述的存内计算电路，其特征在于，所述误差补偿模块连接于所述存内计算阵列的输出端，用以实现缩放补偿；所述误差补偿模块包括模拟补偿单元和数字补偿单元中的至少一种；其中，所述存内计算电路还包括模数转换模块，所述模拟补偿单元连接于所述存内计算阵列的输出端和所述模数转换模块的输入端之间；所述数字补偿单元连接于所述模数转换模块的输出端。3.根据权利要求2所述的存内计算电路，其特征在于，所述模拟补偿单元包括运算放大器和可变元件；所述运算放大器包括第一端、第二端和输出端，所述运算放大器的第一端作为所述模拟补偿单元的输入端，所述运算放大器的第二端接入偏压，所述运算放大器的输出端作为所述模拟补偿单元的输出端，所述可变元件连接于所述运算放大器的第一端和输出端之间；其中，所述可变元件的电阻根据缩放因子进行调整。4.根据权利要求3所述的存内计算电路，其特征在于，所述可变元件包括晶体管或电阻。5.根据权利要求2所述的存内计算电路，其特征在于，所述模拟补偿单元的数量为一个，各列所述可编程半导体器件共用所述模拟补偿单元；或者，所述模拟补偿单元的数量为多个，各列所述可编程半导体器件分别连接一个所述模拟补偿单元。6.根据权利要求2所述的存内计算电路，其特征在于，还包括多路复用电路；所述模拟补偿单元连接于所述存内计算阵列的输出端和所述多路复用电路的输入端之间；或者，所述模拟补偿单元连接于所述多路复用电路的输出端和所述模数转换模块的输入端之间。7.根据权利要求2所述的存内计算电路，其特征在于，所述数字补偿单元包括：移位器、乘法器或加法器中的至少一种。8.根据权利要求1所述的存内计算电路，其特征在于，所述误差补偿模块包括补偿阵列，所述补偿阵列用以实现偏移补偿；所述补偿阵列设置于所述存内计算阵列中，作为所述补偿阵列的一部分。9.根据权利要求1-8任一项所述的存内计算电路，其特征在于，所述存内计算阵列为栅极耦合存内计算阵列或源极耦合存内计算阵列。10.一种存内计算电路的补偿方法，其特征在于，应用于如权利要求1-9任一项所述的存内计算电路，所述补偿方法包括：将所述输入向量施加至所述多个可编程半导体器件；根据噪声-补偿量关系模型，查对应环境噪声下的误差量；
根据所述误差量激活所述误差补偿模块，对所述输出向量进行缩放补偿和/或偏移补偿，得到补偿后的所述输出向量。11.一种存储装置，其特征在于，包括：如权利要求1-9任一项所述的存内计算电路。12.一种芯片，其特征在于，包括：如权利要求1-9任一项所述的存内计算电路。

技术总结

本发明公开了一种存内计算电路及其补偿方法、存储装置和芯片。存内计算电路包括：存内计算阵列，包括多个输入端、多个输出端和呈阵列排布的多个可编程半导体器件；所述输入端的信号为输入向量，所述输出端的信号为输出向量，所述存内计算阵列用于对所述输入向量进行矩阵运算，得到所述输出向量；误差补偿模块，所述误差补偿模块与所述存内计算阵列连接，用于对所述输出向量进行缩放补偿和/或偏移补偿。与现有技术相比，本发明实施例实现了对存内计算电路的计算结果进行补偿，提升了计算精度。提升了计算精度。提升了计算精度。