具有突发模式地址比较器的SRAM的制作方法

具有突发模式地址比较器的sram
1.根据35 u.s.c.
§
119的优先权要求
2.本专利申请要求于2019年7月26日提交的题为“具有突发模式地址比较器的sram”的非临时申请号16/523,768的优先权，该专利申请转让给其受让人并在此且通过引用明确并入本文。
技术领域
3.本技术涉及存储器，更具体涉及一种低功率存储器。

背景技术：

4.在传统静态随机存取存储器(sram)中，位单元在读取操作期间连接到位线对。在读取操作之前，位线被预先充电到用于位单元的电源电压。依据位单元的二进制内容，位单元将从其预先充电状态稍微放电位线对中的真位线或补码位线。例如，假设位单元正在存储二进制一。在读取操作期间，字线被断言，以使位单元耦合到其位线对。由于二进制一的值，所以补码位线将从其预先充电状态被放电。但是，位单元将维持真位线处于其预先充电状态。因此，读取操作在位线对两端产生电压差。该位线电压差并非满轨，而是等于电源电压的一小部分。例如，如果电源电压为一伏，则电压差可能只有100毫伏或更小。为了响应这个相对较小的电压差并且对位单元中存储的内容做出位判定，典型的感测放大器需要的增益相对较大。
5.因而，本领域需要密度增加且功率效率提高的存储器。

技术实现要素：

6.公开了一种存储器，包括多个锁存器，被配置为存储存储器的先前行地址；第一多个逻辑门，被配置为响应于存储器的当前行地址等于先前行地址而断言位比较字；第一晶体管，具有耦合到用于突发模式信号的突发模式节点的端子；以及第二多个逻辑门，被配置为响应于位比较字的断言而接通第一晶体管以使突发模式节点接地。
7.另外，公开了一种用于存储器的突发模式方法，包括：在第一读取周期中对感测放大器进行预先充电；在第一读取周期中的预先充电之后，在感测放大器中锁存位判定；在第一读取周期之后的第二读取周期中，响应于第二读取周期的行地址等于第一读取周期的行地址，断言第二读取周期的部分的突发模式信号；响应于对突发模式信号的断言，在第二读取周期期间，将锁存在感测放大器中的位判定传送到数据输出锁存器，而无需对感测放大器进行预先充电。
8.最后，公开了一种存储器，包括字线；多个列，多个列中的每个列包括在该列与字线的交叉处的位单元、感测放大器、以及通过电荷转移晶体管耦合到感测放大器的感测节点的位线；突发模式地址比较器，被配置为针对一系列读取周期确定每个读取周期是突发模式读取周期还是正常读取周期；以及位线预先充电电路，被配置为在每个正常读取周期中对每个列中的位线进行预先充电，其中位线预先充电电路还被配置为在每个突发模式读
取周期中不对每个列中的位线进行预先充电。
9.通过以下具体实施方式，可以更好地领会这些和附加优点。
附图说明
10.图1图示了根据本公开的一个方面的包括用于调用突发操作模式的突发模式地址比较器的sram。
11.图2图示了根据本公开的一个方面的其中列多路复用为4:1多路复用的图1的sram的修改。
12.图3是根据本公开的一个方面的示例突发模式地址比较器的电路图。
13.图4是图2的sram中的各种信号的时序图。
14.图5是根据本公开的一个方面的突发模式地址比较方法的流程图。
15.图6图示了根据本公开的一个方面的一些示例电子系统，每个电子系统都并入了具有突发模式地址比较的sram。
16.本公开的实施例及其优点通过参考下面的具体实施方式得到最好的理解。应当领会，相似的附图标记用于标识附图中的一个或多个附图所图示的相似元件。
具体实施方式
17.诸如sram之类的存储器设有根据行和列布置的多个位单元。每个列具有对应位线对。每个行具有对应字线。在每个行和每个列的交叉处，存在位单元中的对应位单元。在正常(非突发模式)读取操作之前，列的位线对被预先充电到存储器电源电压。然后，时钟信号触发自定时时钟电路以断言行中的经寻址行的字线。经断言的字线接通行的存取晶体管，以使经寻址的行中的位单元可以影响位线的预先充电状态。依据经寻址位单元的二进制内容，每个位线对中的位线中的一个位线会被放电到略低于存储器电源电压，同时每个位线对中的第二位线保持被充电到存储器电源电压。
18.每个列具有其自己的感测放大器，该感测放大器基于当字线电压被断言时在列的位线对两端产生的电压差来锁存位判定。这些列被布置成经多路复用的列组。每个列包括经断言的字线与经多路复用的列组的交叉处的位单元。这些位单元在与经多路复用的列组和字线交叉处形成位单元组，使得只有位单元的列地址在经多路复用的列组中不同。每个经多路复用的列组包括列多路复用器，该列多路复用器从组的列中进行选择，以驱动对应数据输出锁存器。列多路复用器的选择取决于列地址。每个感测放大器包括感测放大器节点对，用于在正常读取操作中的感测使能时段期间耦合到列的位线。感测放大器节点在正常读取操作之前被预先充电，尽管与位线的预先充电相比较，该预先充电可以是接地的。正常读取操作以来自经寻址列的位判定锁存在数据输出锁存器中结束。
19.连续读取操作是正常读取操作还是突发模式读取操作取决于用于连续读取操作的地址是否指向同一行。注意，在正常读取操作期间，经寻址的经多路复用的列组中的每个感测放大器都会锁存位单元组的位判定。如果同一行的地址与在前一读操作中的地址相同，则本文中所公开的突发模式地址比较器有利地为连续读取操作调用突发模式。以这种方式，来自前一读取操作的经锁存的位判定被利用，而无需重新断言字线。同样，不对位线进行预先充电，也不对感测放大器节点进行预先充电，从而降低功耗。
20.在突发模式地址比较器调用突发模式之前，应当发生正常读取操作，以便感测放大器锁存它们的位判定。一旦发生正常读取操作，只要对同一行进行寻址，就可以一次又一次地调用突发模式。例如，假设四个列被多路复用并且初始正常读取操作发生在四个列中的第一列。如果连续读取操作指向同一行，则突发模式被激活。例如，可以在第一突发模式读取操作中读取四个列中的第二列。然后，可以在第二突发模式读取操作中读取四个列中的第三列，依此类推。在突发模式操作期间，不对字线、位线和感测放大器节点进行预先充电，从而大大降低了功耗。
21.一般而言，列地址通常小于行地址，因为列复用通常小于行数。例如，对于具有4:1列多路复用的实施例，仅需要两个地址位来标识经寻址的列。相比之下，在具有128个行的实施例中，行地址可能是用于标识经寻址的行的7个位。因此，以下讨论假设行地址位是最高有效位，而列地址位是最低有效位。在这种实施例中，突发模式地址比较器因此用来确定当前读取操作的读取地址的最高有效位是否等于前一读取操作中的读取地址的最高有效位。更一般地，突发模式地址比较器用来确定当前读取地址的行地址部分是否等于前一读取地址的行地址部分。如果行地址相等，则突发模式地址比较器在当前读取周期内调用突发模式。如果行地址不相等，则突发模式地址比较器不会在当前读取周期内调用突发模式。
22.以下讨论将针对用于实现由本文中所公开的突发模式地址比较调用的突发模式的有利电荷转移实施例。然而，应当领会，本文中所公开的突发模式地址比较可以由没有实现电荷转移的存储器来实施。如上文所指出的，经多路复用的列组中的每个列都有自己的感测放大器。但是，由于电荷转移操作通过电荷转移晶体管的控制来实现，所以缺乏跨多个列多路复用单个感测放大器的情况并没有阻碍密度。列的每个位线通过电荷转移晶体管耦合到列的感测放大器的感测放大器节点。每个电荷转移晶体管的源极耦合到它的位线，而每个电荷转移晶体管的漏极耦合到它的感测放大器节点。因此，每个电荷转移晶体管的栅源电压由它的栅电压和它的位线电压确定。以下讨论将假设每个电荷转移晶体管为p型金属氧化物半导体(pmos)晶体管，但是应当领会，电荷转移还可以通过n型金属氧化物半导体(nmos)晶体管来完成。
23.在初始正常读取操作的字线断言之前，位线被预先充电到电源电压，而感测放大器节点被全部放电。然后，在字线断言时段内，字线被断言，在该字线断言时段期间，对于每个位线对产生位线电压差，这取决于存储在字线和经多路复用的列组的位线对的交叉点处的每个位单元中的位。依据该位，每个位线对中的真位线或补码位线从预先充电状态(电源电压)略微放电。所得位线电压差并非满轨，而只是电源电压的一小部分(例如，近似100mv)。为了从这种相对较小的位线差异形成位判定，传统上需要高增益感测放大器。这种高增益感测放大器需要大量管芯空间，以使它通常会在列组上被多路复用。但是，本文中所讨论的电荷转移技术导致跨位线对的感测节点对的位线电压差的放大。由于这种放大，所以所得感测放大器无需高增益，而是可以通过相对密集且具有相对较低功耗的复位设置(rs)锁存器来实现。因此，每个列都可以具有它自己的感测放大器。
24.电荷转移发生在接近字线断言时段结束时开始的电荷转移时段期间。在电荷转移时段之前，每个电荷转移晶体管的栅极电压被维持处于电源电压，以使每个电荷转移晶体管截止。电荷转移时段相对于字线的断言被延迟，以使对于每个位线对可以产生位线电压差。在电荷转移时段期间，电荷转移晶体管的栅极电压以某个转换速率从电源电压下降到
地。例如，相对较小的反相器或虚拟位线电压可以用于控制电荷转移晶体管的栅极电压。依据正在被读取的位值，每个位线对中的真位线或补码位线将从其预先充电状态(电源电压)略微下降。该位线在以下讨论中被称为部分充电位线。但是，每个位线对中剩余的位线将保持被充电到电源电压。该位线在以下讨论中被称为完全充电位线。
25.经多路复用的列组中的每个电荷转移晶体管的栅极电压在电荷转移时段期间下降，以使完全充电位线的电荷转移晶体管的栅源电压(栅极-位线电压)满足其阈值电压。但是，部分充电位线的电压的降低使得该相同栅极电压没有满足部分充电位线的电荷转移晶体管的阈值电压。因此，只有位线对中的完全充电位线的电荷转移晶体管最初将电荷传导到其感测节点。感测节点的电容与位线的电容相比较相对较小，因此所得电荷转移导致感测节点几乎被充电到电源电压。相比之下，部分放电位线的感测节点保持在其放电默认状态，使得所访问的位线对的感测节点之间的电压差几乎满轨(电压差几乎等于电源电压)。因此，电荷转移导致相对较小的位线电压差在感测节点上放大为接近满轨的电压差，使得感测放大器可以为相对紧凑且低功率的rs锁存器，诸如由交叉耦合的nand门对形成的rs锁存器。在感测使能时段中发生感测放大器的感测。
26.由于每个列具有其自己的感测放大器，所以电荷转移时段和感测在对第一位单元的初始读取操作期间为经多路复用的列组中的所有列锁存位判定。公开了一种突发模式地址比较器，如果后续读取操作是针对经多路复用的列组中的另一列(假设涉及同一字线)，则该突发模式地址比较器选择突发模式读取操作。例如，如果经多路复用的列组具有四个列，则字线和四个列的交叉处可能存在四个位单元。更一般地，存在与字线和经多路复用的列组的交叉处相对应的位单元组。在对位单元组中的位单元的初始读取操作中，突发模式地址比较器将检测到先前读取操作已经针对位单元组之外的位单元。关于标识读取地址是否与位单元组相对应，注意，位单元组中的位单元的地址将基本相似。例如，如果位单元组是四个位单元，则各个位单元读取地址各自将仅相差两位。读取地址中的剩余位标识字线，并且因此对于位单元组中的每个位单元而言，均相同。
27.为了标识当前读取地址和前一读取地址是否指向同一位单元组，突发模式地址比较器仅需要确定两个地址标识同一字线。读取地址中的剩余位取决于哪个特定位单元正在在位单元组中进行寻址。这些位在读取地址中的位置取决于寻址约定。以下讨论将不失一般性地假设它是标识位单元组内的位单元的最低有效位(lsb)。因此，这种实施例中的突发模式地址比较器可能在确定当前读取地址和前一读取地址的最高有效位(msb)相同时激活突发模式读取操作。只要突发模式被激活，每个连续读取操作仅通过列多路复用器在经多路复用的列组中选择适当列来执行。对于这些附加突发模式读取操作，不会对字线进行断言，也不会对位线和感测节点进行预先充电，以提供有利的功率节省。现在，对一些示例实现方式进行更详细的描述。
28.图1中示出了示例sram 100，该示例sram 100包括突发模式地址比较器101。位线b1和补码位线b1b的位线对形成第一列。位单元105位于第一列和字线w1的交叉处。位单元105由交叉耦合的反相器对形成。反相器中的第一反相器的输出节点是位单元105的真(q)输出。该输出节点通过nmos存取晶体管m4耦合到位线b1。同样，反相器中的剩余的第二反相器的输出节点是位单元105的补码(qb)输出，该qb输出通过nmos存取晶体管m3耦合到补码位线b1b。字线w1耦合到存取晶体管的栅极，以使q节点和qb节点在字线断言时段期间驱动
它们各自的位线。
29.sram 100包括第二列，该第二列在其与字线w1的交叉处具有位单元。由于第二列是第一列中的结构的重复，所以为了说明清楚起见，图1中未示出第二列的细节。两个列通过列多路复用器125多路复用。如果(突发或非突发)读取操作被引导到位单元105，则列多路复用器125选择来自第一列的感测放大器110的感测放大器输出。例如，列多路复用器125可以包括用于第一列的三态缓冲器130和用于第二列的三态缓冲器135。未选定列的三态缓冲器为三态，以在列多路复用器125中形成选择。列多路复用器125的输出被锁存在数据输出锁存器140中。
30.第一列的位单元105和第二列中的对应位单元形成位单元组，该位单元组共享标识字线w1和经多路复用的列组的公共地址。只有列地址在位单元组内发生改变。不管读取操作是否在突发模式下发生，每个读取操作都会响应诸如用于存储器时钟信号102的时钟周期之类的时钟周期。假设第一存储器时钟周期与涉及不同字线和/或列的读取操作相对应，并且该第一存储器时钟周期之后是第二存储器时钟周期，在该第二存储器时钟周期中，读取操作被指向位单元105。对于该第二读取操作，突发模式地址比较器101没有激活突发模式，因为在第一存储器时钟周期中解码的先前地址标识不同的字线和/或不同的经多路复用的列组。
31.在正常读取操作期间的字线断言之前，位线b1和b1b通过位线预先充电电路150被预先充电到电源电压。位线的这种预先充电是传统的，因此，位线预先充电电路150的细节未在图1中图示。诸如对位线的预先充电、字线断言的脉冲宽度以及感测放大器110在读取操作期间的使能之类的各种动作的时序由如由存储器时钟信号102触发的自定时时钟电路155控制。这些动作在正常读操作期间的时序是传统的。然而，根据这种传统功能修改自定时时钟电路155以适应突发模式。因此，自定时时钟电路155响应突发模式信号，诸如低电平有效突发模式信号145(burst_n)，以使不会对字线进行断言、不会对位线进行预先充电、并且在突发模式操作期间不会接通电荷转移晶体管。
32.为了控制突发模式是否有效，突发模式地址比较器101断言或取消断言突发模式信号145。如本文中所使用的，当信号具有逻辑真状态时，信号被称为“断言”，而不管逻辑真状态是高电平有效还是低电平有效。在备选实施例中，突发模式信号反而可以为高电平有效信号。如果突发模式地址比较器101不断言突发模式信号145，则sram 100实现正常读取操作，在该正常读取操作中，第二存储器时钟周期触发自定时时钟电路155对字线w1的电压充电。在该字线断言之前，位线b1和b1b被位线预先充电电路150预先充电到电源电压。在位线预先充电之后，位线预先充电电路150使位线浮置。位线b1通过pmos电荷转移晶体管p1耦合到感测放大器110的对应感测节点s1。同样，补码位线b1b通过pmos电荷转移晶体管p2将a耦合到对应感测节点s1b。在字线断言之前，电荷转移晶体管的栅极电压rm由自定时时钟电路155充电到电源电压，以防止任何电荷转移到感测节点。由于突发模式不是活动的，所以自定时时钟电路155在字线断言之前将感测节点预先充电信号(cts_pre_n)充电到电源电压。经充电的感测节点预先充电信号驱动nmos晶体管m1和nmos晶体管m2的栅极。晶体管m1和m2的源极系接到地，而它们的漏极分别系接到补码检测节点s1b和检测节点s1。由于晶体管m1和m2两者均被接通以将它们各自的位线耦合到地，所以对感测节点预先充电信号的断言因此对第一列的感应节点s1和感应节点s1b两者进行放电。如之前所指出的，第二列的结
构与第一列所示的结构相同。
33.因此，两个列将使其感测节点放电并且使其位线在字线断言之前预先充电以用于突发模式并非活动的正常读取操作。但是，如果连续读取操作指向第二列，则突发模式地址比较器101通过断言突发模式信号145来激活突发模式。自定时时钟电路155通过防止断言字线w1来响应对突发模式信号145的断言。同样，栅极电压信号rm在突发模式期间通过自定时时钟电路155而被维持处于电源电压，以防止电荷转移晶体管p1和p2接通。另外，自定时时钟电路155在突发模式读取操作期间维持感测放大器预先充电信号cts_pre_n处于接地，以防止对感测节点s1和s1b的预先充电。
34.在正常读取操作期间，通过断言字线电压来接通存取晶体管m4和m3导致位线b1或b1b中的一个位线依据存储在位单元105中的二进制内容从其预先充电状态略微放电。这种轻微位线放电在电荷转移时段被放大，在该电荷转移时段期间，如下接通电荷转移晶体管p1和p2。电荷转移时段由栅极电压rm的放电触发。栅极电压rm的放电在仍然对字线电压进行断言的同时开始。栅极电压rm的放电可以在字线电压已经放电之后结束。栅极电压rm的放电对其具有一定斜率。由于栅极电压rm的这种非瞬时放电，所以栅极电压rm将放电到其源极系接到完全充电位线的电荷转移晶体管的阈值电压，但仍将高于其源极系接到部分放电位线的电荷转移晶体管的阈值电压。因此，完全充电位线的电荷转移晶体管将在另一电荷转移晶体管从部分放电位线传导电荷时之前将电荷传导到其感测节点。例如，假设位线b1是完全充电位线，使得电荷转移晶体管p1在电荷转移晶体管p2之前开始接通。因此，感测节点电压s1将在补码感测节点电压s1b的增加之前增加。
35.感测节点s1被连接到感测放大器110中的nand门115的输入。同样，感测节点s1b系接到感测放大器110中的nand门120的输入。nand门115和120交叉耦合以形成rs锁存器。预先充电到感测节点的零伏导致nand门115和120的两个输出均被断言为高到电源电压。nand门120的输出也形成第一列的输出端子。第二列中的对应nand门(未图示)形成第二列的输出端子。与概念上由电容器cb1代表的位线电容相比较，概念上由电容器cs代表的感测节点的电容相对较小。因此，与感测节点s1b相比较，电荷转移晶体管p1在电荷转移晶体管p2导通之前开始导通的短暂时间量导致感测节点s1的电压显著增加。这种电压增加超过了nand门115的阈值电压，使得其输出被放电到零。nand门115的零输出增强了nand门120的二进制高输出，以使存储在位单元105中的二进制一值被锁存在感测放大器110中。
36.如果读取操作是针对第一列，则列多路复用器125选择第一列中的感测放大器110的输出端子，以使位单元105的二进制内容在第一存储器周期中被锁存到数据输出锁存器140中。但是注意，第二列的感测放大器也被锁存了存储在位单元组中剩余位单元中的位。如果连续读取操作被指向该剩余位单元，则不会丢弃该位感测。突发模式地址比较器101检测到用于第二读取操作的地址被指向同一位单元组，因此通过断言突发模式信号145触发第二存储器时钟周期的突发模式。响应于对突发模式信号145的断言，自定时时钟电路155防止在第二存储器时钟周期期间对字线w1电压进行充电。同样，自定时时钟电路155防止感测节点预先充电信号在第二存储器时钟周期期间被断言。另外，自定时时钟电路155还防止栅极电压rm在第二存储器时钟周期期间由于突发模式操作而放电。然后，列多路复用器125通过三态缓冲器135选择第二列，使得来自第二列的位单元的位可以被存储在数据输出锁存器140中。
37.为了协助在感测放大器110内进行锁存，感测节点预先充电信号驱动pmos晶体管p5的栅极，该pmos晶体管p5的源极系接到用于电源电压的电源节点。晶体管p5的漏极连接到一对pmos晶体管p4和p3的源极。晶体管p4的漏极被系接到感测节点s1，而晶体管p3的漏极被系接到补码感测节点s1b。nand门115的输出驱动晶体管p4的栅极。同样，nand门120的输出驱动晶体管p3的栅极。例如，假设nand门115的输出为低。该低输出接通晶体管p4以加强感测节点s1的完全充电状态，这反过来加强了nand门115的零输出。相反，假设nand门120的输出在感测使能时段之后为低。然后，可能接通晶体管p3。接通晶体管p3增强了补码感测节点s1b的完全充电状态，这反过来增强了nand门120的零输出。以这种方式，所感测的位在感测放大器110中的锁存被加强或增强。
38.应当领会，本文中所公开的突发模式操作不限于任何特定列多路复用大小。例如，图2中示出了sram 200，其中四个列由列多路复用器125多路复用，范围从第一列cts_cell0到第四列cts_cell3。每个列在该列与字线w1的交叉处都存在位单元。每个列内的结构如关于sram 100所讨论的。为了说明清楚，仅详细示出了第一列cts_cell0。由于共享数据输出锁存器140的经多路复用的列组中存在四个列，所以存在四个解码位bst_0、bst_1、bst_2和bst_3以及控制列多路复用器125选择哪一列的它们的补码。列多路复用器125通过包括三态缓冲器130的三态缓冲器来实现，如关于存储器100所讨论的，但是应当领会，其他类型的列多路复用器可以用于sram 200中。栅极电压rm控制每个列中的预先充电晶体管。同样，感测节点预先充电信号(cts_pre_n)通过每个列中的晶体管m1和m2控制对感测节点的预先充电以及通过每个列中的晶体管p3、p4和p5控制锁存增强，如关于sram 100所讨论的。
39.由于存在四个列，所以对于位单元组中的每个位单元地址，将只有两个位(例如，两个最低有效位)不同。在初始非突发模式读取操作期间，栅极电压rm的放电可以由自定时时钟电路155中的反相器(未图示)执行。反相器相对较小，以使栅极电压rm的放电具有一些转换，因此放大位线电压差相对于到对应感测节点的电荷转移发生。取决于哪个列被寻址，来自经寻址的位单元的对应位通过列多路复用器125选择并且被锁存到数据输出锁存器140中。然而，四个列中的每个列中的感测放大器110锁存其对应的位判定。如果随后读取操作被指向同一位单元组，则突发模式地址比较器101激活突发模式。
40.图3中更详细地示出了用于突发模式地址比较器101的实施例300。读取地址为n位宽，范围从第零地址位addr[0]到第(n-1)地址位addr[n-1]。当前读取周期的每个地址位通过对应位比较器305与前一读取周期的对应位进行比较。因此，存在用于地址位addr[0]的位比较器305、用于地址位addr[1]的位比较器305、用于地址位addr[2]的位比较器305等，直至为最终地址位addr[n-1]提供最终位比较器305。每个位比较器305形成具有取决于对应位比较的二进制状态的一位输出信号。由于n位比较器305用于n位宽读取地址，所以它们的一位输出信号形成n位宽位比较字321。
[0041]
每个位比较器305包括主锁存器310和从锁存器315，该主锁存器310和从锁存器315从读取地址连续锁存对应位。如本文中所使用的，术语“锁存器”是指可以同步(例如，寄存器或触发器)或异步(例如，复位设置锁存器)的任何合适的存储元件。通过主从锁存的延迟是一个存储器时钟周期，以使从锁存器315所存储的地址位是来自前一存储器时钟周期的地址位。每个位比较器还包括xor门320，该xor门320对对应于当前地址位和来自其从锁存器315的对应于先前地址位进行异or运算。因此，如果对应的地址位和对应的先前地址位
相同，则来自每个xor门320的一位输出信号接地。如果当前存储器读取周期指向同一位单元组(同一字线地址)，则n位宽比较字321因此全为零。因此，比较字是低电平有效信号，该低电平有效信号被断言以调用突发模式。相比之下，如果当前存储器读取周期不指向在前一存储器时钟周期中被寻址的同一位单元组，则该n位宽比较字中的位中的至少一个位将被充电到存储器电源电压。xor门320是第一多个逻辑门的示例，该第一多个逻辑门被配置为响应于存储器的当前行地址等于先前行地址而断言位比较字。
[0042]
并行布置的多个or门330处理由xor门320形成的n位宽输出信号。xor门320被布置成xor门组，使得来自每个xor门320组的输出位驱动or门330中的对应的or门330。每个or门330的输入宽度为三个位，但在备选实施例中，可以增加或减少该输入宽度。or门330中的最后一个or门330还对如延迟了偶数个反相器340的存储器时钟信号102的延迟版本进行or运算，以产生延迟时钟信号(cd)。or门330的输出由nor门335处理。因此，只有在当前存储器读取周期的行地址等于前一存储器读取周期的行地址时，nor门335的输出才会在存储器时钟信号102的上升沿之后的延迟时段内为高。延迟时段的长度由通过反相器340的延迟确定。nor门335的输出驱动源极连接到地的nmos晶体管m5的栅极。因此，如果nor门335的输出响应于当前行地址与前一行地址匹配而为高电平，则晶体管m5的漏极将接地。晶体管m5也可以表示为第一晶体管。
[0043]
晶体管m5的漏极连接到nmos晶体管m6的源极，该nmos晶体管m6也可以表示为第二晶体管。由于存储器时钟信号102驱动晶体管m6的栅极，所以晶体管m6的漏极将响应于存储器时钟信号102的上升沿而接地，同时当前行地址匹配前一行地址以进行两次连续读取操作。一旦由反相器340建立的延迟时段到期，nor门335的输出将变为低电平以关断晶体管m5。晶体管m6的漏极电压形成突发模式信号145的突发模式节点。因此，如果当前行地址与前一行地址匹配，则突发模式信号145将被放电到地以象征突发模式被激活。由反相器对形成的脉冲锁存器325锁存突发模式信号145。在一个实施例中，or门330和nor门335是被配置为接通第一晶体管(m5)以响应于对位比较字的断言而使突发模式节点接地的第二多个逻辑门的示例。
[0044]
针对每个连续读取操作，重新评价突发模式信号145。因此，突发模式信号145应当通过在存储器时钟信号102的下一周期之前被充电到存储器电源电压来被复位。例如，突发模式信号145可以通过漏极连接到晶体管m6的漏极的pmos晶体管p6来复位。晶体管p6也可以表示为第三晶体管。晶体管p6的源极被连接到存储器电源电压的电源节点。如果晶体管p6被接通，则晶体管m6的漏极和因此突发模式信号145将被充电到存储器电源。自定时时钟电路155所产生的自定时时钟信号345驱动晶体管p6的栅极以控制突发模式信号145是否被复位。自定时时钟电路155在正常读取操作期间使用自定时时钟信号345的下降沿来触发对字线的释放。尽管自定时时钟电路155在突发模式操作期间不会断言字线，但自定时时钟信号345的下降沿是控制突发模式信号145的复位的方便信号。在备选实施例中，诸如存储器时钟信号102的下降沿之类的其他合适信号可以用于驱动晶体管p6的栅极以控制对突发模式信号145的复位。
[0045]
鉴于对突发模式的地址比较器控制，现在，关于图4对存储器200的各种信号的时序进行讨论。存储器时钟信号102在时间t0开始初始读取周期。因为没有用于比较的前一读取地址，所以这个时钟周期中不会存在突发模式。该读取周期的读取地址为n位字。由于存
储器200具有4:1列多路复用，所以存储器200中的读取操作的列地址为两位宽。因此，存储器200的每个读取周期中的读取地址的行地址部分为n位宽读取地址的部分[n:2]。在初始读取周期期间，时间t0处的当前地址(ca)读取地址部分(2f)被锁存到从锁存器315(图3)中。因此，当前读取地址部分2f变成用于如由存储器时钟信号102的上升沿在时间t1处触发的后续读取操作的先前地址(pa)。
[0046]
在从时间t0处开始的正常读取操作期间，感测放大器节点通过对如由自定时时钟电路155控制的感测节点预先充电信号cts_pre_n的断言来预先充电。自定时时钟电路155还断言电荷转移晶体管的低电平有效栅极电压rm。自定时时钟信号345的下降沿触发对栅极电压rm的解除断言。
[0047]
第二读取周期由存储器时钟信号102在时间t1处的上升沿触发。第二读取周期的当前行地址为ff，该ff与先前行地址2f不同。突发模式信号145通过保持处于存储器电源电压而保持未断言，使得第二读取周期也是正常读取操作。因此，在第二读取周期内重复与在第一读取周期内讨论的信号时序相同的信号时序。
[0048]
存储器时钟信号102在时间t2处的上升沿开始第三读取周期。当前行地址ff与先前行地址相同。因此，突发模式信号145在存储器时钟信号102在时间t2处的上升沿之后被断言为低，以激活突发模式。因此，栅极电压rm和感测节点预先充电信号cts_pre_n在第三读取周期期间没有被断言。自定时时钟信号345的下降沿在第三读取周期期间重置突发模式信号145。
[0049]
存储器时钟信号102在时间t3处的上升沿触发第四读取周期。当前行地址ff与先前行地址相同。因此，突发模式信号145在存储器时钟信号在时间t3处的上升沿之后被断言为低，以再次激活突发模式。同样，在时间t4开始的第五读取周期的行地址也为ff，因此在第五个读取周期内再次激活突发模式。
[0050]
现在，关于图5的流程图对突发模式地址比较的方法进行讨论。该方法包括动作500：在第一读取周期中，对感测放大器进行预先充电。对存储器100或200中的s1和s1b的预先充电是动作500的示例。该方法还包括动作505：在第一读取周期中的预先充电之后，在感测放大器中锁存位判定。对rs触发器110的锁存是动作505的示例。另外，该方法包括动作510，该动作510发生在第一读取周期之后的第二读取周期中并且包括响应于第二读取周期的行地址等于第一读取周期的行地址，断言第二读取周期的一部分的突发模式信号。在突发模式读取操作期间断言突发模式信号145是动作510的示例。最后，该方法包括动作515：响应于对突发模式信号的断言，在第二读取周期期间，将锁存在感测放大器中的位判定传送到数据输出锁存器，而无需对感测放大器进行预先充电。在突发模式读取周期期间通过列多路复用器125向数据输出锁存器140传送位判定是动作515的示例。
[0051]
如本文中所公开的具有突发模式地址比较的存储器可以并入广泛多种电子系统中。例如，如图6所示，蜂窝电话600、膝上型计算机605和平板pc 610都可以包括具有根据本公开的突发模式地址比较器的存储器。诸如音乐播放器、视频播放器、通信设备和个人计算机之类的其他示例性电子系统也可以配置有根据本公开构造的突发模式地址比较器。
[0052]
正如本领域的一些技术人员现在将领会的并且取决于手头的特定应用，在没有背离其范围的情况下，可以对本公开的设备的材料、装置、配置和使用方法进行许多修改、替换和变化。鉴于此，因为本文中所示出和描述的特定实施例仅当作其中的一些示例，所以本
公开的范围不应限于这些特定实施例的范围，而是应与下文所附的权利要求及其功能等同物完全相称。

技术特征：

1.一种存储器，包括：多个锁存器，被配置为存储所述存储器的先前行地址；第一多个逻辑门，被配置为响应于所述存储器的当前行地址等于所述先前行地址而断言位比较字；第一晶体管，具有耦合到用于突发模式信号的突发模式节点的端子；以及第二多个逻辑门，被配置为响应于对所述位比较字的所述断言而接通所述第一晶体管以使所述突发模式节点接地。2.根据权利要求1所述的存储器，还包括：第二晶体管，耦合在所述第一晶体管的所述端子与所述突发模式节点之间，其中所述第二晶体管被配置为响应于所述存储器的存储器时钟信号而接通。3.根据权利要求1所述的存储器，其中所述多个锁存器包括多个主从锁存器。4.根据权利要求1所述的存储器，其中所述第一多个逻辑门包括多个xor门。5.根据权利要求4所述的存储器，其中所述多个xor门被布置成多个xor门组，并且其中所述第二多个逻辑门包括：多个or门，与所述多个xor门组相对应，其中所述多个or门中的每个or门被配置为处理来自所述对应xor门组中的每个xor门的输出信号；以及nor门，被配置为对来自每个or门的输出信号进行nor，其中所述nor门还被配置为驱动所述第一晶体管的栅极。6.根据权利要求5所述的存储器，其中所述or门中的最后一个or门还被配置为处理所述存储器的存储器时钟信号的延迟版本。7.根据权利要求2所述的存储器，还包括：自定时时钟电路，被配置为响应于所述存储器时钟信号而断言自定时时钟信号；以及第三晶体管，耦合在用于存储器电源电压的电源节点与所述突发模式节点之间，其中所述第三晶体管被配置为响应于所述自定时时钟信号的下降沿而接通。8.根据权利要求7所述的存储器，其中所述第一晶体管为n型金属氧化物半导体(nmos)晶体管，所述第二晶体管为nmos晶体管，并且所述第三晶体管为p型金属氧化物(pmos)晶体管。9.根据权利要求1所述的存储器，还包括：第一列，包括第一感测放大器，所述第一感测放大器被配置为通过第一感测节点对从第一位单元感测第一位，并且在所述第一列的第一输出端子处输出所述第一位，第二列，包括第二感测放大器，所述第二感测放大器被配置为通过第二感测节点对从第二位单元感测第二位，并且在所述第二列的第二输出端子处输出所述第二位；数据输出锁存器；列多路复用器，被配置为在来自所述第一输出端子的所述第一位与来自所述第二输出端子的所述第二位之间进行选择，以将选定位提供给所述数据输出锁存器；感测节点预先充电电路，被配置为响应于对感应节点预先充电信号的断言，对所述第一感测节点对和所述第二感测节点对进行预先充电；以及自定时时钟电路，被配置为在其中所述突发模式信号未被断言的读取周期中断言所述感测节点预先充电信号。
10.根据权利要求9所述的存储器，其中所述第一感测放大器包括第一复位设置锁存器，并且其中所述第二放大器包括第二复位设置锁存器。11.根据权利要求10所述的存储器，其中所述第一感测节点对包括第一感测节点和第二感测节点，并且其中所述感测节点预先充电电路包括耦合在所述第一感测节点与地之间的第一晶体管，并且还包括耦合在所述第二感测节点与地之间的第二晶体管。12.根据权利要求11所述的存储器，其中所述第一列包括通过第一电荷转移晶体管耦合到所述第一感测节点的位线，并且还包括通过第二电荷转移晶体管耦合到所述第二感测节点的补码位线，其中所述自定时时钟电路还被配置为在其中所述突发模式信号被断言的读取周期中，维持所述第一电荷转移晶体管和所述第二电荷转移晶体管截止。13.根据权利要求12所述的存储器，其中所述第一电荷转移晶体管和所述第二电荷转移晶体管均为p型金属氧化物半导体(pmos)晶体管。14.根据权利要求1所述的存储器，其中所述存储器被并入蜂窝电话中。15.根据权利要求1所述的存储器，其中所述存储器被并入膝上型计算机中。16.一种用于存储器的突发模式方法，包括：在第一读取周期中对感测放大器进行预先充电；在所述第一读取周期中的所述预先充电之后，在所述感测放大器中锁存位判定；在所述第一读取周期之后的第二读取周期中，响应于所述第二读取周期的行地址等于所述第一读取周期的行地址，断言所述第二读取周期的部分的突发模式信号；响应于对所述突发模式信号的所述断言，在所述第二读取周期期间，将锁存在所述感测放大器中的所述位判定传送到数据输出锁存器，而无需对所述感测放大器进行预先充电。17.根据权利要求16所述的方法，还包括：在所述第一读取周期期间断言字线；当所述字线被断言时，启动其中从第一列中的第一预先充电位线到所述感测放大器的第一感测节点的第一电荷转移取决于第一位的二进制值的电荷转移时段；以及响应于所述第一电荷转移而感测所述第一位以形成锁存在所述感测放大器中的所述位判定。18.根据权利要求17所述的突发模式方法，还包括：在所述电荷转移时段之前，使所述第一感测节点放电。19.根据权利要求16所述的突发模式方法，其中响应于对所述突发模式信号的所述断言，所述第一感测节点在所述第二读取周期期间不被放电。20.一种存储器，包括：字线；多个列，所述多个列中的每个列包括所述列与所述字线的交叉处的位单元、感测放大器、以及通过电荷转移晶体管耦合到所述感测放大器的感测节点的位线；突发模式地址比较器，被配置为针对一系列读取周期，确定每个读取周期是突发模式读取周期还是正常读取周期；以及位线预先充电电路，被配置为在每个正常读取周期中对每个列中的所述位线进行预先充电，其中所述位线预先充电电路还被配置为在每个突发模式读取周期中，不对每个列中
的所述位线进行预先充电。21.根据权利要求20所述的存储器，还包括：自定时时钟电路，其中所述自定时时钟电路被配置为在每个正常读取周期中断言所述字线，并且在每个突发模式读取周期中不断言所述字线。22.根据权利要求21所述的存储器，其中所述自定时时钟电路还被配置为防止在每个突发模式读取周期期间对所述感测节点进行预先充电。

技术总结

提供了一种存储器，该存储器被配置为既实施正常读取操作又实施突发模式读取操作。突发模式地址比较器将当前行地址与先前行地址进行比较以确定读取操作是正常读取操作还是突发模式读取操作。发模式读取操作。发模式读取操作。

技术研发人员：

晶昌镐 金基中 A

受保护的技术使用者：

高通股份有限公司

技术研发日：

2020.07.22

技术公布日：

2022/3/11