存储器子阵列的输入/输出线共享的制作方法

存储器子阵列的输入/输出线共享
1.交叉参考
2.本专利申请案主张劳伦特(laurent)等人于2019年7月11日申请的标题为“存储器子阵列的输入/输出线共享(input/output line sharing for memory arrays)”的第16/508,753号美国专利申请案的优先权，所述专利申请案已让渡给其受让人且其全文以引用方式明确地并入本文中。

背景技术：

3.下文大体上涉及一种包含至少一个存储器装置的系统且更具体来说，涉及存储器装置内的存储器子阵列的输入/输出线共享。
4.存储器装置广泛用来将信息存储于各种电子装置中，例如计算机、无线通信装置、相机、数字显示器及类似物。通过编程存储器装置的不同状态来存储信息。例如，二进制装置最通常存储两种状态中的一者，通常由逻辑1或逻辑0表示。在其它装置中，可存储多于两种状态。为了存取经存储的信息，所述装置的组件可读取或感测存储器装置中的至少一个经存储状态。为了存储信息，所述装置的组件可将状态写入或编程于存储器装置中。
5.存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)等。存储器装置可为易失性或非易失性的。非易失性存储器(例如，feram)可甚至在不存在外部电源的情况下维持其经存储的逻辑状态达延长时段。易失性存储器装置(例如，dram)可在与外部电源断开连接时丢失其经存储的状态。feram可能够达成类似于易失性存储器的密度，但可归因于使用铁电电容器作为存储装置而具有非易失性质。
6.存储器装置可包含存储器阵列，所述存储器阵列可进一步包含多个子阵列。在一些情况中，输入/输出(i/o)线可用来将数据传送到存储器阵列及从存储器阵列传送数据，包含将数据传送到所述存储器阵列内的一或多个子阵列及从所述存储器阵列内的一或多个子阵列传送数据。
附图说明
7.图1说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的系统的实例。
8.图2说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器裸片的实例。
9.图3说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器布局的实例。
10.图4说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器片块的实例布局。
11.图5说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的
存储器阵列的方面的实例。
12.图6说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器子阵列的实例。
13.图7说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列的方面的实例。
14.图8说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列的方面的实例。
15.图9说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列的方面的实例。
16.图10说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列的方面的实例。
17.图11说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列的方面的实例。
18.图12说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列的方面的实例。
19.图13说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列的方面的实例。
20.图14说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列的方面的实例。
21.图15说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列的方面的实例。
22.图16说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列的方面的实例。
23.图17说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列的方面的实例。
24.图18展示根据本公开的支持存储器子阵列的输入/输出线共享的存储器装置的框图。
25.图19展示说明根据如本文中所公开的支持存储器子阵列的输入/输出线共享的方法或若干方法的流程图。
具体实施方式
26.存储器装置可包含存储器阵列，所述存储器阵列可进一步包含多个子阵列。在一些情况中，子阵列可称为存储器片块或存储器块，且可对应于存储器片块或存储器块或以其它方式包含于存储器片块或存储器块中。在一些情况中，存储器阵列的子阵列可被分组为多个组，且子阵列组可称为存储体或存储器区段。例如，所述子阵列可经布置成(例如，拼块阵列的)列及行，且子阵列的行可为存储体。
27.存取操作可存取一或多个子阵列中的存储器胞元(例如，存储器胞元的行)。例如，存取操作可存取相同存储体的一或多个子阵列中的存储器胞元。可用于存取的一组存储器胞元(例如，存储器胞元的经激活的行，其可与经激活的字线耦合)可称为存储器胞元页，且
包含于所述页中的存储器胞元的数目(或由此存储的数据量)称为页大小。子阵列可包含或相关联于某一数目个感测放大器(例如，可包含于与所述感测放大器相同的片块中)，其可支持子阵列的存储器胞元的存取操作(例如，读取或写入操作)。
28.输入/输出(i/o)线可用来将数据传送到存储器阵列及从存储器阵列传送数据，包含将数据传送到所述存储器阵列内的一或多个子阵列及从所述存储器阵列内的一或多个子阵列传送数据。如本文中所使用，i/o线可指代经配置以递送与存取操作相关联的一或多个信息位的存储器装置的信号路径或总线。i/o线可包含主i/o线，所述主i/o线可横越多个子阵列(例如，与多个子阵列至少部分地交叉，耦合或可耦合，支持传送多个子阵列的数据)。i/o线还可包含本地i/o线，所述本地i/o线可经配置以在子阵列与主i/o线之间传送数据。在一些情况中，本地i/o线可专用于所述子阵列，且在一些情况中，可不与子阵列边界交叉(例如，可不延伸超过所述子阵列的边缘)或在多于一个子阵列上方或下方交叉。
29.然而，在一些情况中，如本文中所描述，至少一些本地i/o线可经配置以将数据传送到至少两个子阵列中的选定者或从至少两个子阵列中的选定者传送数据。即，可在两个或更多个子阵列之间共享(例如，借用或可借用)至少一些本地i/o线。一些此类本地i/o线可横越至少一个子阵列边界及至少两个子阵列。另外或替代地，至少一些本地i/o线可经配置以将数据传送到至少两个主i/o线中的选定者或从至少两个主i/o线中的选定者传送数据。
30.在一些情况中，如本文中所描述，存储器装置可利用多种页模式，所述多种页模式可分别对应于多个不同页大小。例如，共享本文中所描述的技术及配置的i/o线可支持不同页大小。在一些情况中，全页可指代在存储体的全部子阵列中包含存储器胞元的页(例如，存储器胞元的行)，且缩减页可指代在所述存储体的仅一些子阵列中(例如，在所述存储体的子阵列的仅一子集中)包含存储器胞元的页(例如，存储器胞元的行)。
31.在一些情况中，可将开启(例如，经激活的)页中的存储器胞元的仅一子集的信息(例如，位)传送到存储器装置中或从存储器装置传送出(例如，传送到阵列中或从所述阵列传送出)。例如，子阵列可包含组织成行及列的存储器胞元，且列掩码(其可替代地称为列选择或列地址或由列选择或列地址指示)可包含于存取命令中或以其它方式与存取命令相关联(例如，读取或写入命令)且可指定经激活的行中的存储器胞元的仅一子集(例如，选定存储器胞元、选定列)以读取或写入到所述阵列或装置中或从所述阵列或装置读取或写入。所述页中的非选定存储器胞元可为可存取且在一些情况中，可经感测(例如，读取)(例如，出于写回或刷新目的)，但对应数据可未传送到所述阵列或装置或从所述阵列或装置传送出(例如，可能并非由主i/o线载送)。结合一个存取操作(例如，作为一个存取操作的结果，执行或实行一个存取操作)传送到存储器装置中或从存储器装置传送出的信息数量可称为数据分组、数据突发或码字。
32.因此，在一些情况中，针对由存储器装置支持的全部页大小(例如，全页大小或缩减页大小)，用于存取操作的码字可具有相同大小(例如，小于有效页大小)，且因此即使不同数目个存储器胞元可取决于页大小而包含于开启页中，还可将相同数量的信息(例如，位)传送到存储器阵列中或从存储器阵列传送出(例如，传送到所述存储器阵列的存储体中或从所述存储体传送出)。因此，在一些情况中，针对由所述存储器装置支持的全部页大小，存取操作可能致使由用于所述存储器装置或其存储体的主i/o线载送相同数量的信息(例
如，位)。
33.在一些情况中，缩减页模式可用来减少由存储器装置使用的功率量。例如，当所述装置已置于缩减页模式(其可替代地称为低功率或降低功率模式)中时，命令(例如，激活命令)可指示用于激活的存储体内的子阵列的仅一子集(例如，通过指示列地址范围，其中存储体内的不同子阵列与不同列地址范围相关联)，且仅可激活经指示用于激活的所述子阵列，所述存储体内的其它片块子阵列可保持撤销激活。因此，在一些情况中，可通过减少经激活的存储体内的经激活的子阵列的数目及因此包含于开启页中的存储器胞元的数目来降低功率消耗。例如，与保持撤销激活的子阵列相关联的电路系统的一或多个方面可保持撤销激活。另外或替代地，可不感测子阵列中保持撤销激活的存储器胞元，此可随着时间减少个别存储器胞元被存取的次数且因此可进一步改进存储器装置的效率及寿命。所属领域的一般技术人员可明白这些及其它益处。
34.一些存储器装置可通过在存储体内的阵列的若干对或其它组之间实施一或多个分流器来实现经激活的存储体中的子阵列的仅一子集的激活。例如，所述存储体内的两个子阵列可经配置使得当存储器阵列以缩减页模式操作时，两个子阵列中的一者将保持撤销激活而另一者保持激活。分流器可经实施以组合或以其它方式耦合相关联于两个子阵列中的一者的第一本地i/o线与相关联于两个子阵列中的另一者的第二本地i/o线(例如，可将第一本地i/o线内的个别迹线或其它结构与第二本地i/o线内的对应迹线或其它结构短接在一起)。在此类情况中，两个子阵列中的一者可对应于列地址空间(例如，范围)的一半(例如，可使用其寻址)，且两个子阵列中的另一者可对应于列地址空间的另一半(例如，可使用其寻址)。所述分流器可包含数据路径，所述数据路径可经配置以当存取第二子阵列时将数据从第一子阵列载送到与第二子阵列相关联(例如，横越第二子阵列，下伏于第二子阵列)的第二主i/o线，且当存取第一子阵列时将数据从第二子阵列载送到与第一子阵列相关联(例如，横越第一子阵列，下伏于第一子阵列)的第一主i/o线。所述分流器即使当激活两个子阵列时还可如此操作，但当使用缩减页模式时还可支持撤销激活两个子阵列的未经存取者。
35.尽管可在铁电存储器装置的上下文中提供本文中的特定实例，但本文中的教示可应用于广泛范围的存储器装置。例如，如本文中所描述的结构及技术可用于铁电或其它存储器装置中，其中可将逻辑或其它电路系统放置于存储器阵列的存储器胞元下方或上方(例如，比存储器阵列的存储器胞元更靠近或更远离衬底，在区域中与所述阵列重叠)。例如，本文中所描述的主i/o线及本地i/o线及其它结构可连同与操作所述i/o线相关的电路系统(例如一或多个驱动器)一起放置于子阵列上方或下方。作为另一实例，如本文中所描述的结构及技术可用于感测大于包含于码字中的位的数目的数目个存储器胞元的铁电或其它存储器装置中。所属领域的一般技术人员将明白这些连同其它应用及益处。
36.首先，在如参考图1到3所描述的存储器系统及存储器裸片的上下文中描述本公开的特征。在如参考图4到16所描述的实例性存储器阵列的上下文中描述本公开的特征。参考如参考图18及19所描述的与存储器子阵列的输入/输出线共享相关的设备图及流程图进一步说明及描述本公开的这些及其它特征。
37.图1说明根据如本文中所公开的实例的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110及耦合外部存储器控制器105与
存储器装置110的多个通道115。系统100可包含一或多个存储器装置，但为易于描述，一或多个存储器装置可被描述为单个存储器装置110。
38.系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接装置或类似物的实例。存储器装置110可为所述系统的组件，其经配置以存储系统100的一或多个其它组件的数据。
39.系统100的至少部分可为主机装置的实例。此主机装置可为使用存储器来执行过程的装置的实例，例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接装置、某个其它固定或便携式电子装置或类似物。在一些情况中，主机装置可指代实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况中，外部存储器控制器105可称为主机或主机装置。在一些实例中，系统100是图形适配器。在一些情况中，主机装置可将与第一存储器区段的数据相关联的存取命令传输到存储器装置110。第一存储器区段可包含存储器装置110的子阵列的相应组(例如，片块、块)。第一存储器区段可经定位于第二存储器区段与第三存储器区段之间。由第一存储器区段及第二存储器区段共享的第一组电路系统可使用与第一存储器区段相关联的驱动器及与第二存储器区段相关联的驱动器来操作。由第一存储器区段及第三存储器区段共享的第二组电路系统可使用与第一存储器区段相关联的驱动器及与第三存储器区段相关联的驱动器来操作。可基于操作第一组电路系统及第二组电路系统而对第一存储器区段执行存取操作。区段、共享电路系统及驱动器借用的此模式可跨任何数目个存储器区段重复。主机装置可基于耦合第一感测组件或其部分与第一i/o线或总线且耦合第二感测组件或其部分与第二i/o线或总线而接收第一子阵列或片块的数据。
40.在一些情况中，存储器装置110可为独立装置或组件，其经配置以与系统100的其它组件通信且提供物理存储器地址/空间以潜在地由系统100使用或参考。在一些实例中，存储器装置110可配置以与至少一种或多种不同类型的系统100一起工作。系统100的组件与存储器装置110之间的信令可操作以支持用来调制信号的调制方案、用于传达信号的不同引脚设计、系统100及存储器装置110的相异封装、系统100与存储器装置110之间的时钟信令及同步、时序约定及/或其它因素。
41.存储器装置110可经配置以存储系统100的组件的数据。在一些情况中，存储器装置110可充当系统100的从属型装置(例如，响应于且执行通过外部存储器控制器105由系统100提供的命令)。此类命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含两个或更多个存储器裸片160(例如，存储器芯片)以支持所期望或指定数据存储容量。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或封装(还称为多芯片存储器或封装)。
42.系统100可进一步包含处理器120、基本输入/输出系统(bios)组件125、一或多个外围组件130及输入/输出(i/o)控制器135。系统100的组件可使用总线140彼此电子通信。
43.处理器120可经配置以控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在此类情况中，处
理器120可为中央处理单元(cpu)、图形处理单元(gpu)、通用gpu(gpgpu)或系统单芯片(soc)以及其它实例的实例。
44.bios组件125可为包含作为固件操作的bios的软件组件，其可初始化且运行系统100的各种硬件组件。bios组件125还可管理处理器120与系统100的各种组件(例如，外围组件130、i/o组件135等)之间的数据流。bios组件125可包含存储于只读存储器(rom)、快闪存储器或任何其它非易失性存储器中的程序或软件。
45.外围组件130可为可集成到系统100中或与系统100集成在一起的任何输入或输出装置或用于此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网络控制器、调制解调器、通用串行总线(usb)控制器、串行或并行端口或外围卡槽，例如外围组件互连件(pci)或专用图形端口。外围组件130可为所属领域的技术人员理解为外围装置的其它组件。
46.i/o控制器135可管理处理器120与外围组件130、输入145或输出150之间的数据通信。i/o控制器135可管理未集成到系统100中或未与系统100集成在一起的外围装置。在一些情况中，i/o控制器135可表示到外部外围组件的物理连接或端口。
47.输入145可表示系统100外部的装置或信号，其将信息、信号或数据提供到系统100或其组件。此可包含用户接口或与其它装置介接或在其它装置之间介接。在一些情况中，输入145可为经由一或多个外围组件130与系统100介接或可由i/o控制器135管理的外围装置。
48.输出150可表示系统100外部的装置或信号，其经配置以从系统100或其组件中的任何者接收输出。输出150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等等。在一些情况中，输出150可为经由一或多个外围组件130与系统100介接或可由i/o控制器135管理的外围装置。
49.系统100的组件可由经设计以实行其功能的通用或专用电路系统组成。此可包含经配置以实行本文中所描述的功能的各种电路元件，例如导电线、晶体管、电容器、电感器、电阻器、放大器或其它主动或被动元件。在一些情况中，系统100的组件(例如，存储器装置110)可包含经配置以实行本文中所描述的功能的感测组件、i/o总线或线、驱动器或分流器。
50.存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b及/或本地存储器控制器165-n)及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b及/或存储器阵列170-n)。存储器阵列170可包含如本文中所描述的多个存储器区段及存储器片块。存储器阵列170可为存储器胞元的集合(例如，网格)，其中每一存储器胞元经配置以存储至少一个数字数据位。下文(包含参考图2)更详细地描述存储器阵列170及/或存储器胞元的特征。
51.在各个实例中，存储器装置110的装置存储器控制器155或存储器装置110的一或多个本地存储器控制器165可被视为或执行与存储器装置110的输入/输出组件相关联的操作(例如，用于传达与存取命令相关联的信息)。在一些实例中，存储器装置110可接收与存储器装置110的数据相关联的存取命令。在一些情况中，存储器装置110可(例如，在接收存取命令值之前)接收激活命令，所述激活命令将存取命令的地址范围(例如，列地址范围)指
示为仅对应于存储器装置的存储体内的子阵列的子集。在一些情况中，存储器装置110还可(例如，在接收激活命令之前)接收命令以根据功率模式或配置(例如降低功率模式)操作存储器装置110。当以降低功率模式操作时，存储器装置110可经配置以仅激活目标存储体内的子阵列的经指示的子集(且使目标存储体内的其它子阵列撤销激活)。因此，在对目标存储体的一个部分执行存取操作时，存储器装置110将目标存储体的其它部分置于或以其它方式维持于撤销激活模式，由此节省功率且获得其它益处。
52.在一些实例中，存储器装置110可接收与存储器装置110的第一存储器区段相关联的存取命令。第一存储器区段可经定位于第二存储器区段与第三存储器区段之间。装置存储器控制器155可与驱动器组耦合且将控制信号提供到每一组驱动器以用于相应存储器区段所共享的共享电路系统组。例如，第一组电路系统可由使用与第一存储器区段相关联的驱动器及与第二存储器区段相关联的驱动器的第一存储器区段及第二存储器区段共享。第二组电路系统使用与第一存储器区段相关联的驱动器及与第三存储器区段相关联的驱动器的第一存储器区段及第三存储器区段共享。可至少部分基于操作第一组电路系统及操作第二组电路系统而执行与第一区段的数据相关联的存取操作。
53.存储器装置110可为二维(2d)存储器胞元阵列的实例或可为三维(3d)存储器胞元阵列的实例。例如，2d存储器装置可包含单个存储器裸片160。3d存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b及/或任何数量的存储器裸片160-n)。在3d存储器装置中，多个存储器裸片160-n可经堆叠于彼此顶部上或彼此紧邻。在一些情况中，3d存储器装置中的存储器裸片160-n可称为层面、层级、层或裸片。3d存储器装置可包含任何数量的堆叠式存储器裸片160-n(例如，高到两个、高到三个、高到四个、高到五个、高到六个、高到七个、高到八个)。与单个2d存储器装置相比，此可增加可经定位于衬底上的存储器胞元的数量，其又可降低生产成本或增加存储器阵列的性能或两者。在某个3d存储器装置中，不同层面可共享至少一个共同存取线使得一些层面可共享字线、数字线及/或板极线中的至少一者。
54.装置存储器控制器155可包含经配置以控制存储器装置110的操作的电路或组件。因而，装置存储器控制器155可包含使存储器装置110能够执行命令的硬件、固件或软件且可经配置以接收、传输或执行与存储器装置110相关的命令、数据或控制信息。装置存储器控制器155可经配置以与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况中，存储器装置110可从外部存储器控制器105接收数据及/或命令。例如，存储器装置110可接收指示存储器装置110将表示系统100的组件(例如，处理器120)存储特定数据的写入命令或指示存储器装置110将存储于存储器裸片160中的特定数据提供到系统100的组件(例如，处理器120)的读取命令。在一些情况中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。包含于装置存储器控制器155及/或本地存储器控制器165中的组件的实例可包含用于解调从外部存储器控制器105接收的信号的接收器、用于调制且传输信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器或类似物。
55.本地存储器控制器165(例如，在存储器裸片160本地)可经配置以控制存储器裸片160的操作。而且，本地存储器控制器165可经配置以与装置存储器控制器155通信(例如，接收及传输数据及/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本
文中所描述的存储器装置110的操作。在一些情况中，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因而，本地存储器控制器165可经配置以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器105或处理器120通信。
56.外部存储器控制器105可经配置以实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据及/或命令通信。外部存储器控制器105可充当系统100的组件与存储器装置110之间的联络者使得系统100的组件可无需知道存储器装置的操作的细节。系统100的组件可将外部存储器控制器105满意的请求呈现给外部存储器控制器105(例如，读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况中，外部存储器控制器105可包含产生共同(源极)系统时钟信号的系统时钟。在一些情况中，外部存储器控制器105可包含产生共同(源极)数据时钟信号的共同数据时钟。
57.系统100的组件可使用多个通道115与存储器装置110交换信息。在一些实例中，通道115可实现外部存储器控制器105与存储器装置110之间的通信。每一通道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。例如，通道115可包含在外部存储器控制器105处包含一或多个引脚或衬垫且在存储器装置110处包含一或多个引脚或衬垫的第一端子。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可经配置以充当通道的部分。
58.在一些情况中，端子的引脚或衬垫可为通道115的信号路径的部分。额外信号路径可与通道的端子耦合以在系统100的组件内路由信号。例如，存储器装置110可包含将信号从通道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如，存储器装置110或其组件内部(例如存储器裸片160内部)的信号路径)。
59.通道115(及相关联信号路径及端子)可专用于传达特定类型的信息。在一些情况中，通道115可为汇总通道且因此可包含多个个别通道。例如，数据通道190可为x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(例如，包含十六个信号路径)等等。通过通道传达的信号可使用双倍数据速率(ddr)信令。例如，信号的一些符号可经寄存于时钟信号的上升边缘上且所述信号的其它符号可经寄存于所述时钟信号的下降边缘上。通过通道传达的信号可使用单倍数据速率(sdr)信令。例如，可针对每一时钟循环寄存所述信号的一个符号。
60.在一些情况中，通道115可包含一或多个命令及地址(ca)通道186。ca通道186可经配置以在外部存储器控制器105与存储器装置110之间传达命令，包含与命令相关联的控制信息(例如，地址信息)。例如，ca通道186可包含具有所期望数据的地址的读取命令。在一些情况中，ca通道186可经寄存于上升时钟信号边缘及/或下降时钟信号边缘上。在一些情况中，ca通道186可包含任何数目个信号路径以解码地址及命令数据(例如，八个或九个信号路径)。
61.在一些情况中，通道115可包含一或多个时钟信号(ck)通道188。ck通道188可经配置以在外部存储器控制器105与存储器装置110之间传达一或多个共同时钟信号。每一时钟信号可经配置以在高状态与低状态之间振荡且协调外部存储器控制器105及存储器装置
110的动作。在一些情况中，时钟信号可为差分输出(例如，ck_t信号及ck_c信号)且ck通道188的信号路径可因此配置。在一些情况中，时钟信号可为单端。ck通道188可包含任何数量的信号路径。在一些情况中，时钟信号ck(例如，ck_t信号及ck_c信号)可提供用于命令的时序参考及用于存储器装置110的寻址操作或用于存储器装置110的其它全系统操作。因此，时钟信号ck可不同地称为控制时钟信号ck、命令时钟信号ck或系统时钟信号ck。系统时钟信号ck可由系统时钟产生，其可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管或类似物)。
62.在一些情况中，通道115可包含一或多个数据(dq)通道190。数据通道190可经配置以在外部存储器控制器105与存储器装置110之间传达数据及/或控制信息。例如，数据通道190可传达待写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。
63.在一些情况中，通道115可包含可专用于其它目的的一或多个其它通道192。这些其它通道192可包含任何数量的信号路径。
64.在一些情况中，其它通道192可包含一或多个写入时钟信号(wck)通道。虽然wck中的
‘
w’可标称地表示“写入”，但写入时钟信号wck(例如，wck_t信号及wck_c信号)通常可为存储器装置110提供用于存取操作的时序参考(例如，用于读取及写入操作两者的时序参考)。因此，写入时钟信号wck还可称为数据时钟信号wck。wck通道可经配置以在外部存储器控制器105与存储器装置110之间传达共同数据时钟信号。数据时钟信号可经配置以协调外部存储器控制器105及存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况中，写入时钟信号可为差分输出(例如，wck_t信号及wck_c信号)且wck通道的信号路径可因此经配置。wck通道可包含任何数量的信号路径。数据时钟信号wck可由数据时钟产生，其可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管或类似物)。
65.在一些情况中，其它通道192可包含一或多个错误检测码(edc)通道。edc通道可经配置以传达错误检测信号(例如核对和)以改进系统可靠性。edc通道可包含任何数量的信号路径。
66.通道115可使用多种不同架构耦合外部存储器控制器105与存储器装置110。各种架构的实例可包含总线、点对点连接、交叉开关、高密度中介层(例如硅中介层)或形成于有机衬底中的通道或其某个组合。例如，在一些情况中，信号路径可至少部分地包含高密度中介层，例如硅中介层或玻璃中介层。
67.可使用多种不同调制方案调制通过通道115传达的信号。在一些情况中，二进制符号(或二进制层级)调制方案可用来调制在外部存储器控制器105与存储器装置110之间传达的信号。二进制符号调制方案可为m进位调制方案的实例，其中m等于2。二进制符号调制方案的每一符号可经配置以表示一个数字数据位(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(nrz)、单极编码、双极编码、曼彻斯特(manchester)编码、具有两个符号(例如，pam2)的脉冲振幅调制(pam)及/或其它。
68.在一些情况中，多符号(或多层级)调制方案可用来调制在外部存储器控制器105与存储器装置110之间传达的信号。多符号调制方案可为m进位调制方案的实例，其中m大于或等于3。多符号调制方案的每一符号可经配置以表示多于一个数字数据位(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于pam3、pam4、pam8等、正交振幅调制(qam)、正交相移键控(qpsk)及/或其它。多符号信号(例如，pam3信号
或pam4信号)可为使用调制方案调制的信号，所述调制方案包含至少三个层级以编码多于一个信息位。多符号调制方案及符号可替代地称为非二进制、多位或较高阶调制方案及符号。
69.在一些实例中，存储器裸片160可包含一或多个存储器阵列170，且存储器阵列170可包含多个存储器片块。在一些情况中，存储器阵列170内的存储器片块可被组织成用于同时存取的组，且此类组可称为存储体或区段。在一些情况中，存储器片块可被组织成存储器阵列170内的行及列，其在一些情况中可称为拼块架构，且存储器阵列170的行可为区段。存储器片块中的每一者可包含阵列层及电路层。针对每一存储器片块，阵列层可包含多个存储器胞元(例如，子阵列、存储器阵列170的部分)且电路层可包含对应于(例如，专用于、特定于、主要指派给)阵列层的多个存储器胞元的电路系统，例如解码电路系统、多路复用电路系统、驱动器电路系统、感测电路系统或特定于存储器片块的其它电路系统(但在一些情况中，特定于存储器片块的电路系统可通过一或多个邻近片块经由多路复用或其它开关电路系统连同一或多个互连件来存取)。存储器装置还可包含由多个存储器片块共享(例如，对应于操作存储器片块的存储体、对应于存储器片块的存储体与本地存储器控制器165之间的数据交换、可用于多个存储器片块及每次选择性地用于多个存储器片块中的一或多者)且跨多个存储器片块的两个或更多个存储器片块的电路层(例如，全部多个存储器片块的电路层、多个存储器片块的子集的电路层)分布的数据路径电路系统。在一些情况中，共享电路系统组可包含经配置以传送与相应第一存储器区段中的存储器胞元及相应第二存储器区段中的存储器胞元的存取操作相关联的信息的数据路径电路系统组。因此，在一些实例中，存储器裸片160可包含跨多个存储器片块的电路层分布的各种类型的电路系统，其中片块特定电路系统包含于对应存储器片块的电路层中，且数据路径电路系统(例如，存储体特定电路系统)跨存储器片块的电路层的剩余空间分布(例如，在未被片块特定电路系统占据的电路层的空间中)。在一些实例中，一或多个本地i/o线可在存储器片块之间共享，其可支持用于选择性地激活及撤销激活(例如，维持为撤销激活)存储器片块的子集以支持各种页大小模式或降低功率模式的各种技术。
70.图2说明根据如本文中所公开的实例的存储器裸片200的方面的实例。存储器裸片200可为参考图1所描述的存储器裸片160的实例。在一些情况中，存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可编程以存储不同逻辑状态的一或多个存储器胞元205。每一存储器胞元205可编程以存储两种或更多种状态。例如，存储器胞元205可经配置以每次存储一个信息位(例如，逻辑0及逻辑1)。在一些情况中，单个存储器胞元205(例如，多层级存储器胞元)可经配置以每次存储多于一个信息位(例如，逻辑00、逻辑01、逻辑10或逻辑11)。在一些实例中，存储器裸片200的存储器胞元205可包含多个存储器区段，其中每一区段包含或以其它方式对应于多个片块或块。
71.存储器胞元205可存储表示数字数据的状态(例如，偏振状态或电介质电荷)。在feram架构中，存储器胞元205可包含电容器240，所述电容器240包含铁电材料以存储表示可编程状态的电荷及/或偏振。在dram架构中，存储器胞元205可包含电容器240，所述电容器240包含电介质材料以存储表示可编程状态的电荷。在其它存储器架构中，根据所描述技术的存储器裸片200可实施其它类型的存储器元件或存储元件。例如，存储器裸片200可包含具有可配置材料存储器元件(例如，取代所说明电容器240)的存储器胞元205，其存储逻
辑状态作为所述材料存储器元件的材料性质。此类材料性质可包含可编程电阻(例如，对于在pcram应用中可使用不同电阻编程的相变材料存储器元件)、可编程阈值电压(例如，对于可使用不同阈值电压编程的材料存储器元件，例如通过具有不同电流脉冲持续时间、振幅或极性的写入操作)及可选择性地编程以存储逻辑状态的其它特性。
72.可通过激活或选择例如字线210、数字线215及/或板极线220的存取线而对存储器胞元205执行例如读取及写入的操作。在一些情况中，数字线215还可称为位线。在不损失理解或操作的情况下，对存取线、字线、数字线、板极线或其类似物的参考可互换。激活或选择字线210、数字线215或板极线220可包含将电压施加到相应线。
73.存储器裸片200可包含布置成网格状图案的存取线(例如，字线210、数字线215及板极线220)。存储器胞元205可经定位于字线210、数字线215及/或板极线220的交叉点处。通过加偏压于字线210、数字线215及板极线220(例如，将电压施加到字线210、数字线215或板极线220)，可在其交叉点处存取单个存储器胞元205。
74.可通过行解码器225、列解码器230及板极驱动器235控制存取存储器胞元205。例如，行解码器225可从本地存储器控制器265接收行地址且基于经接收的行地址激活字线210。列解码器230从本地存储器控制器265接收列地址且基于经接收的列地址激活数字线215。板极驱动器235可从本地存储器控制器265接收板极地址且可基于经接收的板极地址激活板极线220。例如，存储器裸片200可包含多个字线210(标记为wl_1到wl_m)、多个数字线215(标记为dl_1到dl_n)及多个板极线(标记为pl_1到pl_p)，其中m、n及p取决于存储器阵列的大小。因此，通过激活字线210、数字线215及板极线220(例如，wl_1、dl_3及pl_1)，可存取其交叉点处的存储器胞元205。字线210与数字线215的交叉点(在二维或三维配置中)可称为存储器胞元205的地址。在一些情况中，字线210、数字线215及板极线220的交叉点可称为存储器胞元205的地址。
75.包含存储器裸片200的存储器装置可(例如，从主机装置)接收存取命令。在一些情况中，存取命令可将存取命令的地址范围指示为对应于存储器裸片200的第一子阵列。在此类情况中，存取命令可与第一子阵列的数据相关联。感测组件250或其部分可基于接收存取命令而与存储器裸片200的组件耦合且感测由存储器胞元205存储的逻辑状态。
76.在一些情况中，存取命令可将存取命令的地址范围指示为对应于存储器裸片200的一或多个子阵列(例如，对应于存储器裸片200的存储器区段)。在此类情况中，存取命令可与存储器区段的数据相关联。主机装置可传输与第一存储器区段的数据相关联的存取命令。第一存储器区段可经定位于第二存储器区段与第三存储器区段之间。由第一存储器区段及第二存储器区段共享的第一组电路系统可使用与第一存储器区段相关联的驱动器及与第二存储器区段相关联的驱动器来操作。由第一存储器区段及第三存储器区段共享的第二组电路系统可使用与第一存储器区段相关联的驱动器及与第三存储器区段相关联的驱动器来操作。可基于操作第一组电路系统及第二组电路系统而执行存取操作。感测组件250或其部分可基于接收存取命令而与第一组电路系统及第二组电路系统耦合且感测由存储器胞元存储的逻辑状态。
77.存储器胞元205可包含逻辑存储组件，例如电容器240或其它存储元件或存储器元件(例如，可配置材料)及开关组件245。电容器240可为铁电电容器的实例。电容器240的第一节点可与开关组件245耦合且电容器240的第二节点可与板极线220耦合。开关组件245可
为晶体管或选择性地建立或撤销建立两个组件之间的电子通信的任何其它类型的开关
78.装置的实例。然而，在各个实例中，支持所描述技术的存储器架构可包含或可不包含开关组件245作为相应存储器胞元205的部分或以其它方式与相应存储器胞元205相关联。在一些情况中，板极线220可与胞元板极参考电压(例如vpl)耦合或可为接地或底板接地电压(例如vss)。在一些情况中，板极线220可指代全部存储器胞元205所共享的板极或电节点或存储器胞元205的子集或板极线的子集所共享的板极或电节点或与板极线驱动器耦合的另一电节点。
79.选择或撤销选择存储器胞元205可通过激活或撤销激活开关组件245或以其它方式激活相关存取线来完成。电容器240可使用开关组件245与数字线215电子通信。例如，电容器240可在撤销激活开关组件245时与数字线215隔离，且电容器240可在激活开关组件245时与数字线215耦合。在一些情况中，开关组件245是晶体管且其操作可通过将电压施加到晶体管栅极来控制，其中晶体管栅极与晶体管源极之间的电压差大于或小于晶体管的阈值电压。在一些情况中，开关组件245可为p型晶体管或n型晶体管。字线210可与开关组件245的栅极电子通信且可基于施加到字线210的电压激活/撤销激活开关组件245。
80.字线210可为与存储器胞元205电子通信的导电线，其用来对存储器胞元205执行存取操作。在一些架构中，字线210可与存储器胞元205的开关组件245的栅极电子通信且可经配置以控制存储器胞元的开关组件245。在一些架构中，字线210可与存储器胞元205的电容器的节点电子通信且存储器胞元205可不包含开关组件。
81.数字线215可为连接存储器胞元205与感测组件250的导电线。在一些架构中，存储器胞元205可在存取操作的部分期间选择性地与数字线215耦合。例如，字线210及存储器胞元205的开关组件245可经配置以选择性地耦合及/或隔离存储器胞元205的电容器240与数字线215。在一些架构中，存储器胞元205可与数字线215电子通信(例如，恒定)。
82.板极线220可为与存储器胞元205电子通信的导电线，其用来对存储器胞元205执行存取操作。板极线220可与电容器240的节点(例如，胞元底部)电子通信。板极线220可经配置以与数字线215协作以在存储器胞元205的存取操作期间加偏压于电容器240。
83.感测组件250可经配置以确定存储于存储器胞元205的电容器240上的状态(例如，偏振状态或电荷)且基于检测到的状态确定存储器胞元205的逻辑状态。在一些情况中，由存储器胞元205存储的电荷可相对小。因而，感测组件250可包含一或多个感测放大器以放大存储器胞元205的信号输出。感测放大器可在读取操作期间检测数字线215的电荷的小变化且可基于检测到的电荷产生对应于逻辑0或逻辑1的信号。在读取操作期间，存储器胞元205的电容器240可将信号输出(例如，使电荷放电)到其对应数字线215。所述信号可致使数字线215的电压变化。感测组件250可经配置以比较跨数字线215从存储器胞元205接收的信号与参考信号255(例如，参考电压)。感测组件250可基于所述比较确定存储器胞元205的经存储的状态。例如，在二进制信令中，如果数字线215具有高于参考信号255的电压，那么感测组件250可确定存储器胞元205的经存储状态是逻辑1，且如果数字线215具有低于参考信号255的电压，那么感测组件250可确定存储器胞元205的经存储状态是逻辑0。感测组件250可包含各种晶体管或放大器以检测及放大信号的差异。存储器胞元205的检测到的逻辑状态可被提供为感测组件250的输出(例如，到输入/输出组件260)，且可(例如，直接或使用本地存储器控制器265)向包含存储器裸片200的存储器装置110的另一组件(例如装置存储器
控制器155)指示检测到的逻辑状态。在一些情况中，感测组件250可与行解码器225、列解码器230及/或板极驱动器235电子通信。
84.感测组件250可包含任何数目个感测放大器。感测放大器可经配置以从相应存储器片块以及一或多个邻近存储器片块感测数据。例如，感测放大器可包含于相应存储器片块的电路层中，且可经配置以与相应存储器片块的阵列层中的存储器胞元耦合，但(例如，经由多路复用或其它开关电路系统或互连件)还可经配置以与包含于相邻存储器片块中的存储器胞元耦合，其中相邻存储器片块可在相同或不同于相应存储器片块的区段中。例如，感测组件250或其部分可经配置以基于将存取命令的地址范围指示为对应于第一子阵列或第二子阵列的激活命令而从存储器裸片200的第一子阵列或存储器裸片200的第二子阵列感测数据。在此类情况中，可激活感测组件250。在一些情况中，可基于对应于存储器裸片200的第一子阵列或第二子阵列的存取命令撤销激活感测组件250。
85.存储器胞元205的检测到的逻辑状态可被提供为感测组件250的输出(例如，到输入/输出组件260)，其可用来(例如，直接或使用本地存储器控制器265)向包含存储器裸片200的存储器装置110的另一组件(例如装置存储器控制器155)指示检测到的逻辑状态。输入/输出组件260或感测组件250与输入/输出组件260之间的其它组件可包含支持存储器胞元205与本地存储器控制器265之间的信息传达(例如，凭借感测组件250、感测组件250的感测放大器)的各种组件或电路系统。此类组件或电路系统可称为数据路径电路系统，且可支持例如信号放大、冗余、错误检测、错误校正及其它操作的操作。
86.本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、板极驱动器235及感测组件250)控制存储器胞元205的操作。本地存储器控制器265可为参考图1所描述的本地存储器控制器165的实例。在一些情况中，行解码器225、列解码器230及板极驱动器235及感测组件250中的一或多者可与本地存储器控制器265共置。本地存储器控制器265可经配置以：从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收一或多个命令及/或数据；将所述命令及/或数据转译为可由存储器裸片200使用的信息；对存储器裸片200执行一或多个操作；及响应于执行一或多个操作而将数据从存储器裸片200传达到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器265可产生行、列及/或板极线地址信号以激活目标字线210、目标数字线215及目标板极线220。本地存储器控制器265还可产生及控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中所论述的经施加电压或电流的振幅、形状或持续时间可经调整或改变且可针对在操作存储器裸片200时论述的各种操作而不同。
87.在一些情况中，本地存储器控制器265可经配置以执行或控制对存储器裸片200的预充电操作。预充电操作可包括将存储器裸片200的一或多个组件及/或存取线预充电到一或多个预定电压电平。在一些例子中，存储器胞元205及/或存储器裸片200的部分可在不同存取操作的间预充电。在一些例子中，数字线215及/或其它组件可在读取操作之前预充电。
88.在一些情况中，本地存储器控制器265可经配置以执行或控制对存储器裸片200的一或多个存储器胞元205的写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器胞元205可经编程以存储所期望逻辑状态。在一些情况中，可在单个写入操作期间编程多个存储器胞元205。本地存储器控制器265可识别对其执行写入操作的目标存储器胞元205。本地存储器控制器265可识别与目标存储器胞元205电子通信的目标字线210、目标数
字线215及/或目标板极线220(例如，目标存储器胞元205的地址)。本地存储器控制器265可激活目标字线210、目标数字线215及/或目标板极线220(例如，将电压施加到字线210、数字线215或板极线220)以存取目标存储器胞元205。本地存储器控制器265可在写入操作期间将特定信号(例如，电压)施加到数字线215且将特定信号(例如，电压)施加到板极线220以将特定状态存储于存储器胞元205的电容器240中，所述特定状态指示所期望逻辑状态。
89.在一些情况中，本地存储器控制器265可经配置以对存储器裸片200的一或多个存储器胞元205执行读取操作(例如，感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器胞元205中的逻辑状态。在一些情况中，可在单个读取操作期间感测多个存储器胞元205。本地存储器控制器265可识别对其执行读取操作的目标存储器胞元205。本地存储器控制器265可识别与目标存储器胞元205电子通信的目标字线210、目标数字线215及/或目标板极线220(例如，目标存储器胞元205的地址)。本地存储器控制器265可激活目标字线210、目标数字线215及/或目标板极线220(例如，将电压施加到字线210、数字线215或板极线220)以存取目标存储器胞元205。目标存储器胞元205可响应于加偏压于存取线而将信号传送到感测组件250。感测组件250(例如，感测组件250的感测放大器)可放大所述信号。本地存储器控制器265可触发感测组件250(例如，锁存感测组件250的感测放大器)且由此比较从存储器胞元205接收的信号与参考信号255。基于所述比较，感测组件250可确定存储于存储器胞元205上的逻辑状态。在一些实例中，作为读取操作的部分，本地存储器控制器265可将存储于存储器胞元205上的逻辑状态传达到外部存储器控制器105或装置存储器控制器155。在一些实例中，可在感测存储器胞元205的逻辑状态与将信息传达到外部存储器控制器105或装置存储器控制器155或从外部存储器控制器105或装置存储器控制器155传达信息(例如，通过输入/输出组件260)之间执行其它操作，例如信号放大、冗余操作或错误校正操作。
90.在一些存储器架构中，存取存储器胞元205可使存储于存储器胞元205中的逻辑状态降级或损毁。例如，对铁电存储器胞元执行的读取操作可损毁存储于铁电电容器中的逻辑状态。在另一实例中，在dram架构中执行的读取操作可使目标存储器胞元的电容器部分地或完全地放电。本地存储器控制器265可执行重写操作或刷新操作以使存储器胞元传回到其原始逻辑状态。本地存储器控制器265可在读取操作之后将逻辑状态重写到目标存储器胞元。在一些情况中，重写操作可被视为读取操作的部分。另外，激活单个存取线(例如字线210)可干扰存储于与所述存取线电子通信的一些存储器胞元中的状态。因此，可对尚未被存取的一或多个存储器胞元执行重写操作或刷新操作。
91.在一些实例中，存储器裸片200可包含多个存储器片块或块，其中存储器裸片200的存储器片块中的每一者包含阵列层及电路层。针对每一存储器片块，阵列层可包含多个存储器胞元205且电路层可包含对应于(例如，专用于、特定于、主要指派给)阵列层的多个存储器胞元的电路系统，例如(例如，行解码器225、列解码器230、感测组件250的)解码电路系统、感测电路系统或特定于存储器片块的其它电路系统。存储器装置还可包含(例如，输入/输出组件260、本地存储器控制器265的)数据路径电路系统，其由多个存储器片块共享且跨多个存储器片块的两个或更多个存储器片块的电路层分布。因此，在一些实例中，存储器裸片200可包含跨多个存储器片块的电路层分布的各种类型的电路系统，其中片块特定电路系统包含于对应存储器片块的电路层中，且数据路径电路系统(例如，存储体特定电路
系统)跨存储器片块分布(例如，在未被片块特定电路系统占据的电路层的空间中)。
92.图3说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出共享的存储器布局300的实例。存储器布局300可包含于存储器裸片(例如参考图1所描述的存储器裸片160或参考图2所描述的存储器裸片200)中或以其它方式说明存储器裸片(例如参考图1所描述的存储器裸片160或参考图2所描述的存储器裸片200)的方面。存储器布局300说明其中一组片块路径310(例如，片块路径310-a-1到310-a-q)可使用片块多路复用器340选择性地与数据路径350耦合的实例。
93.数据路径350可通过数据路径总线351(例如，数据总线)与本地存储器控制器265-a通信地耦合以支持本文中所描述的各种存取操作(例如，读取操作、写入操作、重写操作、刷新操作、与包含存储器布局300的存储器装置的主机交换数据或信息)。在一些实例中，数据路径350、片块多路复用器340或两者可被视为包含于输入/输出组件(例如，参考图2所描述的输入/输出组件260)中或数据路径350可被视为在存储器胞元205的阵列与输入/输出组件之间传达。在一些实例中，与存储器阵列的信息传送相关的电路系统或操作可与本地存储器控制器265-a相关联，且数据路径350可为经配置以处理在存储器阵列与本地存储器控制器265-a之间传达的数据或信息的电路系统的实例(例如，其中本地存储器控制器265-a是与存储器装置的输入/输出相关的功能的部分或以其它方式执行与存储器装置的输入/输出相关的功能)。在一些实例中，本地存储器控制器265-a可经配置以控制片块路径310、片块多路复用器340及数据路径350的各种操作或组件的时序(例如，感测放大器阵列320-a的时序、感测放大器325-a的时序)或触发，此可包含通过控制总线266-a传递的控制信令，所述控制信令具有被共享或以其它方式对应于全部片块路径310-a-1到310-a-q及数据路径350(例如，由与片块路径310-a-1到310-a-q相关联的存储器区段或存储体共享)的一或多个信号路径。
94.在存储器布局300的实例中，组件之间的互连件由可支持多个位的信息传送的总线(例如，数据总线、控制总线)说明。例如，数据路径总线351可与数据路径350与本地存储器控制器265-a之间的u个位的数据传送相关联。在一些实例中，与存储器布局300的总线相关联的数据传送的位数量可对应于离散导电信号路径(例如，迹线、导线、线)的数目。例如，数据路径总线351可相关联于数据路径350与本地存储器控制器265-a之间的u个个别导体或导电迹线。在其它实例中，通过存储器布局300中的总线传达的组件可支持多层级通信方案、多符号通信方案、丛集通信方案或支持特定数量的位的数据传送的某个其它信号调制方案。例如，当数据路径350及本地存储器控制器265-s支持多符号调制方案(例如，pam3方案、pam4方案)时，数据路径总线351可具有少于u个离散信号路径以支持u个位的数据传送的传达。尽管可参考读取操作或写入操作描述存储器布局300的总线的方面，但在一些实例中，存储器布局300的总线可为支持读取操作及写入操作两者的双向总线。因此，存储器布局300的给定总线的每一端可经配置具有信号接收器或信号驱动器或信号接收器及信号驱动器两者。
95.片块路径310-a可说明支持在特定存储器片块的存储器胞元205(未展示)与数据路径350之间传达、多路复用、修改或以其它方式处理信号的电路路径。在一些实例中，片块路径310-a中的每一者可包含对应于相应片块路径310或存储器片块的存储器胞元205的唯一或专用阵列(例如，存储器胞元205的子阵列、定位于存储器片块的阵列层中的存储器胞
元205)或以其它方式与其相关联。片块路径310-a中的每一者还可与经配置以在相应片块路径310-a与片块多路复用器340之间传递一或多个信号(例如，载送p个信息位)的对应片块总线311-a相关联。在各个实例中，片块总线311可称为存储器片块或片块路径310-a的本地i/o总线或线或可指代存储器片块或片块路径的一组多于一个本地i/o总线或线(例如，其中相应片块总线311-a经细分以用于各种多路复用或路由操作)。尽管参考片块路径310-a-1说明特定细节，但此类细节可在片块路径310-a-2到310-a-q中的每一者中重复。
96.在存储器布局300的实例中，片块路径310-a中的每一者可包含或以其它方式对应于一组数字线215-a(例如，片块路径310-a-1的数字线215-a-11到215-a-1m、一组m个数字线215-a)，其可为参考图2所描述的数字线215的实例。例如，片块路径310-a-1的数字线215-a中的每一者可与一组存储器胞元205(例如，片块路径310-a-1或对应于片块路径310-a-1的存储器胞元205的列)中的每一者的相应开关组件245耦合，其中相应开关组件245可经配置以选择性地耦合存储器胞元205的存储元件(例如，电容器240、材料存储器元件、另一类型的存储器存储元件)与数字线215-a。因此，片块路径310-a-1或对应于片块路径310-a-1的存储器205中的每一者可与数字线215-a-11到215-a-1m中的一者耦合。在各个实例中，存储器胞元205与数字线215-a之间的此耦合可为直接耦合(例如，直接沿着导电路径或存取线)或间接耦合(例如，经由电路组件或信号处理电路系统)。例如，数字线215-a可包含信号开发电路系统(例如放大器、共源共栅、电荷传送感测放大器(ctsa)、放大电容器等)或以其它方式与其相关联。
97.针对片块路径310-a中的每一者，可通过激活包含于片块路径310-a中或以其它方式对应于片块路径310-a(例如，包含于对应于片块路径310-a的存储器片块中)的字线210(未展示)来选择或选择性地激活片块路径310-a的存储器胞元205的行。例如，激活片块路径310-a-1或对应于片块路径310-a-1的字线210可耦合相应存储器胞元205的电容器240的行或页、材料存储器元件或其它类型的存储器存储元件与数字线215-a-11到215-a-1m中的相应者。在各个实例中，片块路径310可包含或可不包含驱动器、缓冲器或多路复用器(例如，行解码器225或其部分，如参考图2描述)以选择性地激活字线210或其它选择线。
98.针对片块路径310-a中的每一者，所述组m个数字线215-a中的各者可使用数字线多路复用器315-a选择性地与片块路径310-a的相应感测放大器阵列320-a耦合或路由到相应感测放大器阵列320-a。例如，片块路径310-a-1可包含具有n个感测放大器325-a(例如，感测放大器325-a-11到325-a-1n)的感测放大器阵列320-a-1。因此，数字线多路复用器315-a-1可经配置用于与数字线215-a-11到215-a-1m相关联的m个信号路径及与感测放大器阵列320-a-1(例如，n个感测放大器325-a)相关联的n个信号路径之间的选择性耦合或映射。在一些实例中，感测放大器阵列320-a可被视为包含于参考图2所描述的感测组件250的功能或电路系统中或以其它方式指代参考图2所描述的感测组件250的功能或电路系统。
99.感测放大器325-a可包含经配置以锁存指示由存储器胞元205存储的逻辑状态的信号的电路系统，例如基于来自存储器胞元205的读取信号与参考信号的比较而锁存输出的交叉耦合晶体管组。在一些实例中，感测放大器325-a或感测放大器阵列320-a的某个其它部分可包含经配置以产生或开发此类读取信号(例如，至少部分基于与存储器胞元205的选择性耦合)或产生或开发此类参考信号的电路系统。在一些实例中，感测放大器325-a还可经配置以产生或开发到数字线215-a或存储器胞元205的写入信号(例如，至少部分基于
本地存储器控制器265-a的写入命令)。
100.数字线多路复用器315-a、感测放大器阵列320-a及对应于给定存储器片块的其它电路系统可经定位于存储器片块的电路层或层级中(例如，存储器片块400的电路层级450，参考图4所描述)，且存储器片块的对应存储器胞元205可经定位于存储器片块的阵列层或层级中(例如，存储器片块400的阵列层级410，参考图4所描述)。在一些情况中，电路层或层级可在存储器片块的阵列层或层级下方(例如，比阵列层或层级更靠近衬底)。在一些情况中，如本文中所描述的线或总线的方面(例如，线或总线的全部或部分)可经定位于一或多个存储器片块的电路层或层级、一或多个存储器片块的路由层或层级(例如，一或多个金属化层)、存储器区段或存储体的路由层或层级或其各种组合中。在各个实例中，阵列层或层级可在电路层或层级与一或多个路由层或层级之间。在一些实例中，一或多个插座(例如，通孔、导电插头)可提供存储器片块或存储体的不同层或层级处的组件之间的互连件。在一些情况中，插座可经定位于阵列内的存储器片块之间(例如，在不同存储器片块之间的间隙中)。
101.输出控制信号且控制感测放大器325-a的时序信号的控制信号驱动器还可经定位于存储器片块的阵列层级或层下方(例如，在电路层级中)。在一些情况中，控制总线266或本地存储器控制器265可将输入提供到一或多个控制信号驱动器。在一些情况中，一组驱动器可为存储器片块的相应存储器区段所共享或以其它方式对应于存储器片块的相应存储器区段且通过导体(例如，导电线、插座)耦合到一组共享电路系统。在一些情况中，所述组驱动器可包含第一类型的驱动器(例如，经配置以产生第一类型的控制信号或第一组控制信号)及第二类型的驱动器(例如，经配置以产生第二类型的控制信号或第二组控制信号)。第一类型的驱动器可与相应存储器区段及第二存储器区段所共享的第一组共享电路系统耦合。第二类型的驱动器可与相应存储器区段及第三存储器区段所共享的第二组共享电路系统耦合。在一些情况中，第一组共享电路系统包含第一组感测放大器325-a。第一组感测放大器325-a的第一子集下伏于相应存储器区段的存储器片块且第一组感测放大器325-a的第二子集下伏于第二存储器区段的存储器片块。第二组共享电路系统可包含第二组感测放大器325-a。第二组感测放大器325-a的第一子集下伏于相应存储器区段的存储器片块且第二组感测放大器325-a的第二子集下伏于第三存储器区段的存储器片块。另外或替代地，第一组共享电路系统可包含由相应存储器区段的存储器片块及第二存储器区段的存储器片块共享(在其之间借用)的数据路径电路系统，且第二组共享电路系统可包含由相应存储器区段的存储器片块及第三存储器区段的存储器片块共享(在其之间借用)的数据路径电路系统。
102.感测放大器325-a中的每一者可经配置以根据相应数字线多路复用器315-a的特定选择、映射或其它配置通过相应数字线215-a从相应存储器胞元205接收信号。例如，当数字线多路复用器315-a-1经配置以耦合感测放大器阵列320-a-1与数字线215-a-11到215-a-1m的子集(例如，行的部分或子集、页的部分或子集，当n《m)时，数字线多路复用器315-a-1可(例如，通过控制总线266-a从本地存储器控制器265-a)接收信号以根据特定存取操作耦合数字线215-a-11到215-a-1m的特定子集。在一些实例中，存储器布局可包含用于片块路径310中的数字线215中的每一者的感测放大器325(例如，其中n＝m)，在此情况中，可从片块路径310省略数字线多路复用器315。
103.感测放大器阵列320-a(例如，感测放大器325-a中的每一者)可输出指示由相应存储器胞元205存储的逻辑状态的信号(例如，当执行读取操作的功能时)。在一些实例中，当读取可由存储器胞元205存储的一组逻辑状态时，感测放大器325-a的输出可与相对窄或小电压摆动相关联(例如，用于指示所述组逻辑状态的相对小电压范围，与在数据路径350的部分中或其输出处使用的电压摆动相比)。在感测放大器325-a处使用相对窄电压摆动可减弱同时传输的信号或存储于存储器胞元205中的数据状态的信号干扰(例如，归因于电容或其它交叉耦合或串扰)的风险，且还可支持对应组件或电路系统占据相对小面积，或片块路径310-a的组件或导体之间(例如，感测放大器325-a之间、往返于片块路径310-a的总线的导电线之间、存储器胞元205之间)的相对薄电介质分离，或相对低电荷积累或信号衰减(例如，与例如存储器胞元205与数据路径350之间的存取线的固有电容的电容负载相关)，或片块路径310-a中的相对低电荷泄漏或功率消耗(例如，与存储器布局300的组件之间的电荷泄漏相关、与跨应被电介质部分电隔离的部分的电荷泄漏相关、与供电给用于操作存储器布局300的电压源或驱动器相关)。
104.在一些实例中，感测放大器阵列320可另外包含感测放大器选择组件或多路复用器(未展示)，其可经配置以(例如，基于与存取命令相关联的列地址)从感测放大器阵列320的感测放大器325的子集(例如，少于全部)选择、启用、激活、锁存或路由信号。例如，此选择组件或多路复用器可(例如，响应于从控制总线266-a接收的信令)选择或激活感测放大器阵列320的感测放大器325的一半、感测放大器阵列320的感测放大器325的四分之一等。当支持读取操作时，例如，此感测放大器阵列320的输出可因此经配置以输出少于感测放大器阵列320中的感测放大器325的数目的位的数据传送。
105.在一些实例中，一个片块路径310的感测放大器阵列320或其部分可经配置用于与另一片块路径310的选择性耦合。在存储器装置的部分供电或部分操作模式中，例如，存储器布局300可支持特定存储器片块或片块路径310的选择性激活、撤销激活或闲置。在此类实例中，撤销激活或闲置存储器片块的感测放大器阵列320或其部分(例如，感测放大器325的子集)可与经激活存储器片块(例如，经激活存储器片块的存储器胞元205的阵列、经激活存储器片块的感测放大器阵列320)共享、分流或以其它方式耦合。因此，在一些实例中，感测放大器阵列320或一组感测放大器325可主要专用于某个存储器片块或片块路径310，但在一些情况(例如，特定操作模式)中，感测放大器阵列320或一组感测放大器325可与另一存储器片块或片块路径310(例如，相邻存储器片块或片块路径310)共享。在其它实例中，感测放大器阵列320可包含于数据路径350中或以其它方式被视为数据路径350的部分。
106.在一些实例中，感测放大器阵列320或片块路径310的另一部分可包含缓冲功能或电路系统(例如，行缓冲器、页缓冲器、预取缓冲器)。为了支持读取操作的方面，例如，此缓冲器可经配置以维持或存储对应于未在给定操作中传递到片块多路复用器340的检测到的逻辑状态的信号(例如，行的子集、页的子集)。在各个实例中，此缓冲功能可经配置以在后续时间将经存储的信号传递到片块多路复用器340或使用此类经存储的信号来支持回写或重写命令(例如，将检测到的逻辑状态重写到存储器胞元205)。
107.因此，在一些实例中，经电耦合到数据路径350(例如，与相应片块总线311-a耦合)的感测放大器阵列320的侧可经配置以支持少于经电耦合到对应存储器阵列的数字线215或存储器胞元205的感测放大器阵列320的侧的数目个位的数据传送(例如，其中p《n)。在其
它实例中，可省略此选择组件或多路复用器，且经电耦合到数据路径350的感测放大器阵列320的侧可经配置以支持相同于经电耦合到对应存储器阵列的数字线215或存储器胞元205的感测放大器阵列320的侧的数目个位的数据传送(例如，其中p＝n)。
108.所述组片块路径310-a(例如，感测放大器阵列320-a)或其各个部分可使用片块多路复用器340选择性地与数据路径350耦合。在存储器布局300的实例中，片块多路复用器340与用于片块路径310-a中的每一者的相应片块总线311-a(例如，片块总线311-a-1到311-a-q、一组本地i/o总线或线)耦合，其中片块总线311-a中的每一者可经配置以载送p个信息位。因此，在p个信息位中的每一者载送于相异信号路径上的情况下，片块多路复用器340可经配置用于片块多路复用器340的阵列侧上的(p x q)个信号路径的选择性耦合或映射。在数据路径侧上，片块多路复用器340可经配置以载送r个信息位(例如，对应于r个数字线215-a、对应于r个存储器胞元205)，且在r个信息位中的每一者载送于相异信号路径上的情况下，片块多路复用器340可经配置用于r个信号路径的选择性耦合或映射。换句话说，片块多路复用器340可经配置用于相关联于片块总线311-a的(p x q)个信号路径与相关联于数据路径350(例如，片块多路复用器总线341)的r个信号路径之间的选择性耦合或映射。在一些实例中，片块路径310-a与数据路径350之间的电路路径(例如，感测放大器阵列320-a与数据感测放大器组件360之间的电路，包含片块总线311-a、片块多路复用器340及片块多路复用器总线341)可称为列路径电路系统。
109.在各个实例中，片块多路复用器340可(例如，从本地存储器控制器265)接收信号以根据特定存取操作来耦合数据路径350与特定片块路径310-a或多于一个片块路径310-a的部分。在一个实例中，片块多路复用器340可经配置以每次存取一个存储器片块，使得数据路径350与来自单个存储器片块(例如，来自单个片块总线311-a的r个数字线215-a)的r个信号路径耦合。在另一实例中，片块多路复用器340可经配置以每次存取多个存储器片块，使得数据路径350耦合来自一个存储器片块(例如，第一片块总线311-a)的r个信号的子集及来自另一存储器片块(例如，第二片块总线311-a)的r个信号的另一子集。例如，片块多路复用器总线341可指代主要i/o线的集合，其中主要i/o线中的一或多者可跨一组存储器片块或片块路径310-a(例如，存储器片块的列、存储器片块的行)共享，且主要i/o线可(例如，通过片块多路复用器340的部分)选择性地与对应于所述组存储器片块或片块路径310-a中的一或多者的本地i/o线耦合。在一些实例中，片块多路复用器340可支持每次存取一个存储器片块及每次存取多个存储器片块，且可在本地存储器控制器265处做出两者之间的选择以支持给定应用或安装中的特定存取操作、特定操作模式，或特定配置。
110.尽管片块多路复用器340被说明为单个组件，但在一些实例中，片块多路复用器340的各种功能或子组件可经分布于存储器布局300的不同部分中(例如，作为分布式晶体管网络或选择器网络)。例如，第一粒度或规则性的选择性耦合、映射或路由可通过第一组子组件完成，所述第一组子组件可为数据路径350的部分，且第二粒度或规则性的选择性耦合、映射或路由可通过第二组子组件完成，所述第二组子组件可跨片块路径310-a-1到310-a-q分布。因此，片块路径310-a可包含专用于或以其它方式对应于操作一组存储器片块的相应存储器片块的各种电路系统，数据路径350可包含专用于或以其它方式对应于操作全部所述组存储器片块的各种电路系统，且片块多路复用器340的各种部分可被视为或可不被视为片块路径310-a-1到310-a-q或数据路径350的部分。
111.数据路径350可说明对应于多个存储器片块(例如，全部片块路径310-a-1到310-a-q)的电路系统的实例，其经配置以传送信息或提供与多个存储器片块的存取操作相关联的各种信息管理。根据用于电路切割的所描述技术，数据路径350的组件可经定位于多个存储器片块的两个或更多个存储器片块的电路层或层级中。在存储器布局300的实例中，数据路径350包含数据感测放大器组件360、冗余修复组件365及错误校正组件370。在存储器布局的其它实例中，数据路径350可包含更多或更少组件或划分为各种其它子组件或子功能的组件。而且，尽管数据路径350说明片块多路复用器总线341与数据路径总线351之间的单个路径，但数据路径350的其它实例可具有片块多路复用器总线341与数据路径总线351之间的多于一个路径(例如，读取路径及写入路径)。因此，在一些实例中，数据路径350可包含经配置以多路复用存储器布局300的读取或写入管线的电路系统。
112.数据感测放大器组件360可称为数据路径350的“前端”且可包含经配置以放大通过片块多路复用器总线341在数据路径350处接收的信号。例如，为了支持各种读取操作，通过片块多路复用器340从一或多个片块路径310-a传递的信号可具有第一电压摆动(例如，部分摆动或低摆动，其对应于读取存储器胞元205、对应于感测放大器325-a的锁存电压、对应于可由存储器胞元205存储的一组逻辑状态)。为了支持数据路径350的各种操作或处理，数据感测放大器组件360可放大此类信号以产生具有大于第一电压摆动的第二电压摆动(例如，全摆动或高摆动)的信号。在数据路径350中使用相对较宽或较大电压摆动可支持通过数据路径350或到本地存储器控制器265的更稳健信号传送，此可与对干扰的相对较低敏感度、对沿着电阻信号路径的电压降或信号衰减的相对较低敏感度、对数据路径350中的各种电荷泄漏路径的相对较低敏感度及与相对较大电压摆动相关联的其它特性相关。
113.在一些实例中，数据感测放大器组件360可包含用于片块多路复用器总线341的各信号路径的单个放大器(例如，放大器与存储器胞元205或经传送的信息位、一组r个放大器之间的1:1对应性)。因此，数据感测放大器组件360可包含用于给定存取操作中涉及的每一存储器胞元205或在存储器阵列中存取的每一信息位的一或多个电路元件。此粒度或规则性可称为数据路径350的“位片”，其中数据路径的每一位片包含针对由数据路径350支持的存取操作中涉及的每一位或存储器205重复的一或多个电路元件。
114.在一些实例中，数据感测放大器组件360可用来支持读取操作而非写入操作，且因此可在一些存取操作中略过数据感测放大器组件360(例如，替代地，耦合片块多路复用器总线341与数据路径350的写入驱动器，未展示)。在一些实例中，可从数据路径350省略数据感测放大器组件360，例如当感测放大器阵列320或感测放大器325经配置以输出全摆动或高摆动输出(例如，到数据路径350)时，其中全摆动可指代相同于数据路径350的部分中或其输出处所使用的电压摆动。
115.冗余修复组件365可经配置以替换或重新路由从被认为具有故障或怀疑具有故障(例如，如从阵列检测操作、错误校正操作、制造验证操作识别)的数字线215或存储器胞元205读取或以其它方式写入到被认为具有故障或怀疑具有故障的数字线215或存储器胞元205的数据。在读取操作中，例如，冗余修复组件365可经配置以忽略从数据感测放大器组件360接收的位或忽略来自数据感测放大器组件360的信号路径且重新路由或以其它方式重新配置信号以解决故障数字线215或存储器胞元205。在写入操作中，例如，冗余修复组件365可经配置以重新路由或以其它方式重新配置写入信号或数据以避免将位写入到故障数
字线215或存储器胞元205。因此，冗余修复组件365的阵列侧上的总线可经配置以载送多于冗余修复组件365的相对侧上的总线的位(例如，其中s》t)。在一个实例中，存储器布局300可针对数据路径总线351上的每字节信息传送一个冗余位(例如，每八个信息位一个冗余位)而配置，但此比率可基于各种设计权衡而配置为其它比率。
116.错误校正组件370可经配置以检测或校正各种数据破坏或错误且在一些情况中可在通过数据路径总线351传输之前恢复数据(例如，在读取操作期间)。此错误检测及校正可依靠一或多个错误校正码，例如块码、回旋码、汉明(hamming)码、低密度同位检查码、涡轮码、极化码等。这些过程、操作及技术可称为ecc过程、ecc操作、ecc技术或在一些情况中简称为ecc。在一些实例中，错误校正组件370可包含或称为线中ecc。在一读取操作中，例如，错误校正组件370可对根据读取操作从存储器阵列读取(例如，如从一或多个片块路径310-a读取或以其它方式从一或多个片块路径310-a传递)的数据执行错误校正操作。错误校正组件370可产生经校正的数据(例如，在校正子组件中)或检测到的错误的指示(例如，在检测子组件中)。错误校正组件370可输出数据，其在各种境况中可为从存储器阵列读取的数据或已校正的数据。
117.在执行ecc操作的一个实例中，错误校正组件370可计算传入读取数据的“校正子”(例如，如从冗余修复组件365接收)，且可比较校正子与伴随传入读取数据的一或多个对应同位位(例如，如从相同或不同片块路径310-a的存储器胞元205读取)。当经计算的校正子不等于对应同位位或若干位时，错误校正组件370可尝试在(例如，通过数据路径总线351)转寄传入读取数据之前校正所述传入读取数据或(例如，通过控制总线266-a)发送已检测到错误的信号或两者。在执行ecc操作的另一实例中，错误校正组件370可计算传入写入数据的同位位(例如，如通过数据路径总线351从本地存储器控制器265-a接收，用于在随后读取数据时与经计算的校正子比较)，且可将经计算的同位位写入到相同或不同于写入传入写入数据的片块路径310-a的存储器胞元205。在一个实例中，存储器布局300可针对数据路径总线351上的每字节信息传送一个同位或ecc位(例如，每八个信息位一个同位位)而配置，但此比率可基于各种设计权衡而配置为其它比率。
118.在一些实例中，错误校正组件370可包含逻辑或电路系统以检测与电荷泄漏相关联的存储器胞元205或数字线215，存储此检测的指示，且在适当时反转待写入到存储器胞元205或数字线215的逻辑状态或反转从存储器胞元205或数字线215读取的逻辑状态以减弱电荷泄漏的效应。
119.数据路径350(例如，数据路径总线351)及片块路径310-a可根据各种倍数、多路复用配置及选择性操作而配置。例如，与数据路径350的存取操作相关联的位数量(例如，数据路径总线351的u个位)可对应于存取命令(例如列存取命令、列存取选通(cas)命令或预取命令)的位数量。存储器布局300的其它总线可根据存储器布局300的各种配置与较大数目个位相关联。
120.在一个说明性实例中，数据路径350可与256个位的信息传送(例如，256个位的数据分组或数据丛集)相关联，此在一些实例中可对应于数据路径总线351经配置有256个单独导电迹线(例如，其中u＝256)。错误校正组件370可经配置具有每八个位数据传送一个同位位(例如，在数据路径总线351上)，且因此错误校正组件370可使用具有288个单独导电迹线的总线与冗余修复组件365耦合(例如，其中t＝288)。冗余修复组件365可经配置具有每
八个位数据传送一个冗余位(例如，在数据路径总线351上)，且因此冗余修复组件365可使用具有320个单独导电迹线的总线与数据感测放大器组件360耦合(例如，其中s＝320)。
121.在包含数据感测放大器组件360的数据路径350的实例中，数据感测放大器组件360可经配置具有用于导电迹线中的每一者的放大器(例如，在数据感测放大器组件360的任一侧上)，且因此可使用具有相同数目个导电迹线的总线与片块多路复用器340及冗余修复组件365耦合(例如，r＝s＝320)。因此，根据说明性实例，数据路径350可经配置以通信地耦合于320位或320导体片块多路复用器总线341与256位或256迹线数据路径总线351之间。换句话说，数据路径350可与25％额外负担相关联(例如，在给定存取操作中存取的存储器胞元205与使用本地存储器控制器265-a传递的数据位的125％比率)以支持对应于片块路径310-a-1到310-a-q的所述组存储器片块的冗余及错误校正操作。
122.继续说明性实例，片块路径310-a及片块多路复用器340可经配置具有各种倍数及多路复用以支持320位或320导体片块多路复用器总线341。例如，存储器布局300可包含或对应于64个存储器片块的组或区段(例如，其中q＝64)。为了支持给定存取操作，片块多路复用器340可经配置以选择性地耦合64个对应片块路径310-a的一半(例如，根据所述组或区段中的片块路径310-a的布置，每隔一个片块路径310-a)与片块多路复用器总线341。因此，片块多路复用器总线341可使用相应10位或10导体片块总线311-a与32个片块路径310-a耦合(例如，其中p＝10)。在一些实例中，此配置可由各自包含两个本地i/o总线或线或以其它方式与其相关联的片块路径310-a或片块总线311-a支持，所述两个本地i/o总线或线各自经配置以传递五个位(例如，各自具有五个个别导体或迹线，各自与感测放大器阵列320的五个感测放大器325-a的不同子集耦合)。
123.进一步继续说明性实例，感测放大器阵列320-a可经配置具有各种倍数及多路复用以支持10位或10导体片块总线311-a。在一个实例中，此配置可对应于与感测放大器阵列320-a的耦合，其中相应片块总线311-a的导体中的每一者与单个专用感测放大器325-a耦合(例如，其中n＝p＝10)。在另一实例中，此配置可对应于感测放大器阵列320-a，其中相应片块总线311-a的导体选择性地与感测放大器阵列320-a的感测放大器325-a的子集耦合(例如，其中n》p)。例如，感测放大器阵列320-a可各自包含80个感测放大器325(例如，其中n＝80)，且感测放大器阵列320-a可包含经配置以选择或耦合十个感测放大器325-a的八个子集中的一者与相应片块总线311-a的选择组件或多路复用器。
124.进一步继续说明性实例，对应于给定片块路径310-a的存储器胞元205可经配置具有各种倍数及多路复用以支持与感测放大器阵列320-a的所描述耦合。在一个实例中，片块路径310-a中的每一者可包含2,560个数字线215-a(例如，其中m＝2,560)或以其它方式与其相关联。根据存储器布局300的不同配置，数字线多路复用器315-a可经配置以选择或耦合十个数字线215-a的256个子集中的一者与相应感测放大器阵列320-a(例如，以使用具有十个感测放大器325-a的感测放大器阵列320-a支持10位或10导体片块总线311-a)，或数字线多路复用器315-a可经配置以选择或耦合80个数字线215-a的32个子集中的一者与相应感测放大器阵列320-a(例如，以使用具有布置为感测放大器325-a的八个可选择子集的80个感测放大器325-a的感测放大器阵列320-a支持10位或10导体片块总线311-a)。
125.在存储器布局300的一个实例中，片块路径310-a中的每一者还可包含2,048个字线210或以其它方式与其相关联。因此，根据说明性实例，存储器布局300可包含各自具有5,
242,880个存储器胞元205的存储器片块。当存储器布局300指代具有64个存储器片块的存储器装置的区段或存储体时，存储器布局300可因此说明支持使用与256个位数据传送(例如，256个导电迹线)相关联的数据路径总线351选择性地存取335,544,320个存储器胞元205的阵列的布置。
126.在一些实例中，可跨多个存储器片块(例如，存储体或区段内的存储器片块的全部或子集)共同存取字线210，或可共享或共同驱动用于激活不同存储器片块的字线210的信号。例如，响应于特定预取或其它存取命令，页或行激活可对应于20,480个存储器胞元205或数字线215(例如，对应于16,384个数据位外加额外冗余或同位位)的激活，其可基于存储器布局300的特定多路复用方案(例如，根据数字线多路复用器315-a或片块多路复用器340的不同配置)而跨64个存储器片块、32个存储器片块、16个存储器片块或某个其它数目个存储器片块分布。在其它实例中(例如，根据各种部分激活、部分撤销激活或其它闲置技术)，特定预取或其它存取命令可与存储器胞元205或数字线215的数量的一半、存储器胞元205或数字线215的数量的四分之一或某个其它量相关联。根据所描述技术的各个实例，来自此页或行激活的信号可选择性地路由到各种片块路径310-a的各种感测放大器阵列320-a。
127.在一些实例中，数据路径350可被视为在存储器裸片(例如存储器裸片160或存储器裸片200)的裸片数据衬垫处结束或终止。尽管存储器布局300说明其中单个数据路径350与本地存储器控制器265-a耦合的实例，但在其它实例中，本地存储器控制器265、本地存储器控制器165或装置存储器控制器155可选择性地与一组多于一个数据路径350耦合。在此类实例中，存储器裸片可包含经配置以选择性地耦合本地存储器控制器265、本地存储器控制器165或装置存储器控制器155与对应数据路径总线中的一或多者以支持各种存取操作的数据路径多路复用器(未展示)。
128.图4说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器片块400的实例布局。存储器片块400说明具有相对于厚度方向401的层级(例如，层)的布局，所述厚度方向401可指代垂直于衬底的方向或以其它方式垂直于存储器胞元205的平面的方向。存储器片块400包含阵列层级410及电路层级450的实例，其相对于衬底430展示。尽管存储器片块400被说明为阵列层级410在电路层级450上方(例如，相对于衬底430)，但在其它实例或存储器片块400中，阵列层级410可在电路层级450下方。此外，尽管在存储器片块400的实例中展示一个阵列层级410及一个电路层级450，但存储器片块400的其它实例可包含多于一个阵列层级410或多于一个电路层级450或多于一个阵列层级410及多于一个电路层级450。
129.阵列层级410包含与字线210-b及数字线215-b相关联的多个存储器胞元205-b，所述字线210-b及数字线215-b经配置以存取(例如，存储器片块400的)阵列层级410的存储器胞元205-b。例如，阵列层级410可包含或相关联于k个字线210-b(例如，字线210-b-1到210-b-k)及m个数字线215-b(例如，数字线215-b-1到215-b-m)，其与存储器胞元205-b-11到205-b-km(例如，(k x m)数量的存储器胞元205)相关联。在说明性实例中，阵列层级410可与2,048个字线210-b(例如，其中k＝2,048)及2,560个数字线215-b(例如，其中m＝2,560)相关联且因此可与5,242,880个存储器胞元205-b相关联。然而，所描述技术可支持具有其它数量的存储器胞元205、字线210及数字线215的存储器片块400。
130.阵列层级410以俯视图411说明，其展示在相应存储器胞元205-b处交叉的字线
210-b及数字线215-b。然而，存储器胞元205-b、字线210-b及数字线215-b可经形成或经定位于存储器片块400的不同位置或子层级处(例如，在厚度方向401上)。在一个实例中，字线210-b可在存储器胞元205-b下方(例如，较靠近衬底430)，且数字线215-b可在字线210-b下方。此外，阵列层级还可包含多个板极线220(未展示)或共同板导体，其可经形成或经定位于存储器片块400或阵列层级410的另一位置或子层级处。例如，存储器片块400或阵列层级410可包含在存储器胞元205-b上方(例如，较远离于衬底430)且由(例如，存储器片块400的)阵列层级410的全部存储器胞元205-b共享的共同板导体，其可指代全部存储器胞元205-b的共同电节点(例如，存储器片块400的共同电节点)。在一个实例中，都共享此共同电节点或共同板的存储器胞元205的阵列可界定存储器片块400的范围(例如，在字线210的数目上、在数字线215的数目上、在垂直于厚度方向401的维度上)。然而，在一些实例中，存储器片块400可被细分为具有可单独控制的板极节点的次单元，或多个存储器片块400可共享单个可控板极，或可单独控制的多个存储器片块400的此类共同电节点或共同板极可以其它方式控制为相同偏压(例如，共同控制)。
131.可根据不同构成组件在厚度方向401上界定阵列层级410。在具有存储器胞元205-b上方的共同板极导体及字线210-b下方的数字线215-b的所描述实例中，可由厚度方向401上的说明性范围界定阵列层级410，所述说明性范围包含共同板极导体及数字线215-b以及阵列层级410在其之间的部分(例如，字线210-b及存储器胞元205-b)。在另一实例中，阵列层级410可通过存储器胞元205-b在厚度方向401上的说明性范围来界定(例如，包含特定于相应存储器胞元205-b的各种特征，包含例如电容器240或可配置材料存储器元件的存储元件、开关组件245(如果存在)及其它存储器胞元特征)，在此情况中，存取线或节点(例如字线210-b、数字线215-b及板极线220或共同板极导体)被视为在阵列层级410外部(例如，在其上方或下方)。在一些实例中，包含存储器胞元205-b的特征的厚度方向401上的范围可被视为界定阵列层级410的厚度方向401上的最小范围。
132.电路层级450可包含经配置以操作阵列层级410的存储器胞元205-b的各种电路系统(例如，片块特定电路系统、主要对应于存储器片块400的电路系统、对应于或主要指派给存储器胞元205-b-11到205-b-km的电路系统)。例如，电路层级450可包含各种解码器、缓冲器、多路复用器、感测放大器或可专用于存储器胞元205-b-11到205-b-km的操作的其它组件，且在各个实例中，此电路系统可根据特定操作模式而不用于相同或相邻区段中的(例如，另一存储器片块400(未展示)的)其它存储器胞元205的操作或可用于相邻存储器片块400的存储器胞元205的操作。电路层级450以俯视图451说明，其说明包含字线解码器部分460、字线驱动器部分465、数字线解码器部分470及数字线驱动器部分475的存储器片块400的实例，但存储器片块400可包含具有主要指派给存储器片块400的操作的不同布置组件或更多或更少组件的电路层级450。
133.字线解码器部分460及字线驱动器部分465可对应于存储器片块400的字线210-b-1到210-b-k，且可包含于参考图2所描述的行解码器225的操作中或以其它方式指代行解码器225的操作。存储器片块400说明其中电路层级450包含对应于字线210-b-1到210-b-k的不同子集的字线解码器部分460及字线驱动器部分465的实例。例如，字线解码器部分460-a及字线驱动器部分465-a可对应于字线210-b-1到210-b-(k/2)，且字线解码器部分460-b及字线驱动器部分465-b可对应于字线210-b-(k/2+1)到210-b-k。如说明，在一些实例中，字
线解码器部分460-a及字线驱动器部分465-a可在存储器片块400与字线解码器部分460-b及字线驱动器部分465-b相对的端上(例如，沿着字线210-b的方向)。
134.字线解码器部分460及字线驱动器部分465可执行与字线210-b的选择性存取或激活相关联的各种操作。例如，字线驱动器部分465可经配置以(例如，经由控制总线266)接收与对应于阵列层级410的存储器胞元205-b的存取命令(例如，读取命令、写入命令)相关联的控制信号。在一些实例中，此类存取命令可与开启包含阵列层级410中的存储器胞元205-b的行的存储器胞元的页的命令相关联。字线驱动器部分465还可包含与存取命令相关联的缓冲组件或电路系统(例如，控制缓冲器)。在一些实例中，字线驱动器部分465可包含用于选择性地激活字线210-b的电压源或可与在多个存储器片块400之间共享的此电压源电子通信。字线解码器部分460可包含经配置以耦合选择电压源与字线210-b的选定一或多者的各种多路复用组件(例如，晶体管网络)。
135.数字线解码器部分470及数字线驱动器部分475可对应于存储器片块400的数字线215-b-1到215-b-m，且可包含于参考图2所描述的列解码器230、感测组件250或输入/输出组件260或其组合的操作中或以其它方式指代其的操作。在一些实例中，存储器片块400的数字线解码器部分470及数字线驱动器部分475可共同指代或相关联于片块路径310的至少一部分。存储器片块400说明其中电路层级450包含对应于数字线215-b-1到215-b-m的不同子集的数字线解码器部分470及数字线驱动器部分475的实例。例如，数字线解码器部分470-a及数字线驱动器部分475-a可对应于数字线215-b-1到215-b-(m/2)，且数字线解码器部分470-b及数字线驱动器部分475-b可对应于数字线215-b-(m/2+1)到215-b-m。如说明，在一些实例中，数字线解码器部分470-a及数字线驱动器部分475-a可在存储器片块400与数字线解码器部分470-b及数字线驱动器部分475-b相对的端上(例如，沿着数字线215-b的方向)。
136.数字线解码器部分470及数字线驱动器部分475可执行与数字线215-b的选择性存取或激活相关联的各种操作。例如，数字线驱动器部分475可经配置以(例如，经由控制总线266)接收与对应于阵列层级410的存储器胞元205-b的存取命令(例如，读取命令、写入命令)相关联的控制信号。另外或替代地，数字线驱动器部分475可经配置以(例如，使用片块多路复用器340、使用数据路径350、经由片块总线311、经由输入/输出组件260)传达与对应于存储器片块400的存储器胞元205-b的存取命令相关联的数据信号，且因此可包含与片块总线311相关联的传输器、接收器或收发器。换句话说，存储器片块400可相关联于与数字线驱动器部分475-a及475-b的片块总线311连接(例如，各自与片块总线311的相应部分耦合)。在用于界定存储器片块400的范围(例如，在字线210的数目上、在数字线215的数目上、在垂直于厚度方向401的维度上)的另一实例中，都共享共同片块总线311的存储器胞元205的阵列可界定此类范围。数字线驱动器部分475还可包含与存取命令相关联的缓冲组件或电路系统(例如，控制缓冲器、数据缓冲器)。
137.在一些实例中，存取命令可与存取或激活存储器片块400的数字线215-b的子集的命令相关联，且数字线解码器部分470中的每一者可包含相应数字线多路复用器315或其部分，其经由控制总线266接收控制信令以执行选择性激活或连接。在另一实例中，数字线驱动器部分475中的每一者可包含相应感测放大器阵列320或其部分，包含多个感测放大器325(例如，感测放大器325的相应子集或子阵列)，其可(例如，通过相应数字线驱动器部分
475的数字线多路复用器315)选择性地与数字线215-b的若干者耦合以检测特定存储器胞元205-b的逻辑状态。
138.在一些实例中，数字线驱动器部分475可包含用于选择性地激活数字线215-b或为其充电的电压源或与在多个存储器片块之间共享的此电压源电子通信。在一些实例中，数字线驱动器部分475可包含信号开发组件(例如，感测放大器阵列320或在感测放大器阵列320与存储器胞元205-b之间)，其开发、转换或放大信号以支持从存储器胞元205-b检测逻辑状态或将逻辑状态写入到存储器胞元205-b。
139.在各个实例中，可根据不同构成组件在厚度方向401上界定电路层级450。在一个实例中，可在厚度方向401上通过对应于存储器片块400的操作的电路系统的厚度方向401上的最远范围(例如，存储器片块400的片块特定电路系统的联集在厚度方向401上的最远范围、字线解码器部分460、字线驱动器部分465、数字线解码器部分470及数字线驱动器部分475共同的最远范围)来界定电路层级450。在另一实例中，可在厚度方向401上通过具有对应于存储器片块400的操作的每一类型的电路系统的部分的厚度方向401上的范围(例如，存储器片块400的片块特定电路系统的交叉点在厚度方向401上的最远范围、字线解码器部分460、字线驱动器部分465、数字线解码器部分470及数字线驱动器部分475共同的最远范围)来界定电路层级450。
140.存储器片块400还可包含路由层级或以其它方式与路由层级相关联，其可视为存储器片块400的路由层级、多个(例如，相邻)存储器片块400的存储体或区段的路由层级、存储器片块400的多个存储体或区段的路由层级或(更一般来说)存储器裸片160或存储器裸片200的路由层级。例如，存储器片块400可包含路由层级420(其可称为“阵列上”路由层级)及路由层级425(其可称为“阵列下”路由层级)。
141.路由层级420及425可包含用于在存储器裸片中路由信号或功率(例如，供应电压、供应电流)的一或多个导电路径层级或层(例如，堆叠于厚度方向401上)。在一个实例中，路由层级420可包含四个导电路径层，其中所述层中的两者各自包含垂直于(例如，阵列层级410的)字线210的多个导电路径且所述层中的两者各自包含垂直于数字线215的多个信号路径。在另一实例中，路由层级425可包含三个导电路径层，其中所述层中的两者各自包含垂直于字线210的多个导电路径且所述层中的一者包含垂直于数字线215的多个导电路径。然而，可在路由层级420或425中使用各种导电路径布置，包含具有多个方向上的导电路径或非线性导电路径的层。在一些实例中，路由层级420的导电路径中的一或多者(例如，路由层级420的子层)可由铜形成，且路由层级425的导电路径中多者中的一者(例如，路由层级425的子层)可由钨形成，其中此形成可包含选择性沉积或移除(例如，蚀刻)以形成特定信号路径。
142.在一些实例中，可根据路由层的相对位置在厚度方向401上界定阵列层级410或电路层级450。在一个实例中，阵列层级410可对应于路由层级420与路由层级425之间(例如，沿着厚度方向401)的存储器片块400的部分。在另一实例中，电路层级450可对应于路由层级425与衬底430或另一路由层级(未展示)之间的存储器片块400的部分。
143.存储器片块400还可包含沿着厚度方向401的导体，其可称为“插座”(未展示)。插座可提供存储器片块400的层级或层之间(例如相邻层级之间(例如，路由层级420与阵列层级410之间)或非相邻层级之间(例如，阵列层级410与电路层级450之间))的导电路径。在各
个实例中，插座可经定位于存储器片块400的说明性边界内(例如，在俯视图中)或存储器片块400的说明性边界外部(例如，在存储器片块之间)或两者。
144.如由电路层级450的俯视图451所说明，存储器片块400的电路层级450的区域并非全部被主要与存储器片块400相关联的电路系统(例如，字线解码器部分460、字线驱动器部分465、数字线解码器部分470及数字线驱动器部分475共同地)占据。实情是，电路层级450还包含可用于其它目的的区域480。在一些实例中，多个存储器片块400(例如，存储器片块400的区段、存储器片块400的拼块)可与数据路径350相关联，且与数据路径350相关联的电路系统可跨多个存储器片块400的相应区域480分布。
145.图5说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列500的实例。存储器阵列500可包含多个子阵列505，所述多个子阵列505中的每一者可称为存储器片块或块。在一些实例中，子阵列505可为参考图4所描述的存储器片块400的实例或以其它方式与参考图4所描述的存储器片块400共享特定特性。在一些实例中，子阵列505中的每一者可与不同片块路径(例如，片块路径310)相关联。存储器阵列500还可包含多个主i/o线510。在一些实例中，主i/o线510中的一或多者可包含于片块多路复用器总线(例如，片块多路复用器总线341)中，或可与另一选择或多路复用组件(例如，片块多路复用器340的部分)耦合，所述另一选择或多路复用组件经配置以选择性地耦合主i/o线510的若干者与此片块多路复用器总线以与数据路径(例如，数据路径350)进行通信。
146.多个子阵列505可经布置为行及列。在一些实例中，子阵列505的组(例如，行)可统称为存储体或区段。多个子阵列505可包含布置于第一列中的第一多个子阵列505-a及布置于第二列中的第二多个子阵列505-b。第一多个子阵列505-a可包含子阵列515-a，且第二多个子阵列505-b可包含子阵列515-b。子阵列515-a及子阵列515-b可在相同行(例如，存储体)中但在不同列中。
147.多个主i/o线510可包含主i/o线510-a及主i/o线510-b。主i/o线510-a可至少部分地横越第一列中(例如，在路由层中，在电路层中)的第一多个子阵列505-a。在此类情况中，主i/o线510-a可至少部分地横越子阵列515-a。主i/o线510-b可至少部分地横越第二列中的第二多个子阵列505-b。在此类情况中，主i/o线510-b可至少部分地横越子阵列515-b。即，主i/o线510-a不横越子阵列515-b，且主i/o线510-b不横越子阵列515-a。主i/o线510可经配置以利用包含存储器阵列500的存储器装置的i/o组件传输从多个子阵列505读取或写入到多个子阵列505的数据。在一些情况中，主i/o线510-a及主i/o线510-b可各自为单个i/o线或可各自包含多个i/o线。例如，主i/o线510-a及主i/o线510-b可各自为五个位宽(例如，经配置以载送五个信息位，且可包含五个单独导电路径)。
148.包含存储器阵列500的存储器装置可(例如，通过控制总线266，从本地存储器控制器265)接收命令或其它控制信令以在降低功率模式中操作存储器阵列500。例如，存储器装置可经配置以基于指示缩减页大小的命令或其它控制信令将存储器阵列500置于降低功率模式。当以降低功率模式操作时，存储器阵列500可经配置以仅激活包含于经激活的存储体中的多个子阵列515的仅经指示的子集(例如，一半)，且使包含于所述经激活的存储体中的多个子阵列515的其余部分撤销激活。例如，当接收用于包含子阵列515-a及515-b的存储体的激活命令时，基于以降低功率模式操作存储器阵列500，可激活子阵列515-a但子阵列515-b可保持撤销激活。
149.在一些情况中，总列地址范围可跨越对应于两个或更多个子阵列505的地址，且存储器阵列500可经配置以仅激活经激活的存储体内对应于所述列地址范围的经指示的子集的子阵列，且使所述经激活的存储体内的其它子阵列保持处于撤销激活模式。例如，如果所述列地址范围跨越两个子阵列505，且从左到右对列进行编索引使得包含子阵列515-b的列是列0且包含子阵列515-a的列是11，那么当经指示的列地址范围在所述总范围的上半部内时可仅激活奇数索引子阵列505(例如子阵列515-a)，且当经指示的列地址范围在所述总范围的下半部内时可仅激活奇数索引子阵列505(例如子阵列515-b)。据此，在一些情况中，可激活经激活的存储体内的每隔另一子阵列505。经激活的存储体内的经激活及经撤销激活的子阵列的其它模式(例如，除交替激活/撤销激活之外)也是可能的，包含如本文中例如参考图13及14所描述。
150.图5说明一个操作实例：包含存储器阵列500的存储器装置可接收以缩减页大小进行操作的命令。存储器装置可(例如，在相同命令之后、与相同命令同时或作为相同命令的部分)接收指示用于激活的目标存储体520的激活命令。所述激活命令(或某个其它命令，取决于实施方案)还可指示用于激活的目标存储体520中的子阵列505的子集(例如，通过指示列地址范围，其中目标存储体520中的不同子阵列505与总列地址范围内的不同范围(例如，子集)相关联)。存储器装置可仅激活经指示用于激活的那些子阵列505(例如，在目标存储体520内，仅对应于经指示的列地址范围的那些子阵列505)，且目标存储体520中的其它子阵列505可保持撤销激活(或如果先前被激活，那么将撤销激活)。例如，如果子阵列505的经指示的子集包含目标存储体520内的子阵列515-a及其它非阴影子阵列505，那么目标存储体520内的子阵列515-b及其它阴影子阵列505可保持撤销激活。可在存储器阵列500接收激活命令之后接收存取命令。所述存取命令可指示在所述地址范围内对应于目标存储体520内的经激活的子阵列505的列地址(例如，列选择值)，且可存取(例如，读取或写入)开启页中还对应于经指示的列地址的存储器胞元的子集。
151.激活经激活的存储体中的子阵列505的仅一部分可在缩减页模式(例如，降低功率模式)期间节省功率。例如，可基于指示缩减页大小的命令而在存储器阵列500内存取(例如，感测)更少位，且与未经存取的子阵列505相关联的一或多个电路方面可保持撤销激活。
152.图6说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的子阵列600的实例。子阵列600可为存储器片块或块(例如，存储器片块400、子阵列505)的实例，且可包含本地i/o线610、多个感测组件615及驱动器620。在一些实例中，本地i/o线610-a及610-b可共同为片块总线311的实例，且多个感测组件615-a及615-b可共同为感测放大器阵列320的实例，如参考图3所描述。子阵列600还可与至少一个主i/o线605相关联，所述至少一个主i/o线605可跨(例如，可横越)一或多个其它子阵列(未展示)共享。
153.在一些实例中，驱动器620可经配置以选择性地耦合本地i/o线610的至少一部分与主i/o线605(例如，响应于控制信令(未展示)，其可通过控制总线266递送)，在所述情况中驱动器620可被视为参考图3所描述的片块多路复用器340的部分。例如，驱动器620可为三态驱动器(其还可称为三态驱动器、三态缓冲器(three-state buffer/tri-state buffer))且因此当被激活时(例如，基于控制信号，未展示，其可基于列地址或列地址范围)可选择性地耦合对应本地i/o线610与主i/o线605且当被撤销激活时(例如，基于控制信号)将对应本地i/o线610与主i/o线605解耦合(例如，电隔离)。例如，当激活驱动器620-a时，驱
动器620-a可耦合本地i/o线610-a与主i/o线605，且当撤销激活驱动器620-a时，驱动器620-a可将本地i/o线610-a与主i/o线605解耦合。子阵列600及主i/o线605可分别为如参考图5所描述的子阵列505及主i/o线510的实例。
154.子阵列600可包含横越子阵列600的主i/o线605的部分或以其它方式与横越子阵列600的主i/o线605相关联。驱动器620-a及驱动器620-b可与主i/o线605耦合。驱动器620-a还可与本地i/o线610-a耦合，且驱动器620-b可与本地i/o线610-b耦合。本地i/o线610-a可与多个感测组件615-a耦合，且本地i/o线610-b可与多个感测组件615-b耦合。在一些情况中，本地i/o线610-a可用作多个感测组件615-a与主i/o线605之间的中介(例如，传导信号)。本地i/o线610-b可用作多个感测组件615-b与主i/o线605之间的中介(例如，传导信号)。
155.多个感测组件615-a及多个感测组件615-b可各自包含与子阵列600相关联的任何数目个个别感测组件625，且每一个别感测组件625可包含任何数目个个别感测放大器，例如参考图3所描述的感测放大器325。例如，多个感测组件615中的每一者可包含四个感测组件625，且四个感测组件625中的每一者可包含五个个别感测放大器。在一些情况中，多个感测组件615-a及多个感测组件615-b两者可经定位于子阵列600的存储器胞元下方或子阵列600的存储器胞元上方(例如，在电路层中，更靠近或更远离衬底)。在一些实例中，主i/o线605可经定位于子阵列600的存储器胞元下方或子阵列600的存储器胞元上方(例如，在电路层中，在路由层中)。
156.包含子阵列600的存储器装置可接收激活命令且响应于所述激活命令而激活子阵列600。例如，激活命令可指定子阵列600内的存储器胞元的行，且存储器装置可基于激活命令激活子阵列600(例如，可激活感测组件615、一或多个存取线驱动器、时序电路系统或用于产生与存取操作及其它操作相关联的时序信号的“词组”或其任何组合)。在一些情况中，子阵列600可包含于子阵列的存储体中，激活命令可指定所述存储体内的存储器胞元的行(例如，跨多个子阵列)，且存储器装置可基于激活命令激活所述存储体内的一或多个子阵列。存储器装置还可激活每一经激活的子阵列内的字线(例如，行线)以耦合所述经激活的行中的存储器胞元与其相应数字线(例如，列线)且由此开启存储器胞元的页。
157.所述存储器装置可接收存取命令(例如，在激活命令之后)，且多个感测组件615-a及多个感测组件615-b中的选定者可用来基于激活命令(例如，基于包含于存取命令中或以其它方式与存取命令相关联的列地址或掩码)从子阵列600感测数据。例如，当子阵列600响应于读取命令而接收或以其它方式被存取时，可与主机装置交换数据以用于存储器装置。如果选定感测组件包含于多个感测组件615-a中，那么选定感测组件可驱动本地i/o线610-a上的数据，且驱动器620-a可将数据从本地i/o线610-a驱动到主i/o线605上以与主机装置交换。替代地，如果选定感测组件包含于多个感测组件615-b中，那么选定感测组件可驱动本地i/o线610-b上的数据，且驱动器620-b可将数据从本地i/o线610-b驱动到主i/o线605上以与主机装置交换。
158.多个感测组件615-a可与存取命令的第一地址范围相关联，且多个感测组件615-b可与存取命令的第二地址范围相关联，其中第二地址范围不同于第一地址范围。例如，多个感测组件615-a可与包含列选择值四、五、六或七的地址范围相关联。多个感测组件615-b可与包含列选择值零、一、二或三的地址范围相关联。存取命令可指示地址，例如列选择值(例
如，列地址)(例如，在第一地址范围或第二地址范围内)。换句话说，列选择值可对应于或用来选择或激活多个感测组件615的特定感测组件625(例如，通过感测组件选择组件或多路复用器，通过感测放大器选择组件或多路复用器)。
159.列选择值可通过指定多个感测组件615的感测组件625来指示选择及提取哪个数据。作为实例，每一感测组件(例如，感测组件625)可与五个数据位相关联，所述五个数据位可对应于包含五个感测放大器325的个别感测组件625。在一些情况中，每一本地i/o线610-a及本地i/o线610-b可经配置以载送五个信息位，所述五个信息位可对应于五个单独导电路径。在此类情况中，主i/o线605还可经配置以载送五个信息位，所述五个信息位可对应于五个单独导电路径。
160.作为说明性实例，如果列地址指示列选择值七，那么可激活多个感测组件615-a的感测组件625-a。在此类情况中，感测组件625-a可与本地i/o线610-a及主i/o线605-a耦合。可基于耦合感测组件625-a与本地i/o线610-a及主i/o线605-a而与主机装置或存储器装置的另一方面交换与感测组件625-a相关联(例如，使用感测组件625-a读取或写入)的数据。
161.继续说明性实例，可基于对应于列选择值七(或对应于多个感测组件615-a的范围内的任何值)的存取命令激活驱动器620-a。感测组件625-a及主i/o线605-a可基于激活驱动器620-a而耦合。驱动器620-b可基于对应于列选择值七(或对应于多个感测组件615-b的范围外的任何值)的存取命令而撤销激活或维持于撤销激活状态中(例如，如果在接收存取命令或对应激活命令之前已被撤销激活)。例如，如果存取命令未指示列选择值零、一、二或三(例如，与多个感测组件615-b相关联)，那么多个感测组件615-b、本地i/o线610-b及驱动器620-b可保持撤销激活。
162.图7说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列700的方面的实例。存储器阵列700可包含子阵列702-a及子阵列702-b(例如，存储器片块、存储器块)、主i/o线705、本地i/o线710、多个感测组件715及驱动器720。在一些实例中，子阵列702可为参考图4所描述的存储器片块400的实例或以其它方式与参考图4所描述的存储器片块400共享特定特性。例如，子阵列702-a及子阵列702-b可包含于例如存储器阵列500的阵列内的相同存储体中。存储器阵列700还可包含分流器725，所述分流器725可经配置以耦合(例如，一起合并、组合、接合)不同(例如，相邻)子阵列702的本地i/o线710。在一些情况中，与共同分流器725连接的本地i/o线710可被视为单个本地i/o线，但可为了说明清晰而被描述为已通过分流器725接合的单独i/o线。子阵列702、主i/o线705、本地i/o线710、感测组件715及驱动器720可分别为如参考图5及6所描述的子阵列、主i/o线、本地i/o线、感测组件及驱动器的实例。在存储器阵列700的实例中，可激活子阵列702-a及子阵列702-b两者。
163.子阵列702-a可包含主i/o线705-a及主i/o线705-b的部分或以其它方式与主i/o线705-a及主i/o线705-b相关联，主i/o线705-a及主i/o线705-b两者可至少部分地横越子阵列702-a。在一些情况中，主i/o线705-a及主i/o线705-b可表示单个i/o线(例如，片块多路复用器总线341的部分，或经配置以选择性地耦合或映射到片块多路复用器总线341的总线线，如参考图3所描述)。驱动器720-a及驱动器720-b可与主i/o线705-a耦合。驱动器720-c及驱动器720-d可与主i/o线705-b耦合。驱动器720-a可与本地i/o线710-a耦合，驱动器720-b可与本地i/o线710-b耦合，驱动器720-c可与本地i/o线710-c耦合，且驱动器720-d可
与本地i/o线710-d耦合。在一些实例中，主i/o线705-a可经定位于子阵列702-a的存储器胞元下方，且主i/o线705-b可经定位于子阵列702-a的存储器胞元上方。在其它实例中，主i/o线705-a可经定位于子阵列702-a的存储器胞元上方，且主i/o线705-b可经定位于子阵列702-a的存储器胞元下方。在又其它实例中，主i/o线705-a及主i/o线705-b两者可经定位于子阵列702-a的存储器胞元上方或下方。
164.本地i/o线710可各自与多个感测组件715耦合。例如，本地i/o线710-a可与多个感测组件715-a耦合，本地i/o线710-b可与多个感测组件715-b耦合，本地i/o线710-c可与多个感测组件715-c耦合，且本地i/o线710-d可与多个感测组件715-d耦合。
165.多个感测组件715-a、715-b、715-c及715-d可各自经配置以从子阵列702-a感测数据且可各自包含与子阵列702-a相关联的任何数目(例如，四个)个别感测组件730。如本文中所描述，经配置以从子阵列感测数据的任何感测组件还可经配置以支持将数据写入到所述子阵列。例如，给定多个感测组件715的四个感测组件730中的每一者可包含任何数目(例如，五个)个别感测放大器(例如，参考图3所描述的感测放大器325)。在一些情况中，多个感测组件715-a、多个感测组件715-b、多个感测组件715-c及多个感测组件715-d可全部经定位于子阵列702-a的存储器胞元下方或上方。多个感测组件715-a、715-b、715-c及715-d可各自与相同地址范围(例如，从四到七的列选择值)相关联。例如，每一列选择值四、五、六或七可指示多个感测组件715-a中的四个感测组件730中的一者、多个感测组件715-b中的四个感测组件730中的一者、多个感测组件715-c中的四个感测组件730中的一者及多个感测组件715-d中的四个感测组件730中的一者。
166.子阵列702-b可包含主i/o线705-c及主i/o线705-d的部分或以其它方式与主i/o线705-c及主i/o线705-d相关联，主i/o线705-c及主i/o线705-d两者可至少部分地横越子阵列702-b。在一些情况中，主i/o线705-c及主i/o线705-d可表示单个i/o线(例如，片块多路复用器总线341的部分，或经配置以选择性地耦合或映射到片块多路复用器总线341的总线线，如参考图3所描述)。驱动器720-e及驱动器720-f可与主i/o线705-c耦合。驱动器720-g及驱动器720-h可与主i/o线705-d耦合。驱动器720-e可与本地i/o线710-e耦合，驱动器720-f可与本地i/o线710-f耦合，驱动器720-g可与本地i/o线710-g耦合，且驱动器720-h可与本地i/o线710-h耦合。在一些实例中，主i/o线705-c可经定位于子阵列702-b的存储器胞元下方，且主i/o线705-d可经定位于子阵列702-b的存储器胞元上方。在其它实例中，主i/o线705-c可经定位于子阵列702-b的存储器胞元上方，且主i/o线705-d可经定位于子阵列702-b的存储器胞元下方。在又其它实例中，主i/o线705-c及主i/o线705-d两者可经定位于子阵列702-b的存储器胞元上方或下方。
167.本地i/o线710可各自与多个感测组件715耦合。例如，本地i/o线710-e可与多个感测组件715-e耦合，本地i/o线710-f可与多个感测组件715-f耦合，本地i/o线710-g可与多个感测组件715-g耦合，且本地i/o线710-h可与多个感测组件715-h耦合。
168.多个感测组件715-e、715-f、715-g及715-h可各自经配置以从子阵列702-b感测数据且可各自包含与子阵列702-b相关联的任何数目(例如，四个)感测组件730。例如，给定多个感测组件715的四个感测组件730中的每一者可包含任何数目(例如，五个)个别感测放大器(例如，参考图3所描述的感测放大器325)。在一些情况中，多个感测组件715-e、多个感测组件715-f、多个感测组件715-g及多个感测组件715-h可全部经定位于子阵列702-b的存储
器胞元下方或上方。多个感测组件715-e、715-f、715-g及715-h可各自与相同地址范围(例如，从零到三的列选择值)相关联。例如，每一列选择值零、一、二或三可指示多个感测组件715-e中的四个感测组件730中的一者、多个感测组件715-f中的四个感测组件730中的一者、多个感测组件715-g中的四个感测组件730中的一者及多个感测组件715-h中的四个感测组件730中的一者。
169.列地址(例如，列选择值)可包含于存取命令中或基于存取命令以其它方式来确定，且所述列地址可用来耦合特定感测组件730与主i/o线705。图7可说明其中所述地址指示列选择值二(例如，列地址二)的实例中的数据流以及经激活的感测组件730及驱动器720，其通常可表示当列地址对应于子阵列702-b时的数据流以及经激活的感测组件730及驱动器720。
170.在列选择值二的实例中，可激活多个感测组件715-e的感测组件730-a，可激活多个感测组件715-g的感测组件730-b，可激活多个感测组件715-h的感测组件730-d，且可激活多个感测组件715-f的感测组件730-c。其它感测组件730可被撤销激活或(例如，如果已被撤销激活)维持于撤销激活状态。驱动器720-g、720-e、720-d及720-b还可被激活(且因此可各自将对应本地i/o线710耦合到对应主i/o线705)。驱动器720-f、720-h、720-a及720-b可被撤销激活或(例如，如果已被撤销激活)维持于撤销激活状态(且因此可各自将对应本地i/o线710与对应主i/o线705解耦合(例如，电隔离))。
171.因此，感测组件730-a可与本地i/o线710-e及主i/o线705-c耦合(例如，经由驱动器720-e)。可基于耦合感测组件730-a与本地i/o线710-e及主i/o线705-c而与主机装置交换与感测组件730-a相关联(例如，使用感测组件730-a读取或写入)的数据。在一些情况中，可基于对应于列选择值二的存取命令激活驱动器720-e。感测组件730-a及主i/o线705-c可基于激活驱动器720-e而耦合。在此类情况中，感测组件730-a可经由经激活的信息路径735-a与主机装置交换数据。
172.类似地，感测组件730-b可与本地i/o线710-g及主i/o线705-d耦合(例如，经由驱动器720-g)。可基于耦合感测组件730-b与本地i/o线710-g及主i/o线705-d而与主机装置交换与感测组件730-b相关联的数据。在一些情况中，可基于对应于列选择值二的存取命令激活驱动器720-g。感测组件730-b及主i/o线705-d可基于激活驱动器720-g而耦合。在此类情况中，感测组件730-b可经由经激活的信息路径735-b与主机装置交换数据。在一些情况中，可同时激活感测组件730-a及感测组件730-b。
173.可各自基于对应于列选择值二(例如，在对应于子阵列702-b的范围内的值)的存取命令撤销激活驱动器720-f及驱动器720-h。在一些情况中，可基于在相同主i/o线705-c上激活驱动器720-e而撤销激活驱动器720-f。可基于在相同主i/o线705-d上激活驱动器720-g而撤销激活驱动器720-h。
174.在一些情况中，子阵列702-a及子阵列702-b可彼此相邻(例如，在存储体内、在存储器区段中相邻)。在此类情况中，一或多个分流器725可耦合子阵列702-a与子阵列702-b。例如，分流器725-a可耦合驱动器720-d与驱动器720-f(例如，为驱动器720-d及驱动器720-f提供共同或以其它方式共享的i/o线或总线)。分流器725-b可耦合驱动器720-b与驱动器720-h。分流器725-a可使本地i/o线710-d及本地i/o线710-f短路，且分流器725-b可使本地i/o线710-b及本地i/o线710-h短路。在一些情况中，分流器725可为硬接线的(例如，经由一
或多个永久性导电路径，所述一或多个永久性导电路径可各自在经耦合的本地i/o线710内耦合一或多个个别导电块)。在一些情况中，耦合到分流器725的两个本地i/o线710可被视为单个i/o线，尽管为了清晰地说明本公开的概念，其可称为已耦合或分流在一起的单独本地i/o线710。
175.分流器725-a及分流器725-b可各自包括双向信息路径，所述双向信息路径经配置以基于存取命令(例如，基于响应于存取命令而激活哪些感测组件730及驱动器720)在第一方向或第二方向上载送数据。例如，分流器725-a可经配置以当撤销激活驱动器720-f并激活驱动器720-d时在子阵列702-b与主i/o线705-b之间载送数据，且当撤销激活驱动器720-d并激活驱动器720-f时在子阵列702-a与主i/o线705-c之间载送数据。类似地，分流器725-b可经配置以当撤销激活驱动器720-h并激活驱动器720-b时在子阵列702-b与主i/o线705-a之间载送数据，且当撤销激活驱动器720-b并激活驱动器720-h时在子阵列702-a与主i/o线705-d之间载送数据。
176.因此，如果地址范围指示列选择值二，那么感测组件730-c可经由分流器725-a与主i/o线705-b耦合。在撤销激活驱动器720-f的情况中，感测组件730-c及因此子阵列702-b可借用子阵列702-a的主i/o线705-b以与主机装置交换数据。可基于对应于列选择值二的存取命令激活驱动器720-d，由此允许分流器725-a在感测组件730-c与主i/o线705-b之间路由数据。即，感测组件730-c及主i/o线705-b可基于激活驱动器720-d而耦合。在此类情况中，感测组件730-c可经由经激活的信息路径735-c与主机装置交换数据。例如，可从子阵列702-b读取数据但可经由主i/o线路由数据，所述主i/o线经由经激活的信息路径735-c至少部分地横越子阵列702-a(且可不横越子阵列702-b)。
177.类似地，如果地址范围指示列选择值二，那么感测组件730-d可经由分流器725-b与主i/o线705-a耦合。在撤销激活驱动器720-h的情况中，感测组件730-d及因此子阵列702-b可借用子阵列702-a的主i/o线705-a以与主机装置交换数据。可基于对应于列选择值二的存取命令激活驱动器720-b，由此允许分流器725-b在感测组件730-d与主i/o线705-a之间路由数据。即，感测组件730-d及主i/o线705-a可基于激活驱动器720-b而耦合。在此类情况中，感测组件730-d可经由经激活的信息路径735-d与主机装置交换数据。例如，可从子阵列702-b读取数据但可经由主i/o线路由数据，所述主i/o线经由经激活的信息路径735-d至少部分地横越子阵列702-a。在一些情况中，可同时激活感测组件730-c及感测组件730-d。另外或替代地，可各自同时激活感测组件730-a、730-b、730-c及730-d。
178.基于存取命令中指示的地址，可各自撤销激活多个感测组件715-a、715-b、715-c及715-d。例如，多个感测组件715-a、715-b、715-c及715-d可对应于不包含存取命令中指示的地址的地址范围。在此类情况中，可撤销激活与多个感测组件715-a耦合的驱动器720-a，且可撤销激活与多个感测组件715-c耦合的驱动器720-c。
179.图8说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列800的方面的实例。存储器阵列800可包含子阵列802-a及子阵列802-b、主i/o线805、本地i/o线810、多个感测组件815及驱动器820。存储器阵列800还可包含分流器825。子阵列802、主i/o线805、本地i/o线810、感测组件815及驱动器820可分别为如参考图5到7所描述的子阵列、主i/o线、本地i/o线、感测组件及驱动器的实例。存储器阵列800的方面可相同或类似于参考图7所描述的存储器阵列700。存储器阵列800可出于至少本文中所描述的
原因而说明根据替代配置或案例(例如，与存储器阵列700的配置或案例相比)的操作。
180.列地址(例如，列选择值)可包含于存取命令中或基于存取命令以其它方式来确定，且所述列地址可用来耦合特定感测组件830与主i/o线805。图8可说明其中所述地址指示列选择值七(例如，列地址七)的实例中的数据流以及经激活的感测组件830及驱动器820，其通常可表示当列地址对应于子阵列702-a时的数据流以及经激活的感测组件730及驱动器720。
181.在列选择值七的实例中，可激活多个感测组件815-a的感测组件830-a，可激活多个感测组件815-c的感测组件830-b，可激活多个感测组件815-b的感测组件830-d，且可激活多个感测组件815-d的感测组件830-c。其它感测组件830可被撤销激活或(例如，如果已被撤销激活)维持于撤销激活状态中。驱动器820-a、820-c、820-f及820-h还可被激活(且因此可各自将对应本地i/o线810耦合到对应主i/o线805)。驱动器820-b、820-d、820-e及820-g可被撤销激活或(例如，如果已被撤销激活)维持于撤销激活状态中(且因此可各自将对应本地i/o线810与对应主i/o线805解耦合(例如，电隔离))。
182.因此，感测组件830-a可与本地i/o线810-a及主i/o线805-a耦合(例如，经由驱动器820-a)。可基于耦合感测组件830-a与本地i/o线810-a及主i/o线805-a而与主机装置交换与感测组件830-a相关联(例如，使用感测组件830-a读取或写入)的数据。在一些情况中，可基于对应于列选择值七的存取命令激活驱动器820-a。感测组件830-a及主i/o线805-a可基于激活驱动器820-a而耦合。在此类情况中，感测组件830-a可经由经激活的信息路径835-a与主机装置交换数据。
183.类似地，感测组件830-b可与本地i/o线810-c及主i/o线805-b耦合(例如，经由驱动器820-c)。可基于耦合感测组件830-b与本地i/o线810-c及主i/o线805-b而与主机装置交换与感测组件830-b相关联的数据。在一些情况中，可基于对应于列选择值七的存取命令激活驱动器820-c。感测组件830-b及主i/o线805-b可基于激活驱动器820-c而耦合。在此类情况中，感测组件830-b可经由经激活的信息路径835-b与主机装置交换数据。
184.驱动器820-b及驱动器820-d可各自基于对应于列选择值七(例如，在对应于子阵列802-a的范围内的值)的存取命令撤销激活。在一些情况中，驱动器820-b可基于在相同主i/o线805-a上激活驱动器820-a而撤销激活。驱动器820-d可基于在相同主i/o线805-b上激活驱动器820-c而撤销激活。
185.分流器825-a可经配置以当撤销激活驱动器820-d并激活驱动器820-f时在子阵列802-a与主i/o线805-c之间载送数据，且当撤销激活驱动器820-f并激活驱动器820-d时在子阵列802-b与主i/o线805-b之间载送数据。类似地，分流器825-b可经配置以当撤销激活驱动器820-b并激活驱动器820-h时在子阵列802-a与主i/o线805-d之间载送数据，且当撤销激活驱动器820-h并激活驱动器820-b时在子阵列702-b与主i/o线705-a之间载送数据。
186.因此，如果地址范围指示列选择值七，那么感测组件830-c可经由分流器825-a与主i/o线805-c耦合。在撤销激活驱动器820-d的情况中，感测组件830-c及因此子阵列802-a可借用子阵列802-b的主i/o线805-c以与主机装置交换数据。可基于对应于列选择值七的存取命令激活驱动器820-f，由此允许分流器825-a在感测组件830-c与主i/o线805-c之间路由数据。即，感测组件830-c及主i/o线805-c可基于激活驱动器820-f而耦合。在此类情况中，感测组件830-c可经由经激活的信息路径835-c与主机装置交换数据。
187.类似地，如果地址范围指示列选择值七，那么感测组件830-d可经由分流器825-b与主i/o线805-d耦合。在撤销激活驱动器820-b的情况中，感测组件830-d及因此子阵列802-a可借用子阵列802-b的主i/o线805-d以与主机装置交换数据。可基于对应于列选择值七的存取命令激活驱动器820-h，由此允许分流器825-b在感测组件830-d与主i/o线805-d之间路由数据。即，感测组件830-d及主i/o线805-d可基于激活驱动器820-h而耦合。
188.基于存取命令中指示的地址，可各自撤销激活多个感测组件815-e、815-f、815-g及815-h。例如，多个感测组件815-e、815-f、815-g及815-h可对应于不包含存取命令中指示的地址的地址范围。在此类情况中，可撤销激活与多个感测组件815-e耦合的驱动器820-e，且可撤销激活与多个感测组件815-g耦合的驱动器820-g。
189.因此，可由相邻(例如，邻近)子阵列共享一或多个本地i/o线。此可允许共享至少一个本地i/o线的子阵列借用主i/o线。当从经存取的子阵列读取数据或将数据写入到经存取的子阵列时，其可至少部分地由不横越所述经存取的子阵列而横越邻近子阵列的主i/o线进行传达。即，主i/o线有时可载送从由主i/o线横越的子阵列读取或写入到由主i/o线横越的子阵列的数据，但有时可载送从未由主i/o线横越的子阵列读取或写入到未由主i/o线横越的子阵列的数据。
190.图9说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列900的方面的实例。存储器阵列900可包含子阵列902-a及子阵列902-b、主i/o线905、本地i/o线910、多个感测组件915及驱动器920。在一些实例中，子阵列902可为参考图4所描述的存储器片块400的实例或以其它方式与参考图4所描述的存储器片块400共享特定特性。例如，子阵列902-a及子阵列902-b可包含于例如存储器阵列500的阵列内的相同存储体中。存储器阵列900还可包含分流器925，所述分流器925可经配置以将本地i/o线910耦合(例如，一起合并、组合、接合)到不同(例如，相邻)子阵列902。子阵列902、主i/o线905、本地i/o线910、感测组件915及驱动器920可分别为如参考图5到8所描述的子阵列及主i/o线、本地i/o线、感测组件及驱动器的实例。存储器阵列900的方面可相同或类似于存储器阵列700或800的子集。存储器阵列900可出于至少本文中所描述的原因而说明根据替代配置(例如，与存储器阵列700或800的子集的配置相比)的操作。
191.多个感测组件915可经布置于一或多个存储器片块的各种层或层级中。例如，多个感测组件915-a及多个感测组件915-b两者可经定位于子阵列902-a的存储器胞元下方或上方，多个感测组件915-c可经定位于相邻子阵列(未展示)(例如，第一相邻存储体中及包含子阵列902-a的子阵列列内的子阵列)的存储器胞元下方或上方，且多个感测组件915-d可经定位于另一相邻子阵列(未展示)(例如，第二相邻存储体中及包含子阵列902-a的子阵列列内的子阵列，其中包含子阵列902-a及902-b的存储体在第一相邻存储体与第二相邻存储体之间)的子阵列902-a的存储器胞元下方或上方。在此类情况中，可从相邻于子阵列902-a的存储体中的子阵列借用多个感测组件915以与主机装置交换数据。多个感测组件915-a、915-b、915-c及915-d可各自与包含列选择值四、五、六或七的地址范围内的列地址相关联。
192.在一些情况中，多个感测组件915-g及多个感测组件915-h两者可经定位于子阵列902-b的存储器胞元下方或上方，多个感测组件915-e可经定位于相邻子阵列(未展示)(例如，第一相邻存储体中及包含子阵列902-b的子阵列列内的子阵列)的存储器胞元下方或上方，且多个感测组件915-f可经定位于另一相邻子阵列(未展示)(例如，第二相邻存储体中
及包含子阵列902-b的子阵列列内的子阵列，其中包含子阵列902-a及902-b的存储体在第一相邻存储体与第二存储体之间)的存储器胞元上方。在此类情况中，可从相邻于子阵列902-b的存储体中的子阵列借用多个感测组件915以与主机装置交换数据。多个感测组件915-e、915-f、915-g及915-h可各自与包含列选择值零、一、二或三的地址范围内的列地址相关联。
193.列地址(例如，列选择值)可被包含于存取命令中或基于存取命令以其它方式来确定，且所述列地址可用来耦合特定感测组件930与主i/o线905。图9可说明其中所述地址指示列选择值七(例如，列地址七)的实例中的数据流以及经激活的感测组件930及驱动器920。
194.在列选择值七的实例中，可激活多个感测组件915-a的感测组件930-a，可激活多个感测组件915-c的感测组件930-b，可激活多个感测组件915-b的感测组件930-d，且可激活多个感测组件915-d的感测组件930-c。其它感测组件930可被撤销激活或(例如，如果已被撤销激活)维持于撤销激活状态中。驱动器920-a、920-c、920-f及920-h还可被激活(且因此可各自将对应本地i/o线910耦合到对应主i/o线905)。驱动器920-b、920-d、920-e及920-g可被撤销激活或(例如，如果已被撤销激活)维持于撤销激活状态中(且因此可各自将对应本地i/o线910与对应主i/o线905解耦合(例如，电隔离))。
195.因此，感测组件930-a可与本地i/o线910-a及主i/o线905-a耦合(例如，经由驱动器920-a)。可基于耦合感测组件930-a与本地i/o线910-a及主i/o线905-a而与主机装置交换与感测组件930-a相关联(例如，使用感测组件930-a读取或写入)的数据。在一些情况中，可基于对应于列选择值七的存取命令激活驱动器920-a。感测组件930-a及主i/o线905-a可基于激活驱动器920-a而耦合。在此类情况中，感测组件930-a可经由经激活的信息路径935-a与主机装置交换数据。
196.类似地，感测组件930-b可与本地i/o线910-c及主i/o线905-b耦合(例如，经由驱动器920-c)。可基于耦合感测组件930-b与本地i/o线910-c及主i/o线905-b而与主机装置交换与感测组件930-b相关联的数据。在一些情况中，可基于对应于列选择值七的存取命令激活驱动器920-c。感测组件930-b及主i/o线905-b可基于激活驱动器920-c而耦合。在此类情况中，感测组件930-b可经由经激活的信息路径935-b与主机装置交换数据。
197.驱动器920-b及驱动器920-d可各自基于对应于列选择值七(例如，在对应于子阵列902-a的范围内的值)的存取命令撤销激活。在一些情况中，驱动器920-b可基于在相同主i/o线905-a上激活驱动器920-a而撤销激活。驱动器920-d可基于在相同主i/o线905-b上激活驱动器920-c而撤销激活。
198.分流器925-a可经配置以当撤销激活驱动器920-d并激活驱动器920-f时在子阵列902-a与主i/o线905-c之间载送数据，且当撤销激活驱动器920-f并激活驱动器920-d时在子阵列902-b与主i/o线905-b之间载送数据。类似地，分流器925-b可经配置以当撤销激活驱动器920-b并激活驱动器920-h时在子阵列902-a与i/o线905-d之间载送数据，且当撤销激活驱动器920-h并激活驱动器920-b时在子阵列902-b与主i/o线905-a之间载送数据。
199.因此，如果地址范围指示列选择值七，那么感测组件930-c可经由分流器925-a与主i/o线905-c耦合。在撤销激活驱动器920-d的情况中，感测组件930-c及因此子阵列902-a可借用子阵列902-b的主i/o线905-c以与主机装置交换数据。可基于对应于列选择值七的
存取命令激活驱动器920-f，由此允许分流器925-a在感测组件930-c与主i/o线905-c之间路由数据。即，感测组件930-c及主i/o线905-c可基于激活驱动器920-f而耦合。在此类情况中，感测组件930-c可经由经激活的信息路径935-c与主机装置交换数据。
200.类似地，如果地址范围指示列选择值七，那么感测组件930-d可经由分流器925-b与主i/o线905-d耦合。在撤销激活驱动器920-b的情况中，感测组件930-d及因此子阵列902-a可借用子阵列902-b的主i/o线905-d以与主机装置交换数据。可基于对应于列选择值七的存取命令激活驱动器920-h，且分流器925-b在感测组件930-d与主i/o线905-d之间路由数据。即，感测组件930-d及主i/o线905-d可基于激活驱动器920-h而耦合。
201.基于存取命令中指示的地址，可撤销激活多个感测组件915-e、915-f、915-g及915-h中的每一者。例如，多个感测组件915-e、915-f、915-g及915-h可对应于不包含存取命令中指示的地址的地址范围。在此类情况中，可撤销激活与多个感测组件915-e耦合的驱动器920-e，且可撤销激活与多个感测组件915-g耦合的驱动器920-g。
202.图10说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列1000的方面的实例。存储器阵列1000可包含子阵列1002-a及子阵列1002-b、主i/o线1005、本地i/o线1010、多个感测组件1015及驱动器1020。存储器阵列1000还可包含分流器1025。子阵列1002、主i/o线1005、本地i/o线1010、感测组件1015及驱动器1020可分别为如参考图5到9所描述的子阵列、主i/o线、本地i/o线、感测组件及驱动器的实例。存储器阵列1000的方面可类似于存储器阵列700、800或900的子集。存储器阵列1000可出于至少本文中所描述的原因而说明根据替代配置(例如，与存储器阵列700、800或900的子集的配置相比)的操作。
203.列地址(例如，列选择值)可包含于存取命令中或基于存取命令以其它方式来确定，且所述列地址可用来耦合特定感测组件1030与主i/o线1005。图10可说明其中所述地址指示列选择值二(例如，列地址二)的实例中的数据流以及经激活的感测组件1030及驱动器1020。所述地址指示列选择值二(例如，列地址二)，其通常可表示当列地址对应于子阵列1002-b时的数据流以及经激活的感测组件1030及驱动器1020。
204.在列选择值二的实例中，可激活多个感测组件1015-e的感测组件1030-a，可激活多个感测组件1015-g的感测组件1030-b，可激活多个感测组件1015-h的感测组件1030-d，且可激活多个感测组件1015-f的感测组件1030-c。其它感测组件1030可被撤销激活或(例如，如果已被撤销激活)维持于撤销激活状态中。驱动器1020-g、1020-e、1020-d及1020-b还可被激活(且因此可各自将对应本地i/o线1010耦合到对应主i/o线1005)。驱动器1020-f、1020-h、1020-a及1020-b可被撤销激活或(例如，如果已被撤销激活)维持于撤销激活状态中(且因此可各自将对应本地i/o线1010与对应主i/o线1005解耦合(例如，电隔离))。
205.因此，感测组件1030-a可与本地i/o线1010-e及主i/o线1005-c耦合(例如，经由驱动器1020-e)。可基于耦合感测组件1030-a与本地i/o线1010-e及主i/o线1005-c而与主机装置交换与感测组件1030-a相关联(例如，使用感测组件1030-a读取或写入)的数据。在一些情况中，可基于对应于列选择值二的存取命令激活驱动器1020-e。感测组件1030-a及主i/o线1005-c可基于激活驱动器1020-e而耦合。在此类情况中，感测组件1030-a可经由经激活的信息路径1035-a与主机装置交换数据。
206.类似地，感测组件1030-b可与本地i/o线1010-g及主i/o线1005-d耦合(例如，经由
驱动器1020-g)。可基于耦合感测组件1030-b与本地i/o线1010-g及主i/o线1005-d而与主机装置交换与感测组件1030-b相关联的数据。在一些情况中，可基于对应于列选择值二的存取命令激活驱动器1020-g。感测组件1030-b及主i/o线1005-d可基于激活驱动器1020-g而耦合。在此类情况中，感测组件1030-b可经由经激活的信息路径1035-b与主机装置交换数据。
207.驱动器1020-f及驱动器1020-h可各自基于对应于列选择值二的存取命令(例如，在对应于子阵列1002-b的范围内的值)而撤销激活。在一些情况中，驱动器1020-f可基于在相同主i/o线1005-c上激活驱动器1020-e而撤销激活。驱动器1020-h可基于在相同主i/o线1005-d上激活驱动器1020-g而撤销激活。
208.在一些实例中，分流器1025-a可经配置以当撤销激活驱动器1020-f并激活驱动器1020-d时在子阵列1002-b与主i/o线1005-b之间载送数据，且当撤销激活驱动器1020-d并激活驱动器1020-f时在子阵列1002-a与主i/o线1005-c之间载送数据。类似地，分流器1025-b可经配置以当撤销激活驱动器1020-h并激活驱动器1020-b时在子阵列1002-b与主i/o线1005-a之间载送数据，且当撤销激活驱动器1020-b并激活驱动器1020-h时在子阵列1002-a与主i/o线1005-d之间载送数据。
209.因此，如果地址范围指示列选择值二，那么感测组件1030-c可经由分流器1025-a与主i/o线1005-b耦合。在撤销激活驱动器1020-f的情况中，感测组件1030-c及因此子阵列1002-b可借用子阵列1002-a的主i/o线1005-b以与主机装置交换数据。可基于对应于列选择值二的存取命令激活驱动器1020-d，由此允许分流器1025-a在感测组件1030-c与主i/o线1005-b之间路由数据。即，感测组件1030-c及主i/o线1005-b可基于激活驱动器1020-d而耦合。在此类情况中，感测组件1030-c可经由经激活的信息路径1035-c与主机装置交换数据。
210.类似地，如果地址范围指示列选择值二，那么感测组件1030-d可经由分流器1025-b与主i/o线1005-a耦合。在撤销激活驱动器1020-h的情况中，感测组件1030-d及因此子阵列1002-a可借用子阵列1002-a的主i/o线1005-a以与主机装置交换数据。可基于对应于列选择值二的存取命令激活驱动器1020-b，由此允许分流器1025-b在感测组件1030-d与主i/o线1005-a之间路由数据。即，感测组件1030-d及主i/o线1005-a可基于激活驱动器1020-b而耦合。
211.基于存取命令中指示的地址，可撤销激活多个感测组件1015-a、1015-b、1015-c及1015-d中的每一者。例如，多个感测组件1015-a、1015-b、1015-c及1015-d可对应于不包含存取命令中指示的地址的地址范围。在此类情况中，可撤销激活与多个感测组件1015-a耦合的驱动器1020-a，且可撤销激活与多个感测组件1015-c耦合的驱动器1020-c。
212.因此，在一些情况中，可组合相邻(例如，邻近)子阵列对一或多个本地i/o线的共享与相邻(例如，邻近)存储体中的子阵列所包含的一或多个感测组件的共享。当从经存取的子阵列读取数据或将数据写入到经存取的子阵列时，其可至少部分地由不横越所述经存取的子阵列而横越邻居子阵列的主i/o线进行传达，且还可至少部分地使用不同子阵列或存储体中(或下方或上方)的感测组件进行读取或写入。
213.图11说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列1100的方面的实例。存储器阵列1100可包含子阵列1102-a及子阵列1102-b(例
如，存储器片块、存储器块)、主i/o线1105、本地i/o线1110、多个感测组件1115及驱动器1120。存储器阵列1100还可包含分流器1125。子阵列1102、主i/o线1105、本地i/o线1110、感测组件1115及驱动器1120可分别为如参考图5到10所描述的子阵列、主i/o线、本地i/o线、感测组件及驱动器的实例。存储器阵列1100的方面可相同或类似于存储器阵列700、800、900或1000的子集。存储器阵列1100可出于至少本文中所描述的原因而说明根据替代配置或模式(例如，与存储器阵列700、800、900或1000的子集的配置或模式相比)的操作。
214.例如，包含存储器阵列1100的存储器装置可接收以降低功率模式操作存储器阵列1100(或存储器阵列)的命令。在一些情况中，降低功率模式可对应于缩减页大小且可称为缩减页模式。当以降低功率模式操作时，存储器装置可经配置以仅激活经激活的存储体中的子阵列的子集，同时撤销激活经激活的存储体中的其它子阵列或(例如，如果已被撤销激活)将此类其它子阵列维持于撤销激活模式中。例如，存储器装置可经配置以仅激活经激活的存储体中的子阵列的一半(或某个其它部分)。
215.在一些情况中，可寻址列地址范围可被划分为子集(例如，各自是总可寻址范围的子集的非重叠范围)，且所述列地址范围的每一子集可对应于存储器阵列的每一存储体中的子阵列的相应子集。例如，如果总可寻址列地址范围是零到七(0:7)，且存储体中的子阵列被划分为两个子集，那么零到三(0:3)的第一地址范围可对应于第一子阵列子集中的子阵列，且四到七(4:7)的第二地址范围可对应于第一子阵列子集中的子阵列。当存储器装置以降低功率模式操作存储器阵列且接收相关联于(例如，包含)第一范围内的列地址值的存取命令时，存储器装置可仅激活存储体内的第一子阵列子集，且可将所述存储体内的第二(例如，其它)子阵列子集撤销激活或维持于撤销激活模式中。类似地，当存储器装置以降低功率模式操作存储器阵列且接收相关联于(例如，包含)第二范围内的列地址值的存取命令时，存储器装置可仅激活存储体内的第二子阵列子集，且可将所述存储体内的第一(例如，其它)子阵列子集撤销激活或维持于撤销激活模式中。
216.在一些情况中，与存取命令相关联(例如，作为命令序列的部分而在前面)的激活命令(例如，act命令)可指示相关联(例如，即将来临的)存取命令的地址范围。例如，激活命令可指示零到三(0:3)的第一地址范围，且接着存取命令可与列选择值二(或零到三的范围内的任何其它值)相关联。作为另一实例，激活命令可指示四到七(4:7)的第二地址范围，且接着存取命令可与列选择值五(或四到七的范围内的任何其它值)相关联。在一些情况中，激活命令可直接指示地址范围(例如，可指定端点或至少一个端点及地址范围的大小)。在其它情况中，激活命令可间接指示地址范围。例如，包含于激活命令中的位可指示所述地址范围是否对应于第一地址范围或第二地址范围，例如总可寻址范围的第一(例如，下)半部或总可寻址范围的第二(例如，上)半部)。经配置以指示总可寻址范围内的任何其它数目个范围中的一者的位的其它数目也是可能的(例如，两个位可指示总可寻址范围内的四个范围(例如，子集)中的一者)。
217.在一些情况中，激活命令可包含以降低功率模式操作存储器阵列的命令。在其它情况中，可独立于激活命令(例如，在激活命令之前)接收以降低功率模式操作存储器阵列的命令。可在以降低功率模式操作存储器阵列时接收任何数目个激活命令及相关联存取命令。
218.图11可说明其中所述地址指示列选择值七(例如，列地址七)的实例中的数据流以
及经激活的感测组件1130及驱动器1120，其通常可表示当列地址对应于子阵列1102-a时的数据流以及经激活的感测组件1130及驱动器1120，且可相同于参考图9所描述的数据流以及经激活的感测组件及驱动器。然而，基于降低功率模式以及对应于子阵列1102-a的列地址(例如，基于包含对应于子阵列1102-a的列地址的经指示的地址范围)，可激活子阵列1102-a，且可将子阵列1102-b撤销激活或(例如，如果已被撤销激活)维持于撤销激活模式中。可类似地操作经由相应分流器1125耦合且在相同于子阵列1102-a及1102-b的存储体内的其它对子阵列，其中经耦合的子阵列中的一者被激活且另一者被撤销激活，使得存储体中的子阵列的一半被激活且一半被撤销激活。
219.通过激活子阵列1102-a且撤销激活子阵列1102-b，与如参考图9所描述的存储器阵列900的页大小相比，存储器阵列1100的子集可将页大小减小一半。例如，与由存储器阵列900感测的位的数目相比，存储器阵列1100可感测位量的一半(例如，未感测原本将共同或同时由经激活的子阵列1102-a感测或存取的经撤销激活子阵列1102-b的存储器胞元)。此连同与经撤销激活的子阵列1102-b相关联的各种电路系统或其它组件的撤销激活一起可提供功率节省及其它益处。
220.图12说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列1200的方面的实例。存储器阵列1200可包含子阵列1202-a及子阵列1202-b、主i/o线1205、本地i/o线1210、多个感测组件1215及驱动器1220。存储器阵列1200还可包含分流器1225。子阵列1202、主i/o线1205、本地i/o线1210、感测组件1215及驱动器1220可分别为如参考图5到11所描述的子阵列及主i/o线、本地i/o线、感测组件及驱动器的实例。存储器阵列1200的方面可类似于存储器阵列700、800、900或1000或存储器阵列1100的子集。存储器阵列1200可出于至少本文中所描述的原因而说明根据替代配置或模式(例如，与存储器阵列700、800、900或1000或存储器阵列1100的子集的配置或模式相比)的操作。
221.图12可说明其中所述地址指示列选择值二(例如，列地址二)的实例中的数据流以及经激活的感测组件1230及驱动器1220，其通常可表示当列地址对应于子阵列1202-b时的数据流以及经激活的感测组件1230及驱动器1220，且可相同于参考图10所描述的数据流以及经激活的感测组件及驱动器。然而，基于降低功率模式以及对应于子阵列1202-b的列地址(例如，基于包含对应于子阵列1202-b的列地址的经指示的地址范围)，可激活子阵列1202-b，且可将子阵列1202-a撤销激活或(例如，如果已被撤销激活)维持于撤销激活模式中。可类似地操作经由相应分流器1225耦合且在相同于子阵列1202-a及1202-b的存储体内的其它对子阵列，其中经耦合的子阵列中的一者被激活且另一者被撤销激活，使得所述存储体中的子阵列的一半被激活且一半被撤销激活。
222.通过激活子阵列1202-b且撤销激活子阵列1202-a，与如参考图10所描述的存储器阵列1000的页大小相比，存储器阵列1200可将页大小减小一半。例如，与由存储器阵列1000感测的位的数目相比，存储器阵列1200可感测位量的一半(例如，未感测原本将共同或同时由经激活的子阵列1202-b感测或存取的经撤销激活子阵列1202-a的存储器胞元)。此连同与经撤销激活的子阵列1002-a相关联的各种电路系统或其它组件的撤销激活一起可提供功率节省及其它益处。
223.因此，在一些情况中，相邻(例如，相邻)子阵列对一或多个本地i/o线的共享(是否与相邻(例如，邻近)存储体中的子阵列所包含的一或多个感测组件的共享组合)可支持缩
减页大小的使用，此可对应于缩减页模式或降低功率模式，其中经激活的存储体内的一或多个未经存取的子阵列可保持撤销激活。
224.图13说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列1300的方面的实例。存储器阵列1300可包含子阵列1305-a、1305-b、1305-c及1305-d。子阵列1305可为参考图3到12所描述的子阵列或片块的实例。例如，子阵列1305可为参考图4所描述的存储器片块400的实例或以其它方式与参考图4所描述的存储器片块400共享特定特性。
225.子阵列1305-a及子阵列1305-b可包含于存储体的子集1310-a中。子集1310-a的方面可类似于存储器阵列1100，且子集1310-a的操作可类似于存储器阵列1100的操作(例如，如参考图11所描述)。子阵列1305-c及子阵列1305-d可包含于存储体的子集1310-b中。子集1310-b的方面可类似于存储器阵列1200，且子集1310-b的操作可类似于存储器阵列1200的操作(例如，如参考图12所描述)。
226.在一些存储器阵列中，不同子集中的子阵列可在存储体内交替，使得存储体中对应于总地址范围的下半部(例如，0:3)的子阵列可在存储体中对应于总地址范围的上半部(例如，4:7)的两个紧邻子阵列之间。因此，当以降低功率模式操作时，子阵列可根据每隔一个或交替激活模式来操作(例如，跨存储体接通、关断、接通、关断、接通、关断、接通、关断
…
)。
227.然而，图13可说明其中在不同子集1310中但对应于相同地址范围(例如，相同列选择值范围)的子阵列1305经定位成彼此相邻的实例。例如，子阵列1305-b及1305-c两者可对应于相同地址范围(例如，总地址范围的下半部，例如0:3)。子阵列1305-a及1305-d两者还可对应于相同地址范围(例如，总地址范围的上半部，例如4:7)，且一或两个子阵列还可为在所述存储体内还对应于相同地址范围(例如，4:7)的相邻另一子阵列(未展示)。
228.因为可同时激活或撤销激活对应于相同地址范围的子阵列，所以将在不同子集1310中但对应于相同地址范围的子阵列1305定位成彼此相邻可允许增加功率节省及其它益处。例如，在一些情况中，例如子阵列1305-b及1305-c的相邻子阵列可共享(例如，借用、存取、选择性地耦合到或以其它方式利用)一或多个组件。例如，一组感测组件1315-b及一组感测组件1315-c可共享一或多个共同电路方面，例如驱动器、电压参考、锁存器或其它组件。作为另一实例，一或多个时序电路可经配置以产生用于操作子阵列1305-b及1305-c的方面(例如，用于对子阵列1305-b及1305-c执行激活、存取、预充电或其它命令，且子阵列1305-b及1305-c可共享此类时序电路的一或多个方面)的时序信号(其在一些情况中可称为相位)。作为另一实例，子阵列1305-b及1305-c可共享字线驱动器以在子阵列1305-b及1305-c内激活字线(例如，增加字线的电压(例如，如被指示为由激活命令激活)。因此，将在不同子集1310中但对应于相同地址范围的子阵列1305定位成彼此相邻可允许当以降低功率模式时撤销激活增加数量个组件(例如，与其中未同时撤销激活两个相邻子阵列的交替模式相比)，且因此，除其它益处外，还可增加节省功率。
229.图13可说明其中所述地址指示列选择值七(例如，列地址七)的实例中的数据流以及经激活的感测组件及驱动器，其通常可表示当列地址对应于子阵列1305-a及1305-d时的数据流以及经激活的感测组件及驱动器。子集1310-a的数据流可相同于参考图9所描述的数据流，且子集1310-b的数据流可为其镜像版本。然而，基于降低功率模式以及对应于子阵
列1305-a及1305-d的列地址(例如，基于包含对应于子阵列1305-a及1305-d的列地址的经指示的地址范围)，可激活子阵列1305-a及1305-d，且可将子阵列1305-b及1305-c撤销激活或(例如，如果已被撤销激活)维持于撤销激活模式中。可类似地操作经由相应分流器耦合且在相同于子阵列1305-a、1305-b、1305-c及1305-d的存储体内的其它对子阵列，其中经耦合子阵列中的一者被激活且另一者被撤销激活，使得所述存储体中的子阵列的一半被激活且一半被撤销激活，其中经撤销激活的子阵列相邻于另一经撤销激活的子阵列。
230.例如，可基于对应于子阵列1305-a、子阵列1305-d或两者的存取命令撤销激活子阵列1305-b及子阵列1305-c。在一些情况中，经撤销激活的子阵列1305-b可相邻于经撤销激活的子阵列1305-c。在此类情况中，可撤销激活在子阵列1305-b与子阵列1305-c之间共享的共同电路系统。在此类实例中，可撤销激活各自与子阵列1305-b相关联的一组感测组件1315-a及一组感测组件1315-b。还可撤销激活各自与子阵列1305-c相关联的一组感测组件1315-c及一组感测组件1315-d。在一些实例中，(例如，控制总线366的)单个控制信号可支持撤销激活所述组感测组件1315-a、1315-b、1315-c及1315-d。
231.图14说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列1400的方面的实例。存储器阵列1400可包含子阵列1405-a、1405-b、1405-c及1405-d。子阵列1405可为参考图3到13所描述的子阵列或片块的实例。例如，子阵列1405可为参考图4所描述的存储器片块400的实例或以其它方式与参考图4所描述的存储器片块400共享特定特性。
232.子集1410-a可包含子阵列1405-a及子阵列1405-b。子集1410-a的方面可类似于存储器阵列1200，且子集1410-a的操作可类似于存储器阵列1200的操作(例如，如参考图12所描述)。子集1410-b可包含子阵列1405-c及子阵列1405-d。子集1410-b的方面可类似于存储器阵列1100，且子集1310-b的操作可类似于存储器阵列1100的操作(例如，如参考图11所描述)。
233.图14可说明其中所述地址指示列选择值二(例如，列地址二)的实例中的数据流以及经激活的感测组件及驱动器，其通常可表示当列地址对应于子阵列1405-b及1405-c时的数据流以及经激活的感测组件及驱动器。子集1410-a的数据流可相同于参考图10所描述的数据流，且子集1410-b的数据流可为其镜像版本。然而，基于降低功率模式以及对应于子阵列1405-b及1405-c的列地址(例如，基于包含对应于子阵列1405-b及1405-c的列地址的经指示的地址范围)，可激活子阵列1405-b及1405-c，且可将子阵列1405-a及1405-d撤销激活或(如果已被撤销激活)维持于撤销激活模式中。可类似地操作经由相应分流器耦合且在相同于子阵列1405-a、1405-b、1405-c及1405-d的存储体内的其它对子阵列，其中经耦合的子阵列中的一者被激活且另一者被撤销激活，使得所述存储体中的子阵列的一半被激活及一半被撤销激活，其中经撤销激活的子阵列与另一经撤销激活的子阵列相邻。
234.例如，可基于对应于子阵列1405-b、子阵列1405-c或两者的存取命令撤销激活子阵列1405-a及子阵列1405-d。在一些情况中，经撤销激活的子阵列1405-a可不相邻于经撤销激活的子阵列1405-d(即，子阵列1405-a可相邻于经激活的子阵列1405-b且子阵列1405-d可相邻于经激活的子阵列1405-c)。在此类实例中，可撤销激活各自与子阵列1405-a相关联的一组感测组件1415-a及一组感测组件1415-b。还可撤销激活各自与子阵列1405-d相关联的一组感测组件1415-c及一组感测组件1415-d。在一些实例中，(例如，控制总线366的)
单个控制信号可支持撤销激活所述组感测组件1415-a、1415-b、1415-c及1415-d。
235.图15说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列1500的方面的实例。存储器阵列1500可包含子阵列1505、主i/o线1510、驱动器1515及感测组件1520。子阵列1505、主i/o线1510、驱动器1515及感测组件1520可分别为如参考图5到14所描述的子阵列、主i/o线、驱动器及感测组件的实例。例如，子阵列1505可为参考图4所描述的存储器片块400的实例或以其它方式与参考图4所描述的存储器片块400共享特定特性。
236.子阵列1505-b可相邻于子阵列1505-a，且子阵列1505-a可相邻于子阵列1505-c。在此类情况中，子阵列1505-a可在子阵列1505-b与子阵列1505-c之间。子阵列1505-a、1505-b及1505-c可各自在存储器阵列1500的不同列中，且在存储器阵列1500的相同列(例如，存储体、区段)中。在一些情况中，当激活包含子阵列1505-a、1505-b及1505-c的存储体时，可激活包含子阵列1505-a、1505-b及1505-c的存储器阵列1500的整个行，而可撤销激活存储器阵列1500的其它行(例如，存储体)。
237.子阵列1505的每一列可与一对对应主i/o线1510相关联(例如，经配置以与一对对应主i/o线1510选择性地耦合)，子阵列1505及主i/o线1510两者可横越子阵列1505的列。例如，子阵列1505-a可与横越子阵列1505-a的主i/o线1510-a及主i/o线1510-b相关联(例如，经配置以与主i/o线1510-a及主i/o线1510-b选择性地耦合)。在一些情况中，主i/o线1510可表示单个i/o线(例如，片块多路复用器总线341的部分，或经配置以选择性地耦合或映射到片块多路复用器总线341的总线线)。
238.每一子阵列1505可与一对驱动器1515及一对本地i/o线相关联(例如，包含、上覆于、下伏于一对驱动器1515及一对本地i/o线)。所述对的第一驱动器1515可与由对应子阵列1505及相同存储体内的第一邻近子阵列1505共享(例如，至少部分地横越且可用来载送对应子阵列1505及相同存储体内的第一邻近子阵列1505的数据)的第一本地i/o线耦合。所述对的第二驱动器1515可与由对应子阵列1505及相同存储体内的第二邻近子阵列1505共享(例如，至少部分地横越且可用来载送对应子阵列1505及相同存储体内的第二邻近子阵列1505的数据)的第二本地i/o线耦合。对应子阵列1505可经定位于第一邻近子阵列1505与第二邻近子阵列1505之间。因此，例如，子阵列1505可与左邻近子阵列1505共享至少一个本地i/o线且与右邻近子阵列1505共享至少一个本地i/o线。
239.经共享的本地i/o线中的每一者可与两组多个感测组件耦合，一组多个感测组件经配置以当存取对应子阵列1505时使用，且另一组多个感测组件经配置以当存取邻近子阵列1505时使用。
240.此外，在一些情况中，可由相邻存储体中(例如，上方或下方，在如图15中所说明的页上)的对应(例如，上覆、下伏)子阵列1505及邻近子阵列1505共享多个感测组件。因此，多个感测组件可为可操作的(例如，使用多路复用或其它开关电路系统及互连件)以支持相邻存储体中的对应子阵列1505或邻近子阵列1505中的存取操作。
241.可使用子阵列1505-a、1505-b及1505-c作为实例来说明及解释这些及其它概念。驱动器1515-a可对应于子阵列1505-a上方的子阵列1505且可与主i/o线1510-a耦合。驱动器1515-a可与本地i/o线耦合，所述本地i/o线又可与包含感测组件1520-a的多个感测组件(例如，对应于列选择值零、一、二或三的多个感测组件)耦合。包含感测组件1520-a的多个
感测组件可与子阵列1505-a上方的子阵列相关联，但可经配置以从子阵列1505-a上方的子阵列或从子阵列1505-a感测数据。本地i/o线还可与不同多个感测组件(例如，对应于列选择值四、五、六或七)耦合。不同多个感测组件可与子阵列1505-c上方的子阵列相关联，但可经配置以从子阵列1505-c上方的子阵列或从子阵列1505-c感测数据。
242.驱动器1515-b可对应于子阵列1505-a下方的子阵列1505且可与主i/o线1510-b耦合。驱动器1515-b可与本地i/o线耦合，所述本地i/o线又可与包含感测组件1520-b的多个感测组件(例如，对应于列选择值零、一、二或三的多个感测组件)耦合。包含感测组件1520-b的多个感测组件可与子阵列1505-a下方的子阵列相关联，但可经配置以从子阵列1505-a下方的子阵列1505或从子阵列1505-a感测数据。本地i/o线还可与不同多个感测组件(例如，对应于列选择值四、五、六或七)耦合。不同多个感测组件可与子阵列1505-a下方的子阵列相关联，但可经配置以从子阵列1505-b下方的子阵列1505或从子阵列1505-b感测数据。
243.多个感测组件(例如，包含感测组件1520-a及感测组件1520-b)可各自与指示列选择值零、一、二或三的地址范围(例如，列地址范围的第一子集)相关联。例如，感测组件1520-a及感测组件1520-b可各自响应于列选择值二而激活。
244.子阵列1505-b可与至少一主i/o线1510-c相关联(例如，由至少一主i/o线1510-c横越)。驱动器1515-c可与主i/o线1510-c耦合。驱动器1515-c可与本地i/o线耦合，所述本地i/o线又可与包含感测组件1520-c的多个感测组件耦合。包含感测组件1520-c的多个感测组件可与子阵列1505-a相关联，但可经配置以从子阵列1505-a或从子阵列1505-a下方的子阵列感测数据。多个感测组件可各自与指示列选择值零、一、二或三的地址范围(例如，列地址范围的第一子集)相关联。例如，感测组件1520-c可指示列选择值二。在一些情况中，主i/o线1510-c还可与不同多个感测组件(例如，指示列选择值四、五、六或七)耦合。不同多个感测组件可与子阵列1505-b相关联，但可经配置以从子阵列1505-b或从子阵列1505-b下方的子阵列感测数据。
245.子阵列1505-c可与至少一主i/o线1510-d相关联(例如，由至少一主i/o线1510-d横越)。驱动器1515-d可与主i/o线1510-d耦合。驱动器1515-d可与本地i/o线耦合，所述本地i/o线又可与包含感测组件1520-d的多个感测组件耦合。包含感测组件1520-d的多个感测组件可与子阵列1505-a相关联，但可经配置以从子阵列1505-a或从子阵列1505-a上方的子阵列感测数据。多个感测组件可各自与指示列选择值零、一、二或三的地址范围(例如，列地址范围的第一子集)相关联。例如，感测组件1520-d可指示列选择值二。在一些情况中，主i/o线1510-d还可与不同多个感测组件(例如，指示列选择值四、五、六或七)耦合。不同多个感测组件可与子阵列1505-c相关联，但可经配置以从子阵列1505-c或从子阵列1505-c上方的子阵列感测数据。
246.列地址(例如，列选择值)可包含于存取命令中或基于存取命令以其它方式来确定，且所述列地址可用来耦合特定感测组件1520与主i/o线1510。图15可说明其中所述地址指示列选择值二且可激活多个感测组件的感测组件1520-a、1520-b、1520-c及1520-d的实例中的数据流以及经激活的感测组件1520及驱动器1515。
247.在列选择值二的实例中，感测组件1520-a可与主i/o线1510-a耦合，且可基于耦合感测组件1520-a与主i/o线1510-a而与主机装置交换与感测组件1520-a相关联的数据。感测组件1520-a可包含于子阵列1505-a上方的片块(例如，子阵列)中，但当激活(例如，存取)
子阵列1505-a时可借用感测组件1520-a。在一些情况中，可基于对应于列选择值二的存取命令激活驱动器1515-a。在一些实例中，可基于存储体激活(例如，基于用于包含子阵列1505-a的存储体的激活命令)、借用激活或其组合激活驱动器1515-a。感测组件1520-a及主i/o线1510-a可基于激活驱动器1515-a而耦合。在此类情况中，感测组件1520-a可经由经激活的路径1525-a与主机装置交换数据。
248.继续列选择值二的实例，感测组件1520-b可与主i/o线1510-b耦合，且可基于耦合感测组件1520-b与主i/o线1510-b而与主机装置交换与感测组件1520-b相关联的数据。感测组件1520-b可包含于子阵列1505-a下方的片块(例如，子阵列)中，但当激活(例如，存取)子阵列1505-a时可借用感测组件1520-b。在一些情况中，可基于对应于列选择值二的存取命令激活驱动器1515-b。在一些实例中，可基于存储体激活(例如，基于用于包含子阵列1505-a的存储体的激活命令)、借用激活或其组合激活驱动器1515-b。感测组件1520-b及主i/o线1510-b可基于激活驱动器1515-b而耦合。在此类情况中，感测组件1520-b可经由经激活的路径1525-b与主机装置交换数据。
249.进一步继续列选择值二的实例，感测组件1520-c可与主i/o线1510-c耦合，且可基于耦合感测组件1520-c与主i/o线1510-c而与主机装置交换与感测组件1520-c相关联的数据。在一些情况中，可基于对应于列选择值二的存取命令激活驱动器1515-c。在一些实例中，可基于存储体激活(例如，基于用于包含子阵列1505-a的存储体的激活命令)、借用激活或其组合激活驱动器1515-c。感测组件1520-c及主i/o线1510-c可基于激活驱动器1515-c而耦合。在此类情况中，感测组件1520-c可经由经激活的路径1525-c与主机装置交换数据。例如，感测组件1520-c可从子阵列1505-a感测数据且经由经激活的路径1525-c将数据路由到相邻子阵列1505-b。
250.进一步继续列选择值二的实例，感测组件1520-d可与主i/o线1510-d耦合，且可基于耦合感测组件1520-d与主i/o线1510-d而与主机装置交换与感测组件1520-d相关联的数据。在一些情况中，可基于对应于列选择值二的存取命令激活驱动器1515-d。在一些实例中，可基于存储体激活(例如，基于用于包含子阵列1505-a的存储体的激活命令)、借用激活或其组合激活驱动器1515-d。感测组件1520-d及主i/o线1510-d可基于激活驱动器1515-d而耦合。在此类情况中，感测组件1520-d可经由经激活的路径1525-d与主机装置交换数据。例如，感测组件1520-d可从子阵列1505-d感测数据且经由经激活的路径1525-d将数据路由到相邻子阵列1505-c。
251.存储器阵列1500的配置可说明存储器阵列1500中的驱动器的数目的减少(例如，相对于图7到14中所说明的配置)。例如，每一主i/o线可依照经横越的子阵列1505耦合到一个驱动器1515，而非两个。针对一些列选择值，可基于包含被激活的感测组件1520-a的多个感测组件激活驱动器1515-a，其中感测组件1520-a可经配置以从子阵列1505-a感测数据。针对其它列选择值，可基于被激活的不同多个感测组件(例如，指示列选择值四、五、六及七)激活驱动器1515-a，其中不同多个感测组件可经配置以从子阵列1505-c感测数据。
252.因此，可基于从多于一个子阵列(例如，子阵列1505-a及子阵列1505-c)感测的数据激活单个驱动器(例如，驱动器1515-a)。在各个其它实例中，可基于从子阵列1505-a及子阵列1505-b感测的数据激活驱动器1515-b，可基于从子阵列1505-a及子阵列1505-b感测的数据激活驱动器1515-c，且可基于从子阵列1505-a及子阵列1505-c感测的数据激活驱动器
1515-d。
253.在一些情况中，子阵列1505-e可在一侧上相邻于子阵列1505-d且在另一侧上不相邻于另一子阵列。因为在一侧上可不存在与子阵列1505-e耦合的驱动器或i/o线，所以可实施环路1530。在此类情况中，环路1530可经实施以使用驱动器1515-e循环或路由包含感测组件1520-e的多个感测组件。实施环路1530可减少存储器阵列1500中的驱动器的数目且允许激活驱动器1515-e，而不管是否激活包含感测组件1520-e的多个感测组件或是否激活不同多个感测组件(例如，指示列选择值四、五、六及七)。环路1530可在存储器阵列1500的列中存在的交替子阵列中实施，所述交替子阵列可相邻于相邻列中的单个子阵列。
254.子阵列1505-e不相邻于另一子阵列的边缘可经配置以将感测组件循环到驱动器以从子阵列1505-e感测数据。例如，感测组件1520-e可与主i/o线1510-e耦合，且可基于经由环路1530耦合感测组件1520-e与主i/o线1510-e而与主机装置交换与感测组件1520-e相关联的数据。在一些情况中，可基于对应于列选择值二的存取命令激活驱动器1515-e。在一些实例中，可基于存储体激活(例如，基于包含用于子阵列1505-e的存储体的激活命令)、借用激活或其组合激活驱动器1515-e。感测组件1520-e及主i/o线1510-e可基于激活驱动器1515-e而耦合。在此类情况中，感测组件1520-e可经由经激活的路径1525-e与主机装置交换数据。
255.因此，子阵列1505的每一列及因此存储体内的每一子阵列1505可由一对相应主i/o线横越。在所述对相应主i/o线内，第一主i/o线可与两组感测组件耦合，一组感测组件经配置以从经横越的子阵列1505(及可能还邻近存储体中的邻近子阵列1505)感测数据，且另一组感测组件经配置以从相同存储体中的相邻子阵列1505(及可能还邻近存储体中相邻于相邻子阵列1505的子阵列1505)感测数据。
256.图16说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列1600的方面的实例。存储器阵列1600可包含子阵列1605、主i/o线1610、驱动器1615及感测组件1620。子阵列1605、主i/o线1610、驱动器1615及感测组件1620可分别为如参考图5到15所描述的子阵列、主i/o线、驱动器及感测组件的实例。存储器阵列1600的方面可类似或相同于存储器阵列1500。存储器阵列1600可出于至少本文中所描述的原因而说明根据替代配置(例如，与存储器阵列1500的配置相比)的操作。
257.在一些情况中，包含存储器阵列1600的存储器装置可接收以降低功率模式操作存储器阵列1600的命令。可基于以降低功率模式操作存储器阵列1600而撤销激活子阵列1605-b及子阵列1605-c。在一些情况中，降低功率模式可对应于缩减页大小且可称为缩减页模式。当以降低功率模式操作时，存储器装置可经配置以仅激活经激活的存储体中的子阵列的子集，同时撤销激活经激活的存储体中的其它子阵列或(例如，如果已被撤销激活)将此类其它子阵列维持于撤销激活模式中。例如，存储器装置可经配置以仅激活经激活的存储体中的子阵列的一半(或某个其它部分)。
258.例如，针对列选择值二，数据流及驱动器激活可相同于参考图15所描述。然而，当存储器阵列1600处于降低功率模式时，子阵列1605-b及子阵列1605-c(及与相同于子阵列1605-b及子阵列1605-c的列地址范围相关联的其它子阵列1605)可经配置以在可激活子阵列1605-a(及相同于子阵列1605-a的列地址范围相关联的其它子阵列1605)时保持撤销激活。经激活的存储体中的一些子阵列1605保持撤销激活可在缩减页模式(例如，降低功率模
式)期间节省功率。
259.通过激活(例如，子阵列1605的行的)一些子阵列1605且撤销激活一些子阵列1605，与如参考图15所描述的存储器阵列1500的页大小相比，存储器阵列1600可将页大小减小一半。例如，与由存储器阵列1500感测的位的数目相比，存储器阵列1600可感测位量的一半(例如，未感测原本将共同或同时由经激活的子阵列1605感测或存取的经撤销激活的子阵列1605的存储器胞元)。
260.在一些情况中，存储器阵列1500可接收指示对应于子阵列1605-a的存取命令的地址范围的激活命令。可在存储器阵列1500接收以降低功率模式操作的命令之后接收激活命令。可基于对应于子阵列1605-a的存取命令的地址范围激活包含子阵列1605-a的一组子阵列1605。
261.在一些实例中，包含子阵列1605-b及子阵列1605-c的一组子阵列1605可各自基于对应于子阵列1605-a的存取命令的地址范围维持于撤销激活模式中。在此类情况中，可能无法从与子阵列1605-b及子阵列1605-c相关联的多个感测组件感测数据。例如，存取命令中指示的地址范围可不指示列选择值四、五、六或七。
262.然而，即使分别撤销激活子阵列1605-c及子阵列1605-b，当以降低功率模式激活子阵列1605-a时还可激活驱动器1615-c及驱动器1615-d。在此类情况中，仍可激活主i/o线1610-c及主i/o线1610-d以经由与主i/o线1610-c耦合的驱动器1615-c及经由与主i/o线1610-d耦合的驱动器1615-d与主机装置交换数据。据此，尽管撤销激活一定数目个子阵列1605，但存储器阵列1600仍可支持相同于其中未撤销激活子阵列1605的配置的数量个位的数据交换(例如，经由数据路径350)。
263.图17说明根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器阵列1700的方面的实例。存储器阵列1500可包含子阵列1705、主i/o线1710、驱动器1715及感测组件1720。子阵列1705、主i/o线1710、驱动器1715及感测组件1720可分别为如参考图5到16所描述的子阵列、主i/o线、驱动器及感测组件的实例。存储器阵列1700的方面可类似或相同于存储器阵列1500。存储器阵列1700可出于至少本文中所描述的原因而说明根据替代配置(例如，与存储器阵列1500或1600的配置相比)的操作。
264.图17可说明其中地址范围指示列选择值五且可激活感测组件的所述的感测组件1720-a、1720-b、1720-c及1720-d的实例中的数据流以及经激活的感测组件1720及驱动器1715。
265.在列选择值五的实例中，可基于对应于列选择值五的存取命令激活驱动器1715-a、1715-b、1715-c及1715-d。在一些实例中，可基于存储体激活(例如，基于用于包含子阵列1705-b、1705-c的存储体的激活命令)、借用激活或其组合激活驱动器1715-a、1715-b、1715-c及1715-d。感测组件1720-a及主i/o线1710-a可基于激活驱动器1715-a而耦合。在此类情况中，感测组件1720-a可经由经激活的路径1725-a与主机装置交换数据。例如，感测组件1720-a可从子阵列1705-b感测数据且经由经激活的路径1725-a将数据路由到相邻子阵列1705-a。
266.继续列选择值五的实例，感测组件1720-b及主i/o线1710-b可基于激活驱动器1715-b而耦合。在此类情况中，感测组件1720-b可经由经激活的路径1725-b与主机装置交换数据。例如，感测组件1720-b可从子阵列1705-c感测数据且经由经激活的路径1725-b将
数据路由到相邻子阵列1705-a。
267.进一步继续列选择值五的实例，感测组件1720-c及主i/o线1710-c可基于激活驱动器1715-c而耦合。在此类情况中，感测组件1720-c可经由经激活的路径1725-c与主机装置交换数据。例如，感测组件1720-c可从子阵列1705-c感测数据且经由经激活的路径1725-c通过子阵列1705-c路由数据。
268.进一步继续列选择值五的实例，感测组件1720-d及主i/o线1710-d可基于激活驱动器1715-d而耦合。在此类情况中，感测组件1720-d可经由经激活的路径1725-d与主机装置交换数据。例如，感测组件1720-d可从子阵列1705-b感测数据且经由经激活的路径1725-d通过子阵列1705-b路由数据。
269.在一些情况中，包含存储器阵列1700的存储器装置可接收以降低功率模式操作存储器阵列1700的命令。可基于以降低功率模式操作存储器阵列1700而撤销激活子阵列1705-a。在一些情况中，降低功率模式可对应于缩减页大小且可称为缩减页模式。当以降低功率模式操作时，存储器装置可经配置以仅激活经激活的存储体中的子阵列的子集，同时撤销激活经激活的存储体中的其它子阵列或(例如，如果已被撤销激活)将此类其它子阵列维持于撤销激活模式中。例如，存储器装置可经配置以仅激活经激活的存储体中的子阵列的一半(或某个其它部分)。
270.例如，当存储器阵列1700处于降低功率模式时，子阵列1705-b及子阵列1705-c(及与相同于子阵列1705-b及子阵列1705-c的列地址范围相关联的其它子阵列1705)可经配置以在存储器阵列1700时被激活，而子阵列1705-a(及与相同于子阵列1705-a的列地址范围相关联的其它子阵列1705)可经配置以保持撤销激活。经激活的存储体中的一些子阵列1705保持撤销激活可在缩减页模式(例如，降低功率模式)期间节省功率。
271.通过激活(例如，子阵列1705的行的)一些子阵列1705且撤销激活一些子阵列1705，与参考图15所描述的存储器阵列1500的页大小相比，存储器阵列1700可将页大小减小一半。例如，与由存储器阵列1500感测的位的数目相比，存储器阵列1700可感测位量的一半(例如，未感测原本将共同或同时由经激活的子阵列1705感测或存取的经撤销激活的子阵列1705的存储器胞元)。
272.在一些情况中，存储器阵列1700可接收指示对应于子阵列1705-b及子阵列1705-c的存取命令的地址范围的激活命令。可在存储器阵列1700接收以降低功率模式操作的命令之后接收激活命令。可基于对应于子阵列1705-b及子阵列1705-c的存取命令的地址范围激活包含包含子阵列1705-b及子阵列1705-c的一组子阵列1605的一组子阵列1605。
273.在一些实例中，包含子阵列1705-a的一组子阵列1605基于对应于子阵列1705-b及子阵列1705-c的存取命令的地址范围维持于撤销激活模式中。在此类情况中，可能无法从与子阵列1705-a相关联的多个感测组件感测数据。例如，存取命令中指示的地址范围可不指示列选择值零、一、二或三。
274.然而，即使撤销激活子阵列1705-a，当以降低功率模式激活子阵列1705-b及子阵列1705-c时还可激活驱动器1715-a及驱动器1715-b。在此类情况中，仍可激活主i/o线1710-a及主i/o线1710-b以经由与主i/o线1710-a耦合的驱动器1715-a及经由与主i/o线1710-b耦合的驱动器1715-b与主机装置交换数据。据此，尽管撤销激活一定数目个子阵列1705，但存储器阵列1700仍可支持相同于其中未撤销激活子阵列1705的配置的数量个位的
数据交换(例如，经由数据路径350)。
275.因此，当列选择值在总列地址范围内的一个范围内时，主i/o线可载送由主i/o线横越的子阵列的数据，但当所述列选择值在所述总列地址范围内的第二范围内时，主i/o线可载送邻近子阵列的数据。本地i/o线可与主i/o线耦合(例如，经由对应驱动器)，且所述本地i/o线可与至少两组感测组件耦合，一组感测组件经配置以从经横越的子阵列感测数据，且一组感测组件经配置以从邻近子阵列感测数据。此外，在一些情况中，当主i/o线载送邻近子阵列的数据时，可出于功率节省及其它益处而撤销激活经横越的子阵列。
276.图18展示根据如本文中所公开的实例的支持存储器子阵列的输入/输出线共享的存储器装置1805的框图1800。存储器装置1805可为如参考图5到17所描述的存储器阵列的实例。存储器装置1805可包含命令组件1810、激活组件1815、耦合组件1820及数据组件1825。这些模块中的每一者可彼此直接或间接通信(例如，经由一或多个总线)。
277.命令组件1810可在包含第一子阵列及第二子阵列的存储器装置处接收与第一子阵列的数据相关联的存取命令。在一些实例中，命令组件1810可在接收存取命令之前接收将存取命令的地址范围指示为对应于第一子阵列的激活命令。在一些实例中，命令组件1810可在接收激活命令之前接收以降低功率模式操作存储器装置的命令。在一些实例中，命令组件1810可识别包含于存取命令中的列地址，其中耦合第一感测组件与第一i/o线且耦合第二感测组件与第二i/o线是基于识别列地址。
278.激活组件1815可基于接收存取命令激活与第一子阵列耦合的第一感测组件及与第一子阵列耦合的第二感测组件。在一些实例中，激活组件1815可激活与第一i/o线耦合的第一驱动器，其中耦合第一感测组件与第一i/o线是基于激活第一驱动器。在一些实例中，激活组件1815可激活与第二i/o线耦合的第二驱动器，其中耦合第二感测组件与第二i/o线是基于激活第二驱动器。在一些实例中，激活组件1815可基于对应于第一子阵列的存取命令的地址范围激活第一子阵列。
279.在一些实例中，激活组件1815可基于对应于第一子阵列的地址范围激活与第一i/o线耦合的第一驱动器，其中耦合第一感测组件与第一i/o线是基于激活第一驱动器。在一些实例中，激活组件1815可基于对应于第一子阵列的地址范围激活与第二i/o线耦合的第二驱动器，其中耦合第二感测组件与第二i/o线是基于激活第二驱动器。在一些情况中，地址范围对应于用于激活的存储体内的所述组子阵列的子集，所述子集包含第一子阵列。在一些实例中，激活组件1815可基于识别列地址而激活第一感测组件及第二感测组件。
280.激活组件1815可至少部分基于对应于第一子阵列的存取命令的地址范围将第二子阵列维持于撤销激活模式中，同时耦合第一感测组件与第一i/o线且耦合第二感测组件与第二i/o线。在一些实例中，激活组件1815可基于以降低功率模式操作存储器装置而将第二子阵列维持于撤销激活模式中。
281.在一些实例中，激活组件1815可基于对应于第一子阵列的地址范围将第三驱动器维持于撤销激活模式中，其中第三驱动器与第一i/o线及第二驱动器耦合。在一些实例中，激活组件1815可基于对应于第一子阵列的存取命令将与第二子阵列耦合的一或多个感测组件、与第二子阵列耦合的时序电路系统、与第二子阵列耦合的一或多个存取线驱动器或其任何组合维持于撤销激活模式中。
282.耦合组件1820可基于接收存取命令而耦合第一感测组件与至少部分地横越存储
器装置的第一子阵列的第一i/o线且耦合第二感测组件与至少部分地横越存储器装置的第二子阵列的第二i/o线。在一些情况中，第一子阵列及第二子阵列包含于存储器装置的存储体内的一组子阵列中。在一些情况中，第一i/o线未横越第二子阵列，且其中第二i/o线未横越第一子阵列。
283.数据组件1825可基于耦合第一感测组件与第一i/o线且耦合第二感测组件与第二i/o线而接收或传输第一子阵列的数据。在一些实例中，数据组件1825可基于激活第二驱动器且撤销激活第三驱动器而在第二感测组件与第二i/o线之间交换数据。在一些情况中，分流器包含双向数据路径，所述双向数据路径经配置以当激活第二驱动器时将数据从第一子阵列载送到第二i/o线且当激活第三驱动器时将数据从第二子阵列载送到第一i/o线。
284.图19展示说明根据本公开的支持存储器子阵列的输入/输出线共享的方法或若干方法1900的流程图。方法1900的操作可由如本文中所描述的存储器阵列或其组件来实施。例如，方法1900的操作可由如参考图18所描述的存储器阵列来执行。在一些实例中，存储器阵列可执行指令集以控制存储器阵列的功能元件来执行所描述功能。另外或替代地，存储器阵列可使用专用硬件执行所描述功能。
285.在1905处，存储器阵列可在包含第一子阵列及第二子阵列的存储器装置处接收与第一子阵列的数据相关联的存取命令。1905的操作可根据本文中所描述的方法来执行。在一些实例中，1905的操作可由如参考图18所描述的命令组件来执行。
286.在1910处，存储器阵列可基于接收存取命令而激活与第一子阵列耦合的第一感测组件及与第一子阵列耦合的第二感测组件。1910的操作可根据本文中所描述的方法来执行。在一些实例中，1910的操作可由如参考图18所描述的激活组件来执行。
287.在1915处，存储器阵列可基于接收存取命令而耦合第一感测组件与至少部分地横越存储器装置的第一子阵列的第一i/o线且耦合第二感测组件与至少部分地横越存储器装置的第二子阵列的第二i/o线。1915的操作可根据本文中所描述的方法来执行。在一些实例中，1915的操作可由如参考图18所描述的耦合组件来执行。
288.在1920处，存储器阵列可基于耦合第一感测组件与第一i/o线且耦合第二感测组件与第二i/o线而接收或传输第一子阵列的数据。1920的操作可根据本文中所描述的方法来执行。在一些实例中，1920的操作可由如参考图18所描述的数据组件来执行。
289.在一些实例中，如本文中所描述的设备可执行一方法或若干方法，例如方法1900。所述设备可包含用于以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在包含第一子阵列及第二子阵列的存储器装置处接收与第一子阵列的数据相关联的存取命令；基于接收存取命令而激活与第一子阵列耦合的第一感测组件及与第一子阵列耦合的第二感测组件；基于接收存取命令而耦合第一感测组件与至少部分地横越存储器装置的第一子阵列的第一i/o线并耦合第二感测组件与至少部分地横越存储器装置的第二子阵列的第二i/o线；及基于耦合第一感测组件与第一i/o线并耦合第二感测组件与第二i/o线而接收或传输第一子阵列的数据。
290.本文中所描述的方法1900及设备的一些实例可进一步包含用于激活与第一i/o线耦合的第一驱动器(其中耦合第一感测组件与第一i/o线可基于激活第一驱动器)，且激活与第二i/o线耦合的第二驱动器(其中耦合第二感测组件与第二i/o线可基于激活第二驱动器)的操作、特征、构件或指令。
291.本文中所描述的方法1900及设备的一些实例可进一步包含用于基于激活第二驱动器且撤销激活第三驱动器而在第二感测组件与第二i/o线之间交换数据的操作、特征、构件或指令。
292.在本文中所描述的方法1900及设备的一些实例中，分流器包含双向数据路径，所述双向数据路径经配置以当可激活第二驱动器时将数据从第一子阵列载送到第二i/o线且当可激活第三驱动器时将数据从第二子阵列载送到第一i/o线。
293.本文中所描述的方法1900及设备的一些实例可进一步包含用于以下操作的操作、特征、构件或指令：在接收存取命令之前接收将存取命令的地址范围指示为对应于第一子阵列的激活命令；基于对应于第一子阵列的存取命令的地址范围激活第一子阵列，且至少部分基于对应于第一子阵列的存取命令的地址范围将第二子阵列维持于撤销激活模式中，同时耦合第一感测组件与第一i/o线并耦合第二感测组件与第二i/o线。
294.本文中所描述的方法1900及设备的一些实例可进一步包含用于在接收激活命令之前接收以降低功率模式操作存储器装置的命令的操作、特征、构件或指令，其中将第二子阵列维持于撤销激活模式中是基于以降低功率模式操作存储器装置。
295.在本文中所描述的方法1900及设备的一些实例中，第一子阵列及第二子阵列可包含于存储器装置的存储体内的一组子阵列中，且地址范围可对应于用于激活的存储体内的所述组子阵列的子集，所述子集包含第一子阵列。
296.本文中所描述的方法1900及设备的一些实例可进一步包含用于基于对应于第一子阵列的地址范围激活与第一i/o线耦合的第一驱动器(其中耦合第一感测组件与第一i/o线可基于激活第一驱动器)且基于对应于第一子阵列的地址范围激活与第二i/o线耦合的第二驱动器(其中耦合第二感测组件与第二i/o线可基于激活第二驱动器)的操作、特征、构件或指令。
297.本文中所描述的方法1900及设备的一些实例可进一步包含用于基于对应于第一子阵列的地址范围将第三驱动器维持于撤销激活模式中(其中第三驱动器可与第一i/o线及第二驱动器耦合)的操作、特征、构件或指令。
298.本文中所描述的方法1900及设备的一些实例可进一步包含用于至少部分基于对应于第一子阵列的地址范围将与第二子阵列耦合的感测组件、与第二子阵列耦合的时序电路系统、与第二子阵列耦合的存取线驱动器或其任何组合维持于撤销激活模式中的操作、特征、构件或指令。
299.本文中所描述的方法1900及设备的一些实例可进一步包含用于识别包含于存取命令中的列地址的操作、特征、构件或指令，其中耦合第一感测组件与第一i/o线且耦合第二感测组件与第二i/o线可基于识别列地址。
300.本文中所描述的方法1900及设备的一些实例可进一步包含用于激活第一感测组件及第二感测组件可基于识别列地址的操作、特征、构件或指令。
301.在本文中所描述的方法1900及设备的一些实例中，第一i/o线未横越第二子阵列，且其中第二i/o线未横越第一子阵列。
302.应注意，上文所描述的方法描述可能的实施方案，且可重新布置或以其它方式修改操作及步骤，且其它实施方案也是可能的。此外，可组合来自两种或更多种方法的部分。
303.描述一种设备。所述设备可包含：存储器阵列，其包含第一子阵列及第二子阵列；
第一i/o线，其至少部分地横越所述第一子阵列；第二i/o线，其至少部分地横越所述第二子阵列；第一驱动器，其与所述第一i/o线耦合；第二驱动器，其与所述第二i/o线耦合；及分流器，其与所述第一驱动器及所述第二驱动器耦合且经配置以当激活所述第二驱动器时将数据从所述第一子阵列载送到所述第二i/o线且当激活所述第一驱动器时将数据从所述第二子阵列载送到所述第一i/o线。
304.在一些实例中，第一感测组件与所述分流器耦合并经配置以从所述第一子阵列感测数据，其中所述第二驱动器可经配置以基于所述第一感测组件被激活而激活，且第二感测组件与所述分流器耦合并经配置以从所述第二子阵列感测数据，其中所述第一驱动器可经配置以基于所述第二感测组件被激活而激活。
305.在一些实例中，所述第一驱动器可经配置以基于指示第一范围内的列地址的命令而激活，且所述第二驱动器可经配置以基于指示第二范围内的列地址的命令而激活。
306.一些实例可进一步包含所述第一子阵列或所述第二子阵列中的一者可经配置以当所述装置可处于降低功率模式时激活，及所述第一子阵列或所述第二子阵列中的另一者可经配置以当所述装置可处于所述降低功率模式时撤销激活。
307.在一些实例中，所述第一驱动器可经配置以当所述第二子阵列可以所述降低功率模式激活时激活，且所述第二驱动器可经配置以当所述第一子阵列可以所述降低功率模式激活时激活。
308.在一些实例中，所述装置可经配置以基于指示缩减页大小的命令进入所述降低功率模式。
309.在一些实例中，所述第一子阵列及所述第二子阵列可在所述存储器阵列的存储体中，且其中所述装置可经配置以当所述装置可处于所述降低功率模式时撤销激活包含于所述存储体中的子阵列的部分。
310.在一些实例中，所述存储器阵列包含经布置为行及列的一组子阵列，所述第一i/o线横越包含所述第一子阵列的第一列中的第一组子阵列，所述第二i/o线横越包含所述第二子阵列的第二列中的第二组子阵列，且所述第一子阵列及所述第二子阵列可在相同行中。
311.在一些实例中，所述分流器可经配置以当可撤销激活所述第一驱动器时将数据从所述第一子阵列载送到所述第二i/o线且当可撤销激活所述第二驱动器时将数据从所述第二子阵列载送到所述第一i/o线。
312.描述一种设备。所述设备可包含：存储器阵列，其包含多个子阵列，其中所述多个子阵列的第一子阵列在所述多个子阵列的第二子阵列与所述多个子阵列的第三子阵列的间；及多个i/o线，其中所述多个i/o线的第一i/o线及所述多个i/o线的第二i/o线至少部分地横越所述第一子阵列，所述第一i/o线与经配置以从所述第一子阵列感测数据的第一组感测组件及经配置以从所述第二子阵列感测数据的第二组感测组件耦合，且所述第二i/o线与经配置以从所述第一子阵列感测数据的第三组感测组件及经配置以从所述第三子阵列感测数据的第四组感测组件耦合。
313.在一些实例中，所述第一组感测组件及所述第三组感测组件对应于列地址范围的第一子集，且所述第二组感测组件及所述第四组感测组件对应于所述列地址范围的第二子集。
314.在一些实例中，所述装置可经配置以当所述装置可处于第一功率模式时激活所述多个子阵列的第一子集或所述多个子阵列的第二子集中的一者，所述装置可经配置以当所述装置可处于所述第一功率模式时撤销激活所述多个子阵列的所述第一子集或所述多个子阵列的所述第二子集中的另一者，所述第一子阵列可在所述第一子集中，且所述第二子阵列及所述第三子阵列可在所述第二子集中。
315.本文中所描述的信息及信号可使用多种不同科技及技术中的任何者来表示。例如，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，信号可表示信号总线，其中所述总线可具有多种位宽度。
316.术语“电子通信”、“导电接触”、“经连接”及“经耦合”可指组件之间的关系，其支持组件之间的信号流。如果组件之间存在任何导电路径以可在任何时间支持组件之间的信号流，那么组件被视为彼此电子通信(或彼此导电接触或连接或耦合)。在任何给定时间，彼此电子通信(或彼此导电接触或连接或耦合)的组件之间的导电路径可基于包含所连接组件的装置的操作而为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径或所连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些情况中，所连接组件之间的信号流可使用一或多个中间组件(例如开关或晶体管)中断一段时间。
317.术语“耦合”指代从组件之间的开路关系(其中信号当前无法通过导电路径在组件之间传达)移动到组件之间的闭路关系(其中信号可通过导电路径在组件之间传达)的条件。当一组件(例如控制器)与其它组件耦合在一起时，组件起始变化以允许信号通过先前不允许信号流动的导电路径在其它组件之间流动。
318.术语“经隔离”指代组件之间的关系，其中信号当前无法在组件之间流动。如果组件之间存在开路，那么组件彼此隔离。例如，由定位于组件之间的开关分离的两个组件在开关断开时彼此隔离。当控制器使两个组件彼此隔离时，控制器产生变化，其使用先前允许信号流动的导电路径防止信号在组件之间流动。
319.本文中使用的术语“层”指代几何结构的阶层或薄片。每一层可具有三个维度(例如，高度、宽度及深度)且可覆盖表面的至少一部分。例如，层可为其中两个维度大于第三维度的三维结构，例如薄膜。层可包含不同元件、组件及/或材料。在一些情况中，一个层可由两个或更多个子层组成。在一些附图中，出于说明目的而描绘三维层的两个维度。
320.如本文中所使用，术语“短路”指代组件之间的关系，其中经由在两个讨论中组件之间激活单个中间组件来在所述组件之间建立导电路径。例如，短接到第二组件的第一组件可在所述两个组件之间的开关闭合时与第二组件交换信号。因此，短路可为使电荷能够在电子通信中的组件(或线)之间流动的动态操作。
321.本文中所论述的装置(包含存储器阵列)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(soi)衬底(例如玻璃上硅(sog)或蓝宝石上硅(sop))或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含但不限于磷、硼或砷)掺杂来控制衬底或衬底的子区的导电率。可通过离子植入或通过任何其它掺杂方法在衬底的初始形成或生长期间执行
掺杂。
322.本文中所论述的开关组件或晶体管可表示场效晶体管(fet)且包括包含源极、漏极与栅极的三端子装置。所述端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，简并)半导体区。可通过轻度掺杂半导体区或沟道分离源极及漏极。如果沟道是n型(即，多数载子是电子)，那么fet可称为n型fet。如果沟道是p型(即，多数载子是空穴)，那么fet可称为p型fet。沟道可通过绝缘栅极氧化物封端。可通过将电压施加到栅极而控制沟道导电率。例如，分别将正电压或负电压施加到n型fet或p型fet可导致沟道变成导电的。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，可“接通”或“激活”所述晶体管。当施加小于晶体管的阈值电压的电压到晶体管栅极时，可“关断”或“撤消激活”所述晶体管。
323.本文中陈述的描述结合随附图式描述实例配置且不表示可实施或在权利要求书的范围内的全部实例。本文中使用的术语“示范性”意味着“充当实例、例子或说明”且非“优选”或“优于其它实例”。详细地描述包含特定细节以提供对所描述技术的理解。然而，可在无这些特定细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构及装置以避免模糊所描述实例的概念。
324.在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标签后加一破折号及区分类似组件的第二标记来区分相同类型的各种组件。当仅在说明书中使用第一参考标签时，描述可适用于具有相同第一参考标记的类似组件中的任何者，而无关于第二参考标签。
325.结合本文中的公开内容描述的各种说明性块及模块可使用经设计以执行本文中所描述的功能的通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如dsp及微处理器的组合、多个微处理器、结合dsp核心的一或多个微处理器或任何其它此配置)。
326.可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中所描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案在本公开及随附权利要求书的范围内。例如，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任意者的组合来实施上文描述的功能。实施功能的特征还可物理上定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。而且，如本文中(包含在权利要求书中)使用，如物项清单(例如，以例如“至少一者”或“一或多者”的词组开始的物项清单)中使用的“或”指示包含清单，使得例如a、b或c中的至少一者的清单意味着a或b或c或ab或ac或bc或abc(即，a及b及c)。而且，如本文中使用，词组“基于”不应被解释为对条件闭集的参考。例如，在不脱离本公开的范围的情况下，描述为“基于条件a”的示范性步骤可基于条件a及条件b两者。换句话说，如本文中使用，词组“基于”应以相同于词组“至少部分基于”的方式来解释。
327.提供本文中的描述以使所属领域的技术人员能够制成或使用本公开。所属领域的技术人员将明白对本公开的各种修改，且在不脱离本公开的范围的情况下，本文中定义的
通用原理可应用于其它变动。因此，本公开不限于本文中所描述的实例及设计，而应符合与本文中所公开的原则及新颖特征一致的最广范围。

技术特征：

1.一种方法，其包括：在包括第一子阵列及第二子阵列的存储器装置处，接收与所述第一子阵列的数据相关联的存取命令；至少部分基于接收所述存取命令，激活与所述第一子阵列耦合的第一感测组件及与所述第一子阵列耦合的第二感测组件；至少部分基于接收所述存取命令，耦合所述第一感测组件与至少部分地横越所述存储器装置的所述第一子阵列的第一输入/输出(i/o)线，且耦合所述第二感测组件与至少部分地横越所述存储器装置的所述第二子阵列的第二i/o线；及至少部分基于耦合所述第一感测组件与所述第一i/o线且耦合所述第二感测组件与所述第二i/o线而接收或传输所述第一子阵列的所述数据。2.根据权利要求1所述的方法，其进一步包括：激活与所述第一i/o线耦合的第一驱动器，其中耦合所述第一感测组件与所述第一i/o线是至少部分基于激活所述第一驱动器；及激活与所述第二i/o线耦合的第二驱动器，其中耦合所述第二感测组件与所述第二i/o线是至少部分基于激活所述第二驱动器。3.根据权利要求2所述的方法，其中所述第二驱动器经由分流器与第三驱动器耦合，且其中所述第三驱动器与所述第一i/o线耦合，所述方法进一步包括：至少部分基于激活所述第二驱动器且撤销激活所述第三驱动器而在所述第二感测组件与所述第二i/o线之间交换数据。4.根据权利要求3所述的方法，其中所述分流器包括双向数据路径，所述双向数据路径经配置以当激活所述第二驱动器时将数据从所述第一子阵列载送到所述第二i/o线，且当激活所述第三驱动器时将数据从所述第二子阵列载送到所述第一i/o线。5.根据权利要求1所述的方法，其进一步包括：在接收所述存取命令之前，接收将所述存取命令的地址范围指示为对应于所述第一子阵列的激活命令；至少部分基于对应于所述第一子阵列的所述存取命令的所述地址范围来激活所述第一子阵列；及至少部分基于对应于所述第一子阵列的所述存取命令的所述地址范围，将所述第二子阵列维持于撤销激活模式中，同时耦合所述第一感测组件与所述第一i/o线，且耦合所述第二感测组件与所述第二i/o线。6.根据权利要求5所述的方法，其进一步包括：在接收所述激活命令之前，接收以降低功率模式操作所述存储器装置的命令，其中将所述第二子阵列维持于所述撤销激活模式中是至少部分基于以所述降低功率模式来操作所述存储器装置。7.根据权利要求5所述的方法，其中：所述第一子阵列及所述第二子阵列包含于所述存储器装置的存储体内的多个子阵列中；且所述地址范围对应于用于激活的所述存储体内的所述多个子阵列的子集，所述子集包含所述第一子阵列。
8.根据权利要求5所述的方法，其进一步包括：至少部分基于对应于所述第一子阵列的所述地址范围来激活与所述第一i/o线耦合的第一驱动器，其中耦合所述第一感测组件与所述第一i/o线是至少部分基于激活所述第一驱动器；及至少部分基于对应于所述第一子阵列的所述地址范围来激活与所述第二i/o线耦合的第二驱动器，其中耦合所述第二感测组件与所述第二i/o线是至少部分基于激活所述第二驱动器。9.根据权利要求8所述的方法，其进一步包括：至少部分基于对应于所述第一子阵列的所述地址范围，将第三驱动器维持于撤销激活模式中，其中所述第三驱动器与所述第一i/o线及所述第二驱动器耦合。10.根据权利要求5所述的方法，其进一步包括：至少部分基于对应于所述第一子阵列的所述地址范围，将与所述第二子阵列耦合的感测组件、与所述第二子阵列耦合的时序电路系统、与所述第二子阵列耦合的存取线驱动器或其任何组合维持于撤销激活模式中。11.根据权利要求1所述的方法，其进一步包括：识别经包含于所述存取命令中的列地址，其中耦合所述第一感测组件与所述第一i/o线且耦合所述第二感测组件与所述第二i/o线是至少部分基于识别所述列地址。12.根据权利要求11所述的方法，其中：激活所述第一感测组件及所述第二感测组件是至少部分基于识别所述列地址。13.根据权利要求1所述的方法，其中所述第一i/o线未横越所述第二子阵列，且其中所述第二i/o线未横越所述第一子阵列。14.一种装置，其包括：存储器阵列，其包括第一子阵列及第二子阵列；第一输入/输出(i/o)线，其至少部分地横越所述第一子阵列；第二i/o线，其至少部分地横越所述第二子阵列；第一驱动器，其与所述第一i/o线耦合；第二驱动器，其与所述第二i/o线耦合；及分流器，其与所述第一驱动器及所述第二驱动器耦合，且经配置以当激活所述第二驱动器时，将数据从所述第一子阵列载送到所述第二i/o线，且当激活所述第一驱动器时，将数据从所述第二子阵列载送到所述第一i/o线。15.根据权利要求14所述的装置，其进一步包括：第一感测组件，其与所述分流器耦合，且经配置以从所述第一子阵列感测数据，其中所述第二驱动器经配置以至少部分基于所述第一感测组件被激活而激活；及第二感测组件，其与所述分流器耦合，且经配置以从所述第二子阵列感测数据，其中所述第一驱动器经配置以至少部分基于所述第二感测组件被激活而激活。16.根据权利要求14所述的装置，其中：所述第一驱动器经配置以至少部分基于指示第一范围内的列地址的命令而激活；且所述第二驱动器经配置以至少部分基于指示第二范围内的列地址的命令而激活。17.根据权利要求14所述的装置，其中：
所述第一子阵列或所述第二子阵列中的一者经配置以当所述装置处于降低功率模式中时激活；且所述第一子阵列或所述第二子阵列中的另一者经配置以当所述装置处于所述降低功率模式中时撤销激活。18.根据权利要求17所述的装置，其中：所述第一驱动器经配置以当所述第二子阵列以所述降低功率模式激活时激活；且所述第二驱动器经配置以当所述第一子阵列以所述降低功率模式激活时激活。19.根据权利要求17所述的装置，其中所述装置经配置以至少部分基于指示缩减页大小的命令而进入所述降低功率模式。20.根据权利要求17所述的装置，其中所述第一子阵列及所述第二子阵列在所述存储器阵列的存储体中，且其中所述装置经配置以当所述装置处于所述降低功率模式中时撤销激活经包含于所述存储体中的子阵列的一部分。21.根据权利要求14所述的装置，其中：所述存储器阵列包括经布置为行及列的多个子阵列；所述第一i/o线横越包含所述第一子阵列的第一列中的第一多个子阵列；所述第二i/o线横越包含所述第二子阵列的第二列中的第二多个子阵列；且所述第一子阵列及所述第二子阵列在相同行中。22.根据权利要求14所述的装置，其中所述分流器经配置以当撤销激活所述第一驱动器时，将数据从所述第一子阵列载送到所述第二i/o线，且当撤销激活所述第二驱动器时，将数据从所述第二子阵列载送到所述第一i/o线。23.一种装置，其包括：存储器阵列，其包括多个子阵列，其中所述多个子阵列中的第一子阵列在所述多个子阵列中的第二子阵列与所述多个子阵列中的第三子阵列之间；多个输入/输出(i/o)线，其中：所述多个i/o线中的第一i/o线及所述多个i/o线中的第二i/o线至少部分地横越所述第一子阵列；所述第一i/o线与经配置以从所述第一子阵列感测数据的第一组感测组件及经配置以从所述第二子阵列感测数据的第二组感测组件耦合；且所述第二i/o线与经配置以从所述第一子阵列感测数据的第三组感测组件及经配置以从所述第三子阵列感测数据的第四组感测组件耦合。24.根据权利要求23所述的装置，其中：所述第一组感测组件及所述第三组感测组件对应于列地址范围的第一子集；且所述第二组感测组件及所述第四组感测组件对应于所述列地址范围的第二子集。25.根据权利要求23所述的装置，其中：所述装置经配置以当所述装置处于第一功率模式中时激活所述多个子阵列中的第一子集或所述多个子阵列的第二子集中的一者；所述装置经配置以当所述装置处于所述第一功率模式中时撤销激活所述多个子阵列的所述第一子集或所述多个子阵列的所述第二子集中的另一者；所述第一子阵列在所述第一子集中；且
所述第二子阵列及所述第三子阵列在所述第二子集中。

技术总结

本发明描述用于存储器子阵列的输入/输出线共享的方法、系统及装置。I/O线可跨子阵列共享，所述子阵列可对应于单独存储器片块。所述I/O线共享可允许I/O线响应于与一个地址范围相关联的存取命令而从一个子阵列载送数据，且响应于与另一地址范围相关联的存取命令而从另一子阵列载送数据。在一些情况中，感测放大器及其它组件还可跨子阵列(包含跨不同存储体中的子阵列)共享。在一些情况中，所述I/O线共享可支持当存取经存储于存储体中的数据时仅激活所述存储体中的子阵列的子集，此可提供功率节省。率节省。率节省。

技术研发人员：

C

受保护的技术使用者：

美光科技公司

技术研发日：

2020.06.03

技术公布日：

2022/3/11