首页 > 专利信息

存储器系统处的覆写的制作方法

存储器系统处的覆写
1.交叉引用
2.本专利申请案主张帕里(parry)等人2021年8月31日申请的标题为“存储器系统处的覆写(overwriting at a memory system)”的第17/462,305号美国专利申请案的优先权，所述美国专利申请案转让给本受让人并且明确地以全文引用的方式并入本文中。
技术领域
3.技术领域涉及存储器系统处的覆写。

背景技术：

4.存储器装置广泛用于将信息存储在例如计算机、用户装置、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可被编程为通常对应于逻辑1或逻辑0的两个支持状态中的一个。在一些实例中，单个存储器单元可支持多于两个可能的状态，所述状态中的任一者可由存储器单元存储。为了存取由存储器装置存储的信息，组件可读取或感测存储器装置内的一或多个存储器单元的状态。为了存储信息，组件可以将存储器装置内的一或多个存储器单元写入或编程到对应状态。
5.存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、静态ram(sram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)、3维交叉点存储器(3d交叉点)、“或非”(nor)和“与非”(nand)存储器装置等。存储器装置可以是易失性或非易失性的。除非由外部电源周期性更新，否则易失性存储器单元(例如，dram单元)可随时间推移而丢失其编程状态。非易失性存储器单元(例如，nand存储器单元)即使在不存在外部电源的情况下仍可在很长一段时间内维持其编程状态。

技术实现要素：

6.描述一种设备。所述设备可包含：存储器阵列，其包括多个存储器单元；和控制器，其与所述存储器阵列耦合且被配置成致使所述设备：确定将存储于所述多个存储器单元中的存储器单元处的逻辑状态；确定存储于所述存储器单元处的状态是否对应于将存储于所述存储器单元处的所述逻辑状态；和基于确定存储于所述存储器单元处的所述状态不对应于将存储于所述存储器单元处的所述逻辑状态，施加与写入所述逻辑状态相关联的第一写入偏压，所述第一写入偏压大于与写入所述逻辑状态相关联的第二写入偏压。
7.描述另一种设备。所述设备可包含：存储器阵列，其包括多个存储器单元；和控制器，其与所述存储器阵列耦合且被配置成致使所述设备：根据逻辑状态之间的第一数量的电压分界，使用一数量的逻辑状态将第一信息存储于所述存储器阵列的一部分处；确定是否用第二信息覆写所述存储器阵列的所述部分；和基于确定覆写所述存储器阵列的所述部分并且根据逻辑状态之间的大于所述电压分界的第一数量的第二数量的电压分界，使用所
述数量的逻辑状态将所述第二信息存储于所述存储器阵列的所述部分处。
8.描述另一种设备。所述设备可包含：存储器阵列，其包括多个存储器单元；和控制器，其与所述存储器阵列耦合且被配置成致使所述设备：接收指示从所述存储器阵列的一部分读取第一信息的信令，所述第一信息被写入有一定数量的逻辑状态；确定所述存储器阵列的所述部分是否在第二信息写入到所述存储器阵列的所述部分之后并且在所述第一信息写入到所述存储器阵列的所述部分之前经擦除；和基于确定所述存储器阵列的所述部分未经擦除并且根据等于或大于所述逻辑状态数量的电压分界数量，从所述存储器阵列的所述部分读取所述第一信息。
附图说明
9.图1说明根据本文所公开的实例的支持存储器系统处的覆写的系统的实例。
10.图2说明根据本文所公开的实例的支持存储器系统处的覆写的存储器装置的实例。
11.图3说明根据本文所公开的实例的支持存储器系统处的覆写的存储器电路的实例。
12.图4和5说明根据本文所公开的实例的支持存储器系统处的覆写的覆写方案的实例。
13.图6a和6b说明根据本文所公开的实例的支持存储器系统处的覆写的过程流的实例。
14.图7说明根据本文所公开的实例的支持存储器系统处的覆写的覆写映射的实例。
15.图8示出根据本文所公开的实例的支持存储器系统处的覆写的存储器装置的框图。
16.图9到11示出说明根据本文所公开的实例的支持存储器系统处的覆写的一或多种方法的流程图。
具体实施方式
17.存储器系统可包含根据各种存储架构操作的一或多个存储器装置。存储器装置可包含存储器单元阵列和可操作以对存储器单元执行存取操作的电路系统。在一些存储架构中，存储器装置的存储器单元可被写入以存储特定逻辑状态，并且可在被写入以存储不同逻辑状态或以其它方式存储不同信息之前经擦除。举例来说，在nand存储器架构中，可通过将电荷存储于晶体管的浮动栅极上来写入nand存储器单元，这可影响用于激活存储器单元的阈值电压，或可影响当晶体管激活时流过晶体管的电流的量，可感测所述电流量以用于检测存储器单元所存储的逻辑状态。在一些情况下，写入到存储器阵列中的一些数据部分可为暂时的(例如，可在一定时间之后变得无效)。在一些实例中，为了用不同信息写入nand存储器阵列的一部分，可首先通过移除或以其它方式改变存储于nand存储器阵列的所述部分的晶体管的浮动栅极上的电荷的量来擦除nand存储器阵列的所述部分。然而，在这些和其它实例中，擦除存储器单元或以其它方式改变存储器单元的状态(例如，翻转以其它方式改变的逻辑状态的位)可与功率消耗、时延或存储器单元降级或耗损以及其它缺陷相关联。
18.根据本文所公开的实例，存储器系统的一或多个组件可被配置成用新数据覆写存
储器阵列的部分，这可与省略擦除操作(例如，根据“无擦除的重复使用”配置)相关联。举例来说，存储器系统的组件可根据第一分界(例如，第一分界配置、与相应逻辑状态相关联的第一写入信号集、用于区分写入的逻辑状态的一或多个参考信号的第一集)执行写入操作以将信息存储于存储器阵列的一部分处。在这类写入操作之后，存储器系统的组件可确定用不同的或经更新的信息覆写存储器阵列的所述部分，这可包含根据第二分界(例如，第二分界配置、与相应逻辑状态相关联的第二写入信号集、用于区分写入的逻辑状态的一或多个参考信号的第二集)执行写入操作。在一些实例中，第二分界可与针对给定逻辑状态的不同单元特性相关联，所述不同单元特性例如存储的电荷或其它单元性质的不同分布、不同分界特性(例如，不同参考电压)、不同写入操作(例如，不同写入电压、不同写入电流)，以及其它差异。
19.在一些实施方案中，存储器系统的组件可将待存储于存储器单元处的新状态(例如，在覆写之后的所要逻辑状态)与待写入目标存储器单元的当前状态(例如，与先前写入的信息相关联的逻辑状态)进行比较。如果目标存储器单元的状态不对应于新逻辑状态，那么存储器系统的组件可确定根据覆写分界配置用新状态覆写目标存储器单元。如果目标存储器单元的状态确实对应于新逻辑状态，那么存储器系统的组件可确定制止执行覆写操作，这相较于其中执行覆写操作的情形可另外减小功率消耗或降低存储器单元疲乏。在一些实例中，用于与分界的数量增加(例如，参考电压的数量增加)，或针对相应数量的逻辑状态的单元特性分布的数量增加相关联的覆写的分界配置可支持此类技术。
20.在一些实施方案中，存储器系统可多次覆写存储器阵列的同一部分。在每一覆写遍次处，取决于正在写入的新信息，可覆写或保留有效和无效数据的不同部分。存储器系统的组件可存储与存储器阵列的一或多个部分的覆写条件相关的信息，所述信息可用于识别针对存储器阵列的相应部分的恰当读取分界，或评估存储器阵列的相应部分是否可用于后续覆写(例如，被配置成支持覆写，处于支持另一覆写操作的条件中)，以及其它目的。可在垃圾收集操作期间实施如本文中所公开的覆写方案，以用于更新系统表(例如，逻辑到物理(l2p)表)，用于重复使用写入助推器存储器块，或用于数个其它应用程序，包含其中信息存储是相对瞬态的那些应用程序，或用于存储器阵列(例如，子阵列、平面、块)的被配置成用于存储或分配给存储相对瞬态信息(例如，相对有可能改变的信息)的部分。根据这些和其它实例，通过用选择性地省略擦除相关联存储器单元的一或多个方面的写入操作来覆写存储器单元，存储器系统可在存储器降级减小、功率消耗减小或阵列可用性提高(可支持较长操作寿命(例如，更大数量的总写入字节(tbw)、更大编程/擦除耐久性额定值或其它使用寿命度量)、或超量配给的程度减小(例如，可分配用于例如垃圾收集的存储器管理或用于存储器单元引退的备用存储器单元的数量减小)以及其它益处下操作。
21.在如参考图1到3所描述的系统、装置和电路的上下文中描述本公开的特征。在参考图4-7的覆写方案、过程流和覆写映射的上下文中描述本公开的特征。在参考8-13的涉及存储器系统处的覆写的设备图和流程图的上下文中进一步说明和描述本公开的这些和其它特征。
22.图1说明根据本文所公开的实例的支持存储器系统处的覆写的系统100的实例。系统100包含与存储器系统110耦接的主机系统105。
23.存储器系统110可为或包含任何装置或装置的集合，其中所述装置或装置的集合
包含至少一个存储器阵列。例如，存储器系统110可为或包含通用快闪存储(ufs)装置、嵌入式多媒体控制器(emmc)装置、快闪装置、通用串行总线(usb)快闪装置、安全数字(sd)卡、固态驱动器(ssd)、硬盘驱动器(hdd)、双列直插式存储器模块(dimm)、小型dimm(so-dimm)，或非易失性dimm(nvdimm)，以及其它可能性。
24.系统100可包含在计算装置中，所述计算装置如台式计算机、手提式计算机、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、具物联网(iot)功能的装置、嵌入式计算机(例如，包含在交通工具、工业设备或联网商业装置中的嵌入式计算机)，或包含存储器和处理装置的任何其它计算装置。
25.系统100可包含可与存储器系统110耦合的主机系统105。在一些实例中，此耦合可包含与主机系统控制器106的接口，所述主机系统控制器106可以是配置成使得主机系统105根据如本文中所描述的实例执行各种操作的控制器或控制组件的实例。主机系统105可包含一或多个装置，并且在一些情况下，可包含处理器芯片组和由处理器芯片组执行的软件堆栈。例如，主机系统105可包含被配置成用于与存储器系统110或其中的装置通信的应用程序。处理器芯片组可包含一或多个核心、一或多个高速缓存(例如，主机系统105本地的或包含在主机系统105中的存储器)、存储器控制器(例如，nvdimm控制器)，和存储协议控制器(例如，外围组件互连高速(pcie)控制器、串行高级技术附件(sata)控制器)。主机系统105可使用存储器系统110例如将数据写入到存储器系统110以及从存储器系统110读取数据。虽然图1中示出一个存储器系统110，但主机系统105可与任何数量的存储器系统110耦合。
26.主机系统105可以经由至少一个物理主机接口与存储器系统110耦合。在一些情况下，主机系统105和存储器系统110可被配置成使用相关联协议经由物理主机接口通信(例如，以在存储器系统110与主机系统105之间交换或以其它方式传达控制、地址、数据和其它信号)。物理主机接口的实例可包含但不限于sata接口、ufs接口、emmc接口、pcie接口、usb接口、光纤通道接口、小型计算机系统接口(scsi)、串行连接的scsi(sas)、双数据速率(ddr)接口、dimm接口(例如，支持ddr的dimm套接接口)、开放nand快闪接口(onfi)，以及低功率双数据速率(lpddr)接口。在一些实例中，一或多个此类接口可包含在主机系统105的主机系统控制器106与存储器系统110的存储器系统控制器115中或以其它方式在其间得到支持。在一些实例中，主机系统105可经由用于包含在存储器系统110中的每一存储器装置130的相应物理主机接口或经由用于包含在存储器系统110中的每一类型的存储器装置130的相应物理主机接口而与存储器系统110耦合(例如，主机系统控制器106可与存储器系统控制器115耦合)。
27.存储器系统110可包含存储器系统控制器115和一或多个存储器装置130。存储器装置130可以包含任何类型的存储器单元(例如，非易失性存储器单元、易失性存储器单元，或其任何组合)的一或多个存储器阵列。虽然图1的实例中展示两个存储器装置130-a和130-b，但存储器系统110可包含任何数量的存储器装置130。此外，如果存储器系统110包含多于一个存储器装置130，那么存储器系统110内的不同存储器装置130可包含相同或不同类型的存储器单元。
28.存储器系统控制器115可与主机系统105耦合和通信(例如，经由物理主机接口)并且可为被配置成致使存储器系统110根据如本文中所描述的实例执行各种操作的控制器、
控制组件或固件的实例。存储器系统控制器115还可与存储器装置130耦合并通信以在存储器装置130处执行一般可称为存取操作的操作，例如读取数据、写入数据、擦除数据或刷新数据，以及其它此类操作。在一些情况下，存储器系统控制器115可从主机系统105接收命令且与一或多个存储器装置130通信以执行此些命令(例如，在所述一或多个存储器装置130内的存储器阵列处)。举例来说，存储器系统控制器115可从主机系统105接收命令或操作并且可将所述命令或操作转换成指令或适当命令以实现对存储器装置130的所要存取。在一些情况下，存储器系统控制器115可与主机系统105以及一或多个存储器装置130交换数据(例如，响应于或以其它方式结合来自主机系统105的命令)。例如，存储器系统控制器115可以将与存储器装置130相关联的响应(例如，数据分组或其它信号)转换成用于主机系统105的相应信号。
29.存储器系统控制器115可配置成用于与存储器装置130相关联的其它操作。举例来说，存储器系统控制器115可执行或管理操作，例如耗损均衡操作、垃圾收集操作、例如错误检测操作或错误校正操作的错误控制操作、引退操作、加密操作、高速缓存操作、媒体管理操作、后台刷新、健康监测，以及与来自主机系统105的命令相关联的逻辑地址(例如，逻辑块地址(lba))和与存储器装置130内的存储器单元相关联的物理地址(例如，物理块地址)之间的地址转译。
30.存储器系统控制器115可包含硬件，如一或多个集成电路或离散组件、缓冲存储器或其组合。硬件可包含具有专用(例如，硬译码)逻辑的电路系统以执行本文中归于存储器系统控制器115的操作。存储器系统控制器115可为或包含微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)、数字信号处理器(dsp))，或任何其它合适的处理器或处理电路。
31.存储器系统控制器115还可包含本地存储器120。在一些情况下，本地存储器120可包含只读存储器(rom)或其它可存储操作代码(例如，可执行指令)的存储器，所述操作代码可由存储器系统控制器115执行以执行本文中属于存储器系统控制器115的功能。在一些情况下，本地存储器120可另外或替代地包含静态随机存取存储器(sram)或其它可供存储器系统控制器115用于内部存储或计算的存储器，例如，与本文中属于存储器系统控制器115的功能有关的内部存储或计算。另外或替代地，本地存储器120可用作存储器系统控制器115的高速缓存。例如，如果从存储器装置130读取或向其写入，那么数据可以存储在本地存储器120中，并且数据可在本地存储器120内供主机系统105(例如，相对于存储器装置130具有减小的时延)用于后续根据高速缓存策略进行检索或操控(例如，更新)。
32.虽然图1中的存储器系统110的实例已说明为包含存储器系统控制器115，但在某些情况下，存储器系统110可不包含存储器系统控制器115。举例来说，存储器系统110可另外或替代地依赖于外部控制器或固件(例如，由主机系统105实施)或可在存储器装置130内部的一或多个本地控制器135以分别执行本文中属于存储器系统控制器115的功能。一般来说，本文中属于存储器系统控制器115的一或多个功能可在一些情况下替代地由主机系统105、本地控制器135或其任何组合执行。在一些情况下，至少部分地由存储器系统控制器115管理的存储器装置130可称为受管理存储器装置。受管理存储器装置的实例是受管理nand(mnand)装置。
33.存储器装置130可以包含非易失性存储器单元的一或多个阵列。举例来说，存储器
装置130可包含nand(例如，nand快闪)存储器、rom、相变存储器(pcm)、自选存储器、其它基于硫族化物的存储器、铁电随机存取存储器(ram)(feram)、磁性ram(mram)、nor(例如，nor快闪)存储器、自旋转移力矩(stt)-mram、导电桥接ram(cbram)、电阻式随机存取存储器(rram)、基于氧化物的rram(oxram)、电可擦除可编程rom(eeprom)，或其任何组合。另外或替代地，存储器装置130可以包含易失性存储器单元的一或多个阵列。举例来说，存储器装置130可包含ram存储器单元，例如动态ram(dram)存储器单元和同步dram(sdram)存储器单元。
34.在一些实例中，存储器装置130可以(例如，在同一裸片上或在同一封装内)包含本地控制器135，其可以对相应存储器装置130的一或多个存储器单元执行操作。本地控制器135可结合存储器系统控制器115操作，或可执行本文中归于存储器系统控制器115的一或多个功能。举例来说，如图1所说明，存储器装置130-a可以包含本地控制器135-a，且存储器装置130-b可以包含本地控制器135-b。
35.在一些情况下，存储器装置130可以是或包含nand装置(例如，nand快闪装置)。存储器装置130可以是或包含存储器裸片160。举例来说，在一些情况下，存储器装置130可为包含一或多个裸片160的封装。在一些实例中，裸片160可以是从晶片切割的一块电子级半导体(例如，从硅晶片切割的硅裸片)。每个裸片160可包含一或多个平面165，且每个平面165可包含相应的一组块170，其中每个块170可包含相应的一组页175，且每个页175可包含一组存储器单元。
36.在一些情况下，nand存储器装置130可包含被配置成各自存储一个信息位的存储器单元，其可被称为单层级单元(slc)。另外或替代地，nand存储器装置130可以包含被配置成各自存储多个信息位的存储器单元，如果被配置成各自存储两个信息位，则其可以被称为多层级单元(mlc)，如果被配置成各自存储三个信息位，则其可以被称为三层级单元(tlc)，如果被配置成各自存储四个信息位，则其可以被称为四层级单元(qlc)，或更一般地被称为多层级存储器单元。多层级存储器单元可相对于slc存储器单元提供更大的存储密度，但在一些情况下，可能涉及用于支持电路系统的更窄读取或写入容限或更大复杂度。
37.在一些情况下，平面165可指块170的组，并且在一些情况下，可在不同平面165内进行并发操作。例如，可对不同块170内的存储器单元进行并行操作，只要不同块170处于不同平面165中即可。在一些情况下，个别块170可被称作物理块，并且虚拟块180可指可在其内发生并行操作的块170的组。举例来说，可对分别在平面165-a、165-b、165c和165-d内的块170-a、170-b、170-c和170-d进行并行操作，且块170-a、170-b、170-c和170-d可统称为虚拟块180。在一些情况下，虚拟块可包含来自不同存储器装置130的块170(例如，包含存储器装置130-a和存储器装置130-b的一或多个平面中的块)。在一些情况下，虚拟块内的块170可在其相应平面165内具有相同的块地址(例如，块170-a可为平面165-a的“块0”，块170-b可为平面165-b的“块0”，等等)。在一些情况下，在不同平面165中进行并行操作可受制于一或多个限制，如对不同页175内的存储器单元进行并行操作，所述存储器单元在其相应平面165内具有相同页地址(例如，与命令解码、页地址解码电路系统，或跨平面165共享的其它电路系统相关)。
38.在一些情况下，块170可包含组织成行(页175)和列(例如，串，未展示)的存储器单元。例如，同一页175中的存储器单元可共享共同字线(例如，与其耦合)，并且同一串中的存
储器单元可共享共同数字线(其可替代地被称为位线)(例如，与其耦合)。
39.对于一些nand架构，存储器单元可在第一粒度级别(例如，在页粒度级别)读取和编程(例如，写入)，但可在第二粒度级别(例如，在块粒度级别)擦除。也就是说，页175可为可独立地编程或读取(例如，作为单个编程或读取操作的一部分同时编程或读取)的存储器(例如，存储器单元的集合)的最小单元，且块170可为可独立地擦除(例如，作为单个擦除操作的一部分同时擦除)的存储器(例如，存储器单元的集合)的最小单元。此外，在一些情况下，nand存储器单元可在其可用新数据重写之前进行擦除。因此，举例来说，在一些情况下，可直到包含页175的整个块170已被擦除才更新所使用的页175。
40.在一些情况下，为了更新块170内的一些数据同时保留块170内的其它数据，存储器装置130可以将待保留的数据复制到新块170且将更新后的数据写入到新块170的一或多个其余页。存储器装置130(例如，本地控制器135)或存储器系统控制器115可将保持在旧块170中的数据标记或以其它方式指定为无效或过时，且更新逻辑到物理(l2p)映射表以使数据的逻辑地址(例如，lba)与新的有效块170而不是旧的无效块170相关联。在一些情况下，例如归因于时延或耗损考虑因素，可执行此类复制和重新映射而非擦除和重写整个旧块170。在一些情况下，l2p映射表的一或多个副本可存储在存储器装置130的存储器单元内(例如，或多个块170或平面165内)，以供本地控制器135或存储器系统控制器115使用(例如，参考和更新)。
41.在一些情况下，可以维持l2p映射表且可以页级别的粒度将数据标记为有效或无效的，并且页175可以包含有效数据、无效数据或不包含数据。无效数据可以是由于数据的较新版本或更新版本存储在存储器装置130的不同页175中而过时的数据。无效数据先前可能已被编程到无效页175，但可能不再与有效逻辑地址(例如由主机系统105参考的逻辑地址)相关联。有效数据可以是存储在存储器装置130上的此类数据的最新版本。不包含数据的页175可以是从未被写入或已被擦除的页175。
42.在一些情况下，存储器系统控制器115或本地控制器135可执行存储器装置130的操作(例如，作为一或多个媒体管理算法的部分)，例如耗损均衡、后台刷新、垃圾收集、擦除、块扫描、健康监测、单元或子阵列引退(例如，块170的引退)或其它，或其任何组合。例如，在存储器装置130内，块170可以具有包含有效数据的一些页175和包含无效数据的一些页175。为了避免等待块170中的所有页175具有无效数据以便擦除和重复使用块170，可调用被称作“垃圾收集”的算法，以允许块170被擦除和释放为用于后续写入操作的空闲块。垃圾收集可指媒体管理操作集，其包含例如选择包含有效和无效数据的块170、选择块中包含有效数据的页175、将来自所选页175的有效数据复制到新位置(例如，另一块170中的空闲页175)、将先前选择的页175中的数据标记为无效，以及擦除选定块170。因此，可增加已擦除的块170的数量，使得可使用更多的块170来存储后续数据(例如，随后从主机系统105接收到的数据)。
43.系统100可包含支持存储器系统处的覆写的任何数量的非暂时性计算机可读媒体。例如，主机系统105、存储器系统控制器115或存储器装置130(例如，本地控制器135)可包含或以其它方式可存取一或多个非暂时性计算机可读媒体，所述非暂时性计算机可读媒体存储指令(例如，固件)以进行本文中归于主机系统105、存储器系统控制器115或存储器装置130的功能。举例来说，此类指令可在由主机系统105(例如，由主机系统控制器106)、由
存储器系统控制器115或由存储器装置130(例如，由本地控制器135)执行的情况下，致使主机系统105、存储器系统控制器115或存储器装置130执行如本文中所描述的一或多个相关联功能。
44.在一些情况下，存储器系统110可利用存储器系统控制器115以提供受管理存储器系统，所述受管理存储器系统可包含例如一或多个存储器阵列和与本地(例如，裸片上或封装中)控制器(例如，本地控制器135)组合的相关电路系统。受管理存储器系统的实例为受管理nand(mnand)系统。
45.根据本文所公开的实例，存储器系统110的一或多个组件可被配置成支持用新数据覆写(例如，存储器裸片160的)存储器阵列的部分，这可与省略擦除操作相关联。举例来说，存储器系统110的组件可根据第一分界配置执行写入操作以将信息存储于存储器阵列的一部分处。在这类写入操作之后，存储器系统110的组件可确定用不同的或经更新的信息覆写存储器阵列的所述部分，这可包含根据第二分界配置执行写入操作。在一些实例中，第二分界配置可与针对给定逻辑状态的不同单元特性相关联，所述不同单元特性例如存储的电荷或其它单元性质的不同分布、不同分界特性、或不同写入操作配置，以及其它差异。通过用选择性地省略擦除相关联存储器单元的一或多个方面的写入操作来覆写存储器单元，存储器系统110或其一些组件可在存储器降级减小、功率消耗减小或阵列可用性提高以及其它益处下操作。
46.图2说明根据本文所公开的实例的支持存储器系统处的覆写的存储器装置200的实例。在一些情况下，存储器装置200可为参考图1所描述的存储器装置130的实例。图2是存储器装置200的各种组件和特征的说明性表示。因此，应了解，展示存储器装置200的组件和特征以说明功能相互关系，且未必是存储器装置200内的实际物理位置。另外，虽然图2中包含的一些元件标记有数字指示符，而其它对应元件未经标记，但它们是相同的或将理解为相似的，以便增加所描绘特征的可见性和清晰度。
47.存储器装置200可包含一或多个存储器单元，例如存储器单元205-a和存储器单元205-b。例如在存储器单元205-a的放大图中，存储器单元205可为例如快闪或其它类型的nand存储器单元。
48.每一存储器单元205可编程为存储表示一或多个信息位的逻辑值。在一些情况下，单一存储器单元205(例如slc存储器单元205)可编程到两个支持状态中的一个且因此可一次存储一个信息位(例如，逻辑0或逻辑1)。在其它情况下，单一存储器单元205(例如mlc、tlc、qlc或其它类型的多层级存储器单元205)可编程到大于两个支持状态中的一个且因此可一次存储多于一个信息位。在一些实例中，单一mlc存储器单元205可编程到四个支持状态中的一个且因此可一次存储与四个逻辑值(例如，逻辑00、逻辑01、逻辑10或逻辑11)中的一个对应的两个信息位。在一些实例中，单一tlc存储器单元205可编程到八个支持状态中的一个且因此可一次存储与八个逻辑值(例如，000、001、010、011、100、101、110或111)中的一个对应的三个信息位。在一些实例中，单一qlc存储器单元205可编程到十六个支持状态中的一个且因此可一次存储与十六个逻辑值(例如，0000、0001、
……
、1111)中的一个对应的四个信息位。
49.在一些情况下，多级存储器单元205(例如，mlc存储器单元、tlc存储器单元或qlc存储器单元)可物理上不同于slc单元。例如，多级存储器单元205可使用不同单元几何形状
或可能使用不同材料制造。在一些情况下，多层级存储器单元205可与slc单元物理上相同或类似，且存储器块中的其它电路系统(例如，控制器、感测放大器、驱动器)可被配置成将存储器单元操作(例如，读取和编程)为slc单元，或mlc单元，或tlc单元等。
50.不同类型的存储器单元205可以不同方式存储信息。在dram存储器阵列中，举例来说，每一存储器单元205可包含如下电容器：其包含存储表示可编程状态且因此所存储的信息的电荷的介电材料(例如，绝缘体)。在feram存储器阵列中，作为另一实例，每一存储器单元205可包含如下电容器：其包含存储表示可编程状态且因此所存储的信息的电荷或极化的铁电材料。
51.在一些nand存储器阵列(例如，快闪阵列)中，每一存储器单元205可包含具有用于存储表示逻辑值的电荷量的电荷捕集结构(例如，浮动栅极、替换栅极或介电材料)的晶体管。举例来说，图2中的放大说明包含可用于存储逻辑值的晶体管210(例如，金属氧化物半导体(mos)晶体管)的nand存储器单元205-a。晶体管210具有控制栅极215并且还可包含电荷捕集结构220(例如，浮动栅极或替换栅极)，其中所述电荷捕集结构220包夹在介电材料225的两个部分之间。晶体管210包含第一节点230(例如，源极或漏极)和第二节点235(例如，漏极或源极)。可通过将一定数量的电子(例如，一定量的电荷)放置(例如，写入、存储)于电荷捕集结构220上来将逻辑值存储于晶体管210中。待存储在电荷捕集结构220上的电荷的量可取决于待存储的逻辑值。存储于电荷捕集结构220上的电荷可影响晶体管210的阈值电压，进而影响当晶体管210激活时(例如，当电压施加到控制栅极215时)流过晶体管210的电流量。在一些实例中，电荷捕集结构220可为浮动栅极的实例，所述浮动栅极可为3d nand结构的部分。举例来说，3d nand可具有围绕单个通道(例如，水平或竖直通道)布置的多个浮动栅极。其它结构也可用于3d nand，包含使用替换栅极技术代替浮动栅极。
52.可通过将电压施加到控制栅极215(例如，经由字线265，施加到控制节点240)以激活晶体管210并且测量(例如，检测、感测)流过第一节点230或第二节点235(例如，经由数字线255)的所得电流量，以此感测存储于晶体管210中的逻辑值(例如，作为读取操作的部分)。举例来说，感测组件270可确定slc存储器单元205是否以二进制方式(例如，基于当读取电压施加至控制栅极215时存在或不存在穿过存储器单元205的电流，或基于所述电流是高于还是低于电流分界，例如阈值电流)存储逻辑0或逻辑1。对于多层级存储器单元205，感测组件270可基于当读取电压施加至控制栅极215时的各个中等分界电平(例如，阈值电流电平)，或基于以各个中等分界电平(例如，施加至控制栅极215的读取或参考电压的多个不同值，所述多个不同值可依序施加)为基础评估穿过存储器单元的电流的存在或不存在，确定存储于存储器单元205中的逻辑值。在多层级架构的一个实例中，感测组件270可基于单元特性的七个不同分界或范围(例如，七个不同电流电平，或电流范围)确定tlc存储器单元205的逻辑值，其分离可由tlc存储器单元205存储的八个潜在逻辑值。
53.可通过将两个电压(例如，高于阈值或分界的电压、低于阈值或分界的电压)中的一个施加到存储器单元205以将电荷存储或不存储于电荷捕获结构220上且进而致使存储器单元205存储两个可能逻辑值中的一个，以此写入slc存储器单元205。举例来说，当相对于晶体管210的体节点(bulk node)245将第一电压施加至控制节点240(例如，经由字线265)时(例如，当控制节点240与体节点相比处于较高电压时)，电子可隧穿到电荷捕获结构220中。在一些情况下，体节点245可被替代地称作主体节点(body node)。将电子注入到电
荷捕获结构220中可被称为编程存储器单元205并且可作为编程操作的部分进行。经编程存储器单元在一些情况下可被视为存储逻辑0。当相对于晶体管210的体节点245将第二电压施加至控制节点240(例如，经由字线265)时(例如，当控制节点240与体节点245相比处于较低电压时)，电子可离开电荷捕获结构220。从电荷捕集结构220移除电子可称为擦除存储器单元205且可作为擦除操作的部分发生。经擦除存储器单元在一些情况下可被视为存储逻辑1。在一些情况下，存储器单元205可归因于页175的存储器单元205共享共同字线265而在页175粒度级下编程，且存储器单元205可归因于块的存储器单元205共享共同加偏压的体节点245而在块170粒度级下经擦除。
54.相比于写入slc存储器单元205，写入多层级(例如，mlc、tlc或qlc)存储器单元205可涉及在较细粒度级下将不同电压施加到存储器单元205(例如，施加到其控制节点240或体节点245)以更精细地控制存储于电荷捕获结构220上的电荷的量，进而使得能够表示较大逻辑值集。因此，相对于slc存储器单元205，多层级存储器单元205可提供更大的存储密度，但在一些情况下，可涉及用于支持电路系统的更窄读取或写入容限或更大复杂性。
55.电荷捕集nand存储器单元205可与浮动栅极nand存储器单元205以类似方式操作，但作为将电荷存储于电荷捕集结构220上的替代或补充，电荷捕集nand存储器单元205可存储表示控制栅极215下方的介电材料中的逻辑状态的电荷。因此，电荷捕集nand存储器单元205可包含或可不包含电荷捕集结构220。
56.在一些实例中，存储器单元205的每一行可连接到对应字线265，且存储器单元205的每一列可连接到对应数字线255。因此，一个存储器单元205可位于字线265与数字线255的相交点处。此相交点可被称为存储器单元205的地址。数字线255可被替代地称作位线。在一些情况下，字线265和数字线255可大体上垂直于彼此且可产生存储器单元阵列205。在一些情况下，字线265和数字线255可一般地被称为存取线或选择线。
57.在一些情况下，存储器装置200可包含三维(3d)存储器阵列，其中多个二维(2d)存储器阵列可彼此上下地形成于。这相比于2d阵列可增加可放置或制造于单个裸片或衬底上的存储器单元205的数量，继而可减小生产成本，或提高存储器阵列的性能，或这两者。在图2的实例中，存储器装置200包含多个层级(例如，叠组)的存储器单元205。在一些实例中，所述层级可通过电绝缘材料分隔开。每一层级可对准或定位成使得存储器单元205可跨每一层级彼此对准(例如，准确对准、重叠，或大致对准)，进而形成存储器单元堆叠275。在一些情况下，存储器单元堆叠275可被称为存储器单元串205(例如，参考图3所描述)。
58.可通过行解码器260和列解码器250控制存储器单元205的存取。举例来说，行解码器260可从存储器控制器285(例如，本地控制器135的实例)接收行地址并且基于接收到的行地址激活适当字线265。类似地，列解码器250可从存储器控制器285接收列地址并且激活适当数字线255。因此，通过激活一个字线265和一个数字线255，可存取一个存储器单元205。
59.在存取之后，可通过感测组件270读取或感测存储器单元205。举例来说，感测组件270可被配置成基于存取存储器单元205产生的信号来确定存储器单元205的所存储的逻辑值。所述信号可包含电流、电压或这两者，存储器单元205的数字线255上的电流和电压可取决于存储器单元205所存储的逻辑值。感测组件270可包含被配置成检测和放大数字线255上的信号(例如，电流或电压)的各个晶体管或放大器。可经由输入/输出组件280输出如感
测组件270检测到的存储器单元205的逻辑值。在一些情况下，感测组件270可为列解码器250或行解码器260的一部分，或感测组件270可以其它方式与列解码器250或行解码器260连接或电子通信。
60.可通过激活相关字线265和数字线255以使得逻辑值(例如，表示一或多个位的信息)能够存储于存储器单元205中来编程或写入存储器单元205。列解码器250或行解码器260可接受例如来自输入/输出组件280的数据以写入到存储器单元205。如先前论述，在nand存储器(例如用于一些nand和3d nand存储器装置中的快闪存储器)的情况下，可通过将电子存储于电荷捕获结构或绝缘层中来写入存储器单元205。
61.存储器控制器285可通过各种组件，例如行解码器260、列解码器250和感测组件270控制存储器单元205的操作(例如，读取、写入、重写、刷新)。在一些情况下，行解码器260、列解码器250和感测组件270中的一或多个可与存储器控制器285处于相同位置。存储器控制器285可产生行地址信号和列地址信号以便激活所要字线265和数字线255。在一些实例中，存储器控制器285可产生和控制在存储器装置200的操作期间使用的各个电压或电流。
62.根据本文所公开的实例，存储器装置200的一或多个组件可被配置成支持用新数据覆写存储器单元205，这可在不对存储器单元205执行擦除操作的情况下执行。举例来说，可根据第一分界配置以及与第一分界配置相关联的其它单元操作特性来编程和读取存储器单元205，所述第一分界配置可与关联于相应逻辑状态的第一写入电压集、或用于区分相应逻辑状态的一或多个参考电压的第一集相关联。在这类操作之后，可根据第二分界配置以及与第二分界配置相关联的其它单元操作特性来覆写存储器单元205，所述第二分界配置可与关联于相应逻辑状态的第二写入电压集、或用于区分相应逻辑状态的一或多个参考电压的第二集相关联。在一些实例中，第二分界配置可与针对给定逻辑状态的不同单元特性相关联，所述不同单元特性例如存储的电荷或其它单元性质的不同分布、不同分界特性(例如，不同参考电压)、不同写入操作(例如，不同写入电压、不同写入电流)，以及相对于第一分界配置的其它差异。通过用选择性地省略擦除相关联存储器单元205的一或多个方面的写入操作来覆写存储器单元205，存储器装置200可在降级减小、功率消耗减小或阵列可用性提高以及其它益处下操作。
63.图3说明根据本文所公开的实例的支持存储器系统处的覆写的存储器电路300的实例。存储器电路300可为例如存储器装置130或存储器装置200等存储器装置的一部分的实例。虽然图3中包含的一些元件标记有参考标号，而其它一些对应元件未经标记，但它们是相同的或将理解为相似的，以便增加所描绘特征的可见性和清晰度。
64.存储器电路300包含在nand配置中连接的多个存储器单元305(例如，参考图2所描述的快闪存储器单元205)。在nand存储器配置中，多个快闪存储器单元305可串联连接以形成存储器单元305的串310，其中串310中的每个快闪存储器单元305的漏极可与串中的另一快闪存储器单元305的源极耦合。
65.串310可为各自与对应数字线315相关联(例如，耦合)的存储器单元集305。串310中的每一存储器单元305可与单独字线330(例如，字线330-a、330
‑ⅰ
、330-n中的一个)相关联，使得字线330的数量可等于串310中的存储器单元305的数量。举例来说，如图3中所示的串310可为参考图2所描述的存储器单元堆叠275的方面的实例。
66.页355可为各自与对应字线330相关联(例如，耦合)的存储器单元集305。因此，串310可包含来自多个不同页355的存储器单元305，且页355可包含来自多个不同串310的存储器单元305。举例来说，如图3中所示的页355可为参考图1所描述的页175的方面的实例。
67.块360可为多个页355的集且因此还可包含多个串310。举例来说，如图3中所示的块360可为参考图1所描述的块170的方面的实例。
68.在一些情况下，nand存储器单元305可在页355粒度级下经编程(例如，设置为逻辑0值)和读取，但可能在页粒度级下不可擦除(例如，重置为逻辑1值)。举例来说，nand存储器可实际上在较高粒度级，例如在块360粒度级下可擦除。在一些情况下，nand存储器单元305可能需要在其可重新编程之前被擦除。不同存储器装置可具有不同读取、写入或擦除特性。
69.在一些情况下，存储器电路300中的存储器单元305的每个串310可在串310的一端与相应串选择晶体管(sst)320耦合并且在串310的另一端与相应接地选择晶体管(gst)325耦合。每个sst 320的栅极可与串选择线345耦合，所述串选择线345可为块360的所有sst 320所共有的。每个gst 325的栅极可与接地选择线340耦合，所述接地选择线340可为块360的所有gst 325所共有的。块360的每个gst 325的源极可与共同源极线350耦合。并且每个sst 320的漏极可与相应数字线315耦合，相应数字线315特定于个别串310。
70.sst 320可用于基于将电压施加到串选择线345，选择性地将存储器单元305的对应串310耦合到数字线315，且因此耦合到sst 320的栅极。类似地，gst 325可用于基于将电压施加到接地选择线340，选择性地将存储器单元305的对应串310耦合到源极线350，且因此耦合到gst 325的栅极。
71.为操作存储器电路300(例如，对块360的一或多个存储器单元305执行编程操作、读取操作或擦除操作)，可将各种电压施加到串选择线345(例如，施加到sst 320的栅极)，施加到一或多个数字线315(例如，施加到一或多个sst 320的漏极335)，施加到一或多个字线330，施加到接地选择线340(例如，施加到gst 325的栅极)，施加到源极线350(例如，施加到gst 325的源极)，或施加到块360的存储器单元305(未示出)的本体。在一些情况下，块360的每一存储器单元305可具有共同本体，其电压可独立于其它块360的本体受控制。
72.在一些情况下，作为用于存储器单元305的读取操作的部分，在源极线350可接地或以其它方式以低于施加到数字线315的电压的电压加偏压时，可将正电压施加到对应数字线315。并行地，可将分别高于存储器单元305的sst 320和gst 325的阈值电压的电压施加到串选择线345和接地选择线340，进而“接通”sst 320和gst 325，使得与包含存储器单元305的串310相关联的通道可电连接到对应数字线315和源极线350。通道可为穿过串310中的存储器单元305(例如，穿过串310的存储器单元305中的晶体管的源极和漏极)的可在一些操作条件下传导电流的电路径。
73.并行地，块360的多个字线330(例如，在一些情况下，所有字线330)(除了与将被读取的存储器单元305耦合的所选字线330)可设置为高于存储器单元305的阈值电压(vt)的电压(例如，vread)。vread可致使未被选页355(例如，行)中的所有存储器单元305“接通”，使得串310中的每个未被选存储器单元305可维持通道内的高导电性。在一些实例中，与将被读取的存储器单元305相关联的字线330可设置为分界电压vtarget。在存储器单元305操作为slc存储器单元的情况下，vtarget可为处于(i)经擦除状态中的存储器单元305的vt与(ii)经编程状态中的存储器单元305的vt之间的电压。
74.当将被读取的存储器单元305展现经擦除vt(例如，vtarget》存储器单元305的vt)时，存储器单元305可响应于vtarget施加到所选字线330而“接通”，这可允许电流在串310的通道中流动，且因此从数字线315流到源极线350。当将被读取的存储器单元305展现经编程vt(例如，vtarget《所选存储器单元的vt)时，即使vtarget施加到所选字线330，存储器单元305可仍保持“关断”，且因此可防止电流在串310的通道中流动，且因此防止电流从数字线315流到源极线350。
75.可感测(例如，通过参考图2所描述的感测组件270)存储器单元305的数字线315上的信号(例如，低于或高于阈值或其它分界的电流量)，且所述信号可指示存储器单元305响应于vtarget施加到所选字线330是变得导电还是保持不导电。感测的信号因此可指示存储器单元305是处于经擦除状态(例如，存储逻辑1)还是经编程状态(例如，存储逻辑0)。在一些情况下，基于与存储器单元305的一页355的存储器单元305的相应数字线315相关联的相应信号，单个读取操作可读取所选页355，这是因为所述页355的存储器单元305可全部共享共同字线330。
76.虽然为了清楚起见，已在slc存储器单元305的上下文中解释以上实例读取操作的方面，所属领域的普通技术人员将了解可如何扩展或更改技术并且应用于多层级存储器单元305的上下文(例如，通过使用多个分界，例如vtarget的多个值，对应于可存储于一个多层级存储器单元305中的不同电荷量)。
77.在一些情况下，作为存储器单元305的编程操作的部分，可将电荷添加到存储器单元305的一部分，使得当稍后读取存储器单元305时，可禁止流过存储器单元305且因此流过对应串310的电流。举例来说，可将电荷注入到如图2的存储器单元205-a中所示的电荷捕集结构220中。在一些情况下，相应电压可施加到字线330和将被编程的存储器单元305的本体，使得存储器单元305的控制栅极215与存储器单元305的本体相比处于较高电压(例如，可将正电压施加到字线330)。并行地，可将分别高于存储器单元305的sst 320和gst 325的阈值电压的电压施加到串选择线345和接地选择线340，进而“接通”sst 320和gst 325，且将被编程的存储器单元305的数字线315可设置为相对高电压。这可产生电场，使得从存储器单元305的源极朝向漏极牵引电子。通过在一些情况下可被称作隧道注入的过程，电场也可致使牵引这些电子中的一些穿过介电材料225进而注入到存储器单元205的电荷捕集结构220中。在一些情况下，编程存储器单元305可对应于将逻辑0写入到存储器单元305。
78.在一些情况下，单个编程操作可编程页355中的一些或所有存储器单元305，原因是页355的存储器单元305可全部共享共同字线330和共同本体。对于不希望写入逻辑0(例如，不希望编程存储器单元305)的页355的存储器单元305，对应数字线315可设置为相对低电压(例如，接地)，这可禁止电子注入到电荷捕集结构220中。
79.虽然为了清楚起见，已在slc存储器单元305的上下文中解释上文实例编程操作的方面，但所属领域的普通技术人员将了解，可如何扩展技术并且应用于多层级存储器单元305的上下文(例如，通过使用施加到字线330的多个编程电压，或施加到字线330的编程电压的多个遍次或脉冲，对应于可存储于一个多层级存储器单元305中的不同电荷量)。
80.在一些情况下，作为存储器单元305的擦除操作的部分，可从存储器单元305的一部分移除电荷，使得当稍后读取存储器单元305时，可不禁止(例如，至少在更大程度上允许)流过存储器单元305且因此流过对应串310的电流。举例来说，可从如图2的存储器单元
205-a中所示的电荷捕集结构220移除电荷。在一些情况下，可将相应电压施加到字线330和将被擦除的存储器单元305的本体，使得存储器单元305的控制栅极215与存储器单元305的本体相比处于较低电压(例如，可将正电压施加到本体)，这可产生从电荷捕集结构220中牵引出电子并使电子进入存储器单元305的本体的电场。在一些情况下，单个编程操作可擦除块360中的所有存储器单元305，原因是块360的存储器单元305可全部共享共同本体。
81.在一些情况下，与编程和擦除操作相关联的电子注入和移除过程可在存储器单元305上(例如，介电材料225上)引起应力。随时间推移，在一些情况下，这类应力可致使存储器单元305(例如，介电材料225)的一或多个方面劣化。举例来说，电荷捕获结构220可变得不能够维持所存储的电荷。这类劣化可为存储器单元305的损耗机制的实例，且出于此原因或其它原因，一些存储器单元305可支持有限数量的编程和擦除循环。在一些实例中，存储器装置130可包含存储器单元的超量配给(例如，超过存储器装置的陈述容量的存储器单元数量)，这可支持已经历损耗条件或者正在不充分或不可靠地执行的存储器单元305的引退，进而通过避免被引退存储器单元305的操作来延长存储器装置130的可操作寿命。
82.根据本文所公开的实例，存储器电路300的一或多个组件可被配置成支持用新数据覆写存储器单元305，这可在不对存储器单元205执行擦除操作的情况下执行。举例来说，可根据第一分界配置以及分界配置的方面来编程和读取存储器单元305，所述第一分界配置可与关联于相应逻辑状态的第一单元特性集、或用于区分相应逻辑状态的一或多个参考电压的第一集相关联。在这类操作之后，可根据第二分界配置以及不同于第一分界配置的分界配置的方面来覆写存储器单元305，所述第二分界配置可与关联于相应逻辑状态的第二单元特性集、或用于区分相应逻辑状态的一或多个分界的第二集相关联。
83.通过用选择性地省略擦除相关联存储器单元205的一或多个方面的写入操作来覆写存储器单元205，存储器装置200可在降级减小、功率消耗减小或阵列可用性提高以及其它益处下操作。举例来说，给定存储器单元205可支持在对存储器单元205执行擦除操作之前被多次编程，这可减小针对在存储器单元205的寿命内写入的信息总数量执行的擦除操作数量。此外，在一些实例中，每一连续覆写配置可与逐步更高的写入信令(例如，逐步更高的写入电压、逐步更高的写入电流)相关联，使得覆写配置中的一些写入操作相较于与最高配置的写入信令相关联的初始写入配置(例如，不支持覆写配置的写入配置)可使用对存储器单元205强加较小编程应力的写入信令存储信息。因此，通过累积来自编程和擦除操作的较小应力，存储器单元205可支持写入更大数量的信息，或者通过减小存储器单元的降级或疲乏的程度，支持更长的可操作寿命。
84.图4说明根据本文所公开的实例的支持存储器系统处的覆写的覆写方案400的实例。覆写方案400可包含分界配置401-a(例如，初始写入配置)、分界配置401-b(例如，第一覆写配置)和分界配置401-c(例如，第二覆写配置)，其中的每一个可包含逻辑状态分布集415和相对于单元特性420的分界410。覆写方案400可由参考图1、2和3所描述的存储器系统110的一或多个组件实施。举例来说，存储器系统110的一或多个组件可根据用于初始编程和读取操作的分界配置401-a来操作存储器裸片160的至少一部分(例如，一或多个存储器单元205或305)，确定覆写存储器裸片160的部分(例如，在不执行擦除操作的情况下)，并且随后根据分界配置401-b或分界配置401-c操作存储器裸片160的部分。
85.可相对于可与存储器单元本身的物理特性相关联的单元特性420或与操作(例如，
读取、写入)存储器单元相关联的物理特性来描述分界配置401中的每一个。在一些实例中，单元特性420可表示电压或电荷，例如写入到存储器单元或由存储器单元存储的电压或电荷、存储器单元的激活阈值电压(例如，vt)，或由读取存储器单元产生的电压或电荷。在一些实例中，单元特性420可表示电阻或电流，例如与读取存储器单元相关联的检测到的电阻或电流。
86.分界配置401中的每一个可与逻辑状态分布集415相关联，其中的每一个可对应于与相应逻辑状态相关联的单元特性420的值的分布。举例来说，在分界配置401-a中，逻辑状态分布415-a-1可对应于与逻辑1相关联的单元特性420的值范围，且逻辑状态分布415-a-2可对应于与逻辑0相关联的单元特性420的值范围(反之亦然)。在一些实例中，逻辑状态分布415可表示与存储器裸片160的存储器单元相关联的不同逻辑状态。举例来说，给定逻辑状态分布415可说明当被编程有对应于给定逻辑状态分布的逻辑状态时与存储器单元相关联的电压或电流的分布。在覆写方案400的实例中，分界配置401中的每一个包含两个逻辑状态分布415，其可对应于根据两个逻辑状态的操作。然而，分界配置401的其它实例可与不同数量的逻辑状态分布415相关联(例如，以支持例如在多层级单元覆写配置中，在大于两个逻辑状态下的覆写实施方案)。
87.逻辑状态分布415中的每一个可与用于以对应逻辑状态编程存储器单元的相应写入操作配置(例如相应写入电压或写入电流)相关联。举例来说，在分界配置401-a中，可根据逻辑状态分布415-a-1通过施加第一写入电压或写入电流来编程存储器单元(例如，以写入逻辑1)，且可根据逻辑状态分布415-a-1通过施加具有不同于第一写入电压或写入电流的值(例如，更高值、更低值)的第二写入电压或写入电流来编程存储器单元(例如，以写入逻辑0)。在各种实例中，可通过与逻辑状态分布415中的每一个相关联的单个相应写入信号或多个相应写入信号(例如，具有不同配置，例如不同量值或定时)支持此类技术。
88.分界配置401中的每一个也可与分界410相关联，所述分界410可说明支持区分逻辑状态分布415的单元特性420的值(例如，逻辑状态之间的分界，支持一个逻辑状态和另一逻辑状态之间的评估或区分)。举例来说，分界410可说明读取分界，例如参考电压(例如，施加至控制栅极215以评估穿过存储器单元的电流的存在或不存在的参考电压，例如vtarget、相较于当读取存储器单元时的感测电压的参考电压)、参考电流，或用以评估存储器单元是被编程有与逻辑1或逻辑0相关联的单元特性420还是正在存储与逻辑1或逻辑0相关联的单元特性420的参考电阻。在覆写方案400的实例中，分界配置401中的每一个包含用于区分与两个逻辑状态相关联的两个相应逻辑状态分布415的单个分界410。然而，分界配置401的其它实例可与不同数量的分界410相关联以支持两个或更多个逻辑状态之间的其它评估，或两个或更多个逻辑状态分布415之间的评估。
89.覆写方案400的实例说明可由支持根据本文所公开的实例的覆写技术的存储器系统110实施的分界配置401的进程。举例来说，分界配置401-a可说明与已经擦除或先前尚未经编程的存储器单元的初始编程相关联的初始分界配置。根据分界配置401-a，可通过施加与包含在逻辑状态分布415-a-1中的存储器单元的第一逻辑状态(例如，逻辑1)相关联的第一写入信号(例如，写入电压、写入电流)，或通过施加与包含在逻辑状态分布415-a-2中的存储器单元的第二逻辑状态(例如，逻辑0)相关联的第二写入信号，以此编程存储器阵列的至少一部分的存储器单元。在这类编程之后，为了评估给定存储器单元是已被编程有第一
逻辑状态还是已被编程有第二逻辑状态，存储器系统110可支持根据分界410-a执行读取操作(例如，评估与正被读取的存储器单元相关联的单元特性420的值是低于分界410-a，这可指示逻辑1，还是高于分界410-a，这可指示逻辑0)。
90.在各种实施方案中，存储器系统110(例如，的控制器)的一部分可确定覆写根据分界配置401-a正被操作或已经操作的存储器单元，这可包含转变到根据分界配置401-b(例如，第一覆写分界配置)操作这类存储器单元。根据分界配置401-b，可通过施加与包含在逻辑状态分布415-b-1中的存储器单元的第一逻辑状态(例如，逻辑1)相关联的第一写入信号(例如，写入电压、写入电流)，或通过施加与包含在逻辑状态分布415-b-2中的存储器单元的第二逻辑状态(例如，逻辑0)相关联的第二写入信号，以此编程存储器单元。在这类编程之后，为了评估给定存储器单元是已被编程有第一逻辑状态还是已被编程有第二逻辑状态，存储器系统110可支持根据分界410-b执行读取操作(例如，评估与正被读取的存储器单元相关联的单元特性420的值是低于分界410-b，这可指示逻辑1，还是高于分界410-b，这可指示逻辑0)。因此，根据分界配置401-b正被操作的存储器单元可配置为slc存储器单元(例如，根据单个分界410经编程或配置，根据两个可能的逻辑状态中的一个经编程)，且可经由单层级读取操作读取逻辑状态(例如，与单个参考电压或单个参考电流相关联的读取操作)。然而，在分界配置401-b的实例中，与相应逻辑状态分布415-b相关联的单元特性420的值范围以及分界410-b的单元特性420的值可沿着单元特性420的轴移位(例如，到更高量值)。
91.在一些实施方案中，根据分界配置401-b的存储器单元覆写可支持将信息写入(例如，覆写)到存储器阵列的先前被写入的部分，但无需中介擦除操作。举例来说，因为逻辑状态分布415-b-2与单元特性的不与逻辑状态分布415-a-1或逻辑状态分布415-a-2重叠的值范围相关联，所以逻辑状态分布415-b-2可为可与单元特性420的与逻辑状态分布415-a-1和415-a-2相关联的那些值区分开(例如，根据分界410-b)。在nand存储器架构中，举例来说，当覆写分界配置401(例如，分界配置401-b和401-c的两个或更多个逻辑状态分布415中的每一个)具有单元特性420的大于或等于逻辑状态分布415或前一分界配置(例如，不低于前一分界配置401(例如分界配置401-a)的那些范围)的相应范围时可支持此类技术。
92.在一些实施方案中，与逻辑状态分布415-b-2相关联的量值大于与逻辑状态分布415-a-2相关联的写入信号(例如，更高电压、更高电流)的写入信号可支持这类转变。在各种实例中，逻辑状态分布415-b-1可具有单元特性420的与逻辑状态分布415-a-2的范围值相同、部分地重叠或至少部分地大于或等于(例如，不低于)所述范围值的范围值。举例来说，与逻辑状态分布415-b-1相关联的写入信号可具有等于或大于与逻辑状态分布415-a-2相关联的写入信号的量值。因此，在一些实例中，可能没有正在根据单元特性420的先前与分界配置401-a的逻辑状态分布415-a-1相关联的范围值被写入的存储器单元与分界配置401-b相关联。
93.在一些实例中，根据一些分界配置401(例如，分界配置401-a)的操作可涉及与其它分界配置(例如，分界配置401-b或401-c)相比相对较低的编程应力，这可与关联于这类分界配置401的写入信令的相对较低量值有关。因此，覆写方案400的实例可说明在具有减小的容限的slc覆写模式中操作存储器阵列的一部分的实例(例如，相较于与对应于一个逻辑状态的逻辑状态分布415-a-1和对应于另一逻辑状态的逻辑状态分布415-b-2相关联的
容限)，这可降低存储器单元疲乏。通过支持在达到编程应力的最高配置水平(例如，与分界配置401-c相关联)之前在一些分界配置中在较低编程应力下被写入的数据，存储器单元可支持在达到最高配置编程应力和后一擦除操作之前被写入相对较高数量的新信息(例如，根据分界配置401-a、401-b和401-c序列)，这可支持用于相关联存储器装置的tbw的较高额定值。
94.逻辑状态向逻辑状态分布415-b-1和415-b-2的指配可根据各种技术配置，包含可与分界配置401-a中的逻辑状态的指配有关的这类指配。举例来说，在维持相对于分界410的定位的配置中，小于分界410的逻辑状态分布415可与一个逻辑状态相关联(例如，其中逻辑状态分布415-a-1和415-b-1各自与逻辑1相关联)，且大于分界410的逻辑状态分布415可与另一逻辑状态相关联(例如，其中逻辑状态分布415-a-2和415-b-2与逻辑0相关联)。在另一实例中，在维持用于单元特性420的范围值的逻辑状态的配置(例如，其中逻辑状态分布415-a-2和415-b-1大体上共同延伸，或在阈值内共同延伸)中，逻辑状态分布415-a-2和415-b-1可各自与逻辑0相关联，且逻辑状态分布415-a-1和415-b-1可各自与逻辑1相关联。在一些实例中，存储器系统可支持这类指配的动态选择，例如从一个分界配置401到另一分界配置401的选择，使在相对较高写入信令下被写入的存储器单元的数量降到最低，或使在一般情况下被写入的存储器单元的数量降到最低，以及其它准则，可在页层级、块层级或平面层级以及其它粒度上进行评估。
95.在一些实例中，通过维持每一分界配置401的单个分界410，覆写方案400可支持以相对更快速或更低复杂性感测方案或电路系统进行覆写。举例来说，覆写方案400可支持与其它slc配置相同或类似读取带宽，包含slc配置或用于可不被配置成支持覆写技术的单层级读取操作的其它技术。
96.存储器系统110可支持根据覆写方案400的实例的任何数量的一或多个覆写分界配置401。举例来说，在支持第二覆写分界配置的配置中，存储器系统110的一部分可确定覆写正在或已经根据分界配置401-b进行操作的存储器单元，所述操作可包含根据分界配置401-c操作这类存储器单元。根据分界配置401-c，可通过施加与包含在逻辑状态分布415-c-1中的存储器单元的第一逻辑状态(例如，逻辑1)相关联的第一写入信号，或通过施加与包含在逻辑状态分布415-c-2中的存储器单元的第二逻辑状态(例如，逻辑0)相关联的第二写入信号，以此编程存储器单元。在这类编程之后，为了评估给定存储器单元是在第一逻辑状态下还是在第二逻辑状态下已被编程，存储器系统110可支持根据分界410-c执行读取操作(例如，评估正被读取的存储器单元的单元特性420的值是低于分界410-c，这可指示逻辑1，还是高于分界410-c，这可指示逻辑0)。在一些情况下，存储器系统110可利用检查失败字节跟踪用于每一连续写入(例如，以确保在连续覆写之后的存取操作的准确性)。
97.在一些实例中，根据连续覆写写入存储器单元(例如，根据分界配置401-b和401-c的编程操作)的持续时间可增加。举例来说，写入信号量值增加可涉及达到较高电压的更长持续时间，或较高存储电荷，或调用存储器单元的物理改变的更长时间，以及其它现象。因此，用于执行编程操作的配置持续时间可针对不同的分界配置401增加，或以其它方式改变。
98.在一些实例中，从一个分界配置401另一分界配置401的分界410之间的单元特性420的差异，或从一个分界配置401到另一分界配置401的最高逻辑状态分布415之间的差异
可被视为阶跃(例如，电压阶跃)。在一些情况下，这类阶跃可被配置为相对小，这可与避免关联于将数据写入到存储器单元的阈值(例如，电压阈值)的超越相关联。此外，通过实施连续分界配置401之间的小阶跃，存储器系统110可支持在不超过这类阈值的情况下更大数量的分界配置401(例如，更大数量的覆写)。
99.在一些实例中，存储器的支持覆写方案400等等的部分可为可根据覆写方案和另一多层级单元配置操作的。举例来说，存储器阵列的可支持根据四个逻辑状态分布415的操作的部分和这类逻辑状态分布415可与(例如，静态地、动态地)在给定时间在其中四个逻辑状态分布415中的每一个可存储四个逻辑状态(例如，逻辑00、逻辑01、逻辑10或逻辑11)中的一个的mlc配置中，或在其中对于每一分界配置401，两个逻辑状态分布415可用于支持逻辑0和逻辑1的slc覆写配置中操作相关联。举例来说，在覆写方案400的逻辑状态分布415的上下文中，可当逻辑状态分布415-a对应于逻辑00，逻辑状态分布415-a-2和415-b-1对应于逻辑01，逻辑状态分布415-b-2和415-c-1对应于逻辑10，且逻辑状态分布415-c-2对应于逻辑11，以及其它关联性时支持mlc配置。在一些此类实例中，分界410-a、410-b和410-c可与支持mlc操作的多层级读取操作或电路系统相关联，且在一些实例中，这类操作或电路系统可在当在覆写方案(例如，slc覆写方案，与一次使用单个分界410有关)中操作时功率消耗减小或读取带宽增加下操作。
100.在一些实例中，可存储器系统110可在确定如何配置或操作存储器装置130的这类部分时考虑这类条件。举例来说，存储器系统110可确定针对相对较高容量、针对较不可能被替换的信息、针对其中读取带宽相对较不重要的信息或操作条件，或针对其中与编程和擦除操作相关联的应力相对较不重要的条件，在mlc模式中操作。在一些实例中，存储器系统110可确定针对更有可能被替换的信息(例如，l2p表、写入助推器缓冲器、奇偶数据)、针对其中读取带宽相对更重要的信息或操作条件，或针对其中与编程和擦除操作相关联的应力相对更重要的条件，在slc覆写模式或其它覆写模式中操作。在一些实例中，存储器系统110可动态地(例如，基于当前操作条件)做出这类确定，或存储器系统110可配置存储器装置130的某些部分在mlc模式中操作，且存储器装置130的特定其它部分或另一存储器装置130在覆写模式中操作。虽然在四个逻辑状态分布415的上下文中进行描述，且在mlc模式和slc分界配置401之间进行权衡，但此类技术可应用于任何数量的逻辑状态分布415和多层级写入配置(例如，tlc写入配置、qlc写入配置)和覆写配置(例如，slc覆写配置、多层级覆写配置)的各种实施方案。
101.在一些情况下，存取操作信令(例如，读取操作信令或写入操作信令、存储器系统控制器115和存储器装置130之间的命令信令)可指示分界配置401，或其分界410(例如，参考电压的指示)。举例来说，命令信令可根据特定分界配置401或分界410引导存储器装置130将逻辑状态写入到存储器单元，或根据特定分界配置401或分界410从存储器单元读取逻辑状态。在一些实例中，分界配置401可受存储器装置130(例如，受本地控制器135)管理，在此情况下，存取操作信令可忽略分界的指示。举例来说，存储器装置130(例如，本地控制器135)可确定用新信息覆写存储器的一部分，可与从一个分界配置401到另一分界配置401的转变(例如，在存储器装置处确定)相关联。
102.在一些情况下，存储器系统110的组件(例如，存储器系统控制器115、本地控制器135)可跟踪覆写数量，或分界配置401或其分界410，以确定在未来覆写中使用哪个分界配
置401。举例来说，可在存储器系统110的组件中的存储器阵列的每部分(例如，每块、每页)存储用于读取偏移的多个模式(例如，a/b/c模式)。在一些情况下，存储器系统110处的固件可跟踪存储于系统中的读取偏移。覆写方案400可使得存储器装置130能够节约一定数量的擦除循环(例如，存储器装置130可以不为了将新数据写入到所述单元而擦除或执行垃圾收集)，或可减小单层级单元编程-擦除周期需求，以及其它益处。
103.图5说明根据本文所公开的实例的支持存储器系统处的覆写的覆写方案500的实例。覆写方案500可包含经擦除状态505，其中在一些情况下，经擦除存储器单元可被视为存储逻辑1(例如，与逻辑状态分布415-d内的单元特性420-a相关联)。覆写方案500还可包含分界配置401-d(例如，初始写入配置)、401-e(例如，第一覆写配置)和401-f(例如，第二覆写配置)。覆写方案500可由参考图1、2和3所描述的存储器系统110的一或多个组件实施。
104.在覆写方案500的实例中，可与单元特性420-a相关地描述分界配置401中的每一个，所述单元特性420-a可为参考图4所描述的单元特性420的实例。分界配置401中的每一个也可与相应逻辑状态分布集415相关联，所述相应逻辑状态分布集415中的每一个可对应于单元特性420-a的与相应逻辑状态相关联的值的分布，且所述相应逻辑状态分布集415中的每一个可与用于在对应逻辑状态下编程存储器单元的相应写入操作配置相关联。分界配置401中的每一个也可与一或多个分界410相关联，其可说明单元特性420-a的支持区分开逻辑状态分布415的值。
105.覆写方案500的实例说明可由存储器系统110实施的支持根据本文所公开的实例的覆写技术的分界配置401的另一进程。举例来说，当执行覆写操作时，一个分界配置401和另一分界配置401之间的转变可涉及存储器阵列的一部分的存储器单元上的一或多个保存操作510(例如，保存单元特性420-a的值，保存逻辑状态)、存储器阵列的部分的存储器单元上的一或多个翻转操作515(例如，改变单元特性420-a的值，翻转逻辑状态)，或其各种组合。在一些实例中，这类转变可涉及评估给定存储器单元的所存储的状态(例如，逻辑状态、单元特性420-a的值)以确定是执行保存操作510还是翻转操作515。举例来说，对于存储器的正被覆写的部分的每一存储器单元，存储器系统110(例如，存储器装置130、本地控制器135)可评估是保存存储于存储器单元处的逻辑状态或单元特性420-a，还是改变存储于存储器单元处的单元特性420-a的逻辑状态。在各种实例中，可对存储器阵列的被标记为存储无效数据的部分执行这类操作，且这类操作随后可将存储器阵列的所述部分标记为存储有效数据而不管是否施加写入信号。
106.在一些实例中，对于存储器阵列的与经擦除状态505相关联的部分，全部存储器单元可在一开始与逻辑状态分布415-d相关联，所述逻辑状态分布415-d可与逻辑1(例如，第一逻辑状态)相关联。为了根据分界配置401-d编程存储器单元，存储器装置130可执行保存操作510-a以将存储器单元确立为存储逻辑1(例如，第一逻辑状态)，或执行翻转操作515-a以将存储器单元确立为存储逻辑0(例如，第二逻辑状态)。在一些实例中，保存操作510-a可与施加第一写入信号(例如，与保存操作510-a或逻辑状态分布415-e-1相关联的写入电压或写入电流、刷新信号)相关联，且翻转操作515-a可与施加第二写入信号(例如，与翻转操作515-a或逻辑状态分布415-e-2相关联的写入电压或写入电流)相关联。在一些实例中，保存操作510-a可与将空或零偏压施加到存储器单元相关联，或可与制止将写入信号施加到存储器单元相关联，进而维持单元特性420-a或已经编程到存储器单元的逻辑状态。
107.在一些实例中，可在不针对所存储逻辑状态或单元特性420-a评估存储器单元的情况下(例如，在执行保存操作510-a或翻转操作515-a之前)，例如当对存储器阵列的部分已经擦除的指示与存储器单元处于已知状态相关联时，执行从经擦除状态505到分界配置401-d的转变。换句话说，对目标存储器单元是执行保存操作510-a还是翻转操作515-a的确定可基于将写入到目标存储器单元的逻辑状态，并且可独立于目标状态存储器单元的当前状态。在对存储器阵列的一部分的相应存储器单元执行保存操作510-a或翻转操作515-a之后，存储器阵列的所述部分可根据分界配置401-d存储数据。为了评估给定存储器单元是已经被编程有逻辑1还是逻辑0，存储器系统110可支持根据分界410-d的读取操作(例如，评估单元特性420-a的值是低于分界410-d，这可指示逻辑1，还是高于分界410-d，这可指示逻辑0)。
108.在各种实施方案中，存储器系统110的一部分可确定覆写存储器阵列的已经根据分界配置401-d操作的部分，所述操作可包含根据分界配置401-e(例如，第一覆写分界配置)操作这类存储器单元。在一些实例中，存储器单元的评估可支持从分界配置401-d到分界配置401-e的覆写转变以确定是执行保存操作510还是翻转操作515。
109.举例来说，为了将存储器单元确立为存储逻辑1，但可首先在读取或其它感测操作中评估存储器单元以确定存储器单元的单元特性420-a的当前逻辑状态或值。如果存储器单元与单元特性420-a的对应于逻辑状态分布415-e-1的逻辑状态或值相关联，那么可执行保存操作510-b以使得单元特性420-a的与写入的存储器单元相关联的值处于逻辑状态分布415-f-1内。保存操作510-b可与施加第一写入信号相关联，或可与制止将写入信号施加到存储器单元相关联。如果存储器单元与单元特性420-a的对应于逻辑状态分布415-e-2的逻辑状态或值相关联，那么可执行翻转操作515-c以使得单元特性420-a的与写入的存储器单元相关联的值处于逻辑状态分布415-f-3内，这说明第二逻辑状态分布415(例如，多个逻辑状态分布415)对应于逻辑1。翻转操作515-c可与施加第三写入信号(例如，与翻转操作515-c或逻辑状态分布415-f-3相关联的写入电压或写入电流)相关联，所述第三写入信号与第一写入信号和第二写入信号二者相比可具有更高量值。
110.在一些实例中，为了将存储器单元确立为存储逻辑0，也可首先在读取或其它感测操作中评估存储器单元以确定存储器单元的单元特性420-a的当前逻辑状态或值。如果存储器单元与单元特性420-a的对应于逻辑状态分布415-e-1的逻辑状态或值相关联，那么可执行翻转操作515-b以使得单元特性420-a的与写入的存储器单元相关联的值处于逻辑状态分布415-f-2内。在一些实施方案中，翻转操作515-b可例如当逻辑状态分布415-e-2和415-f-2大体上共同延伸或在阈值内共同延伸时，与施加第二写入信号相关联。如果存储器单元与单元特性420-a的对应于逻辑状态分布415-e-2的逻辑状态或值相关联，那么可执行保存操作510-c以使得单元特性420-a的与写入的存储器单元相关联的值处于逻辑状态分布415-f-2内。翻转操作515-c也可与施加第二写入信号相关联，或可与制止将写入信号施加到存储器单元相关联。在一些实例中，由于逻辑状态分布415-f-2可与第二写入信号相关联而与存储器单元的前一状态无关，因此可在不评估待写入存储器单元的情况下执行在到分界配置401-e的覆写转变中编程逻辑0的操作。
111.在执行保存操作510-b或510-c或翻转操作515-b或515-c之后，存储器阵列的部分可根据分界配置401-e存储数据。为了评估给定存储器单元是已经被编程有逻辑1还是逻辑
0，存储器系统110可支持根据分界410-e-1和410-e-2的读取操作，这说明针对给定数量的逻辑状态(例如，两个逻辑状态)分界410的数量增加(例如，两个分界410)的实例。在一些实例中，每一分界410-e可与相应读取操作(例如，多个单层级读取，例如当分界410-e说明施加至控制栅极215的参考电压时)相关联。如果存储器系统110确定(例如，在一个读取评估中)存储器单元的单元特性420-a的值低于分界410-e-1，那么存储器系统110可确定存储器单元处于逻辑状态分布415-f-1内(例如，与逻辑状态1相关联)。如果存储器系统110确定存储器单元的单元特性420-a的值高于分界410-e-1，那么根据分界410-e-2的读取评估可支持逻辑状态评估。如果存储器系统110确定存储器单元的单元特性420-a的值低于分界410-e-2，那么存储器系统110可确定存储器单元处于逻辑状态分布415-f-2内(例如，与逻辑状态0相关联)，且如果存储器系统110确定存储器单元的单元特性420-a的值高于分界410-e-2，那么存储器系统110可确定存储器单元处于逻辑状态分布415-f-3内(例如，与逻辑状态1相关联)。虽然在不同操作的上下文中进行描述，但在一些实例中，分界410-e-1和410-e-2可与多层级读取操作或感测电路系统的层级相关联。
112.存储器系统110可支持根据覆写方案500的实例的任何数量的一或多个覆写分界配置401。举例来说，在支持第二覆写分界配置的配置中，存储器系统110的一部分可确定覆写存储器阵列的已经根据分界配置401-e操作的部分，所述操作可包含根据分界配置401-f操作存储器阵列的部分。如所说明，各种保存操作510和翻转操作515可支持从分界配置401-e到分界配置401-f的转变，在根据本文所公开的实例的这类操作之前对存储器单元的评估可支持这类操作。在执行这类操作之后，存储器阵列的部分可根据分界配置401-f存储数据。为了评估给定存储器单元是已经被编程有逻辑1还是逻辑0，存储器系统110可支持根据分界410-f-1、410-f-2和410-f-3的读取操作，可通过各种单层级或多层级技术执行所述读取操作。
113.根据覆写方案500的存储器单元覆写说明将信息写入(例如，覆写)到存储器的先前被写入的部分但无需中介擦除操作的另一实例。举例来说，为了支持在覆写方案500中从一个分界配置401到另一分界配置401的转变，存储器装置130可确定是通过翻转操作515覆写存储器单元还是通过保存操作510保存先前写入的状态。在一些实例中，根据覆写方案500的这类操作可减小施加至存储器单元的写入信号的数量，或减小写入到存储器单元的写入信号的量值，这可减小存储器单元的功率消耗或降级，以及其它优点。虽然此类技术与(例如，与分界配置401-e和401-f中的多层级读取的实施方案有关的)覆写方案相比可与相对较慢读取带宽相关联，但写入操作的发生率和量值减小可与对存储器装置的循环疲乏、单元降级和整体操作寿命的改进(例如，更大tbw、更高编程/擦除耐久性)相关联。
114.虽然覆写方案500的实例说明其中逻辑状态维持在单元特性420-a的相应范围内的技术，但在一些实例中，可通过连续覆写翻转对应于单元特性420-a的相应范围的逻辑状态。在一些实例中，可基于可维持于给定状态中的单元比例例如保存操作510和翻转操作515的比较来确定这类逻辑状态指配，所述比较将引起一个逻辑状态指配对比另一逻辑状态指配。此外，类似于覆写方案400的实例，覆写方案500的逻辑状态分布415中的每一个可与另一多层级单元模式(例如，mlc、tlc或qlc模式)相关联或以其它方式可配置有所述另一多层级单元模式，且存储器系统110或存储器装置130可被配置成取决于各种各个因素或操作条件确定是否根据覆写方案500的一或多个方面操作。
115.在一些实施方案中，存储器系统110可被配置成支持覆写方案400和覆写方案500两者的方面等等，且存储器系统110可被配置成取决于存储器装置130或其部分(例如，针对存储器阵列的一个部分对比另一部分)的性能权衡根据彼此的差异进行操作。在一些实例中，可针对与每一分界配置401的单个或者一致数量的分界410相关联的相对低时延来选择覆写方案400的方面。在一些实例中，可针对与省略写入操作的可能性相关联的相对低功率消耗或相对低疲乏或降级或针对执行相对较低量值写入操作来选择覆写方案500的方面，而不考虑相对更复杂的读取操作。在一些实例中，存储器阵列的每一部分可通过覆写技术的启用或停用进行配置，或通过特定覆写方案或其配置进行配置，其可对应于给定存储器装置130的实施方案的类型，或存储于存储器装置130处的信息的优先级或其它特性，这类特性可适应此类配置的各种粒度。在一些实例中，可针对特定类型的信息，或与特定类型的信息相关联的物理分配(例如l2p表、奇偶校验信息或其它相对瞬态数据)确定或配置此类技术。在一些实例中，此类技术可与“原位”垃圾收集相关联，这可避免与这类垃圾收集相关联的擦除操作。在一些实例中，这类确定可基于相关联固件复杂性、读取干扰的相对倾向、相关联原始位错误率(rber)、读取带宽或时延或助推器缓冲器可用性以及其它考虑因素。
116.图6a说明根据本文所公开的实例的支持存储器系统处的覆写的过程流600的实例。过程流600可由参考图1-3所描述的存储器系统110的一或多个组件实施。举例来说，过程流600的方面可由存储器系统控制器115-a和存储器装置130-c执行或在其间执行。
117.在625处，存储器系统(例如，存储器装置130-c)可执行写入操作以将第一信息存储于(例如，存储器装置130-c的)存储器阵列的一部分处。可根据第一分界(例如，第一电压分界、第一分界配置401)执行写入操作。在一些实例中，可根据初始分界配置401或随后可被覆写的中等覆写分界配置401执行625的写入操作。写入第一信息可与单元特性420的关联于写入的逻辑状态的第一写入信令或值集(例如，电压、电流、电阻)相关联。625处的写入可与逻辑状态数量(例如在slc操作模式中的两个逻辑状态)相关联，且在一些实例中，针对存储器阵列的(例如，可为可在mlc模式、tlc模式或qlc模式等等中操作的)部分，逻辑状态的数量可少于逻辑状态的总可操作数量。625的写入操作可响应于从主机系统105接收的写入命令，或可与存储器管理操作(例如耗损均衡或垃圾收集以及其它实例)相关联。在各种实例中，625的执行写入操作可与存储器系统控制器115-a或存储器装置130-c存储在存储器阵列的部分处执行的覆写数量的指示，或对根据特定分界配置401或其分界410写入存储器阵列的部分的指示相关联。在一些实例中(例如，当响应于来自存储器系统控制器115-a的信令执行625的写入操作时)，625的写入操作可为存储器系统控制器115-a根据覆写分界配置401执行写入操作或其至少一部分的实例。在一些实例中，可对通过覆写方案(例如，覆写方案400或500)分配的存储器的一部分执行这类写入操作，或存储器系统控制器115-a或存储器装置130-c可确定在625处以支持后一覆写的方式执行写入操作，所述方式可基于信息的类型，或所要操作或执行条件(例如，写入带宽、读取带宽、降级配置)以及其它考虑因素。
118.在630处，在一些实例中，存储器系统(例如，存储器系统控制器115-a)可确定覆写存储器阵列的部分。在一些实例中，这类覆写确定可基于与存储器阵列的部分相关联的有效性指示(例如，对存储于存储器阵列的部分处的数据无效或不再需要的指示)。在一些实例中，覆写存储器阵列的部分的确定可与存储于存储器阵列的部分处或将写入到存储器阵
列的部分的信息的类型，或与阵列本身的部分相关联的配置(例如，针对存储器阵列的部分启用覆写的指示)相关联。举例来说，如果存储器阵列的部分与相对瞬态数据(例如，写入助推信息、奇偶校验信息、l2p地址信息)相关联，那么存储器系统控制器115-a可做出覆写已存储于存储器阵列的部分处但尚未被擦除的信息的确定(例如，而非并非执行擦除操作并且用相对非瞬态数据写入存储器阵列的部分)。在一些实例中，存储器系统控制器115-a可确定存储器阵列的部分可用于被覆写(例如，具有可用分界配置401)。在一些实例中，例如当在存储器装置130-c处(例如，响应于接收到写入操作信令)做出是否覆写存储器阵列的一部分的确定时，可省略630的操作。
119.在635处，存储器系统控制器115-a可将写入操作信令(例如，将第二信息写入到存储器装置130-c的存储器阵列的部分的信令)发射到存储器装置130-c。635的写入操作信令可与根据第二分界配置401用第二信息覆写相关联。因此，写入第二信息可与单元特性420的关联于写入的逻辑状态的第二写入信令或值集(例如，电压、电流、电阻)相关联。在一些实例中，635的写入操作信令可包含第二信息和对存储器的一部分处的写入的指示(例如，逻辑地址、物理地址)。在一些情况下(例如，当存储器系统控制器115-a管理针对存储器装置130-a的地址的覆写状态时)，635的写入操作信令可指示分界配置401，或其分界410，或与存储器阵列的部分相关联(例如，对其执行)的覆写数量(例如，作为与用于写入第二信息的写入配置相关联的写入操作信令的前缀、算法限定词前缀)。635的写入操作信令可响应于从主机系统105接收的写入命令，或可与可受存储器系统控制器115-a管理的存储器管理操作(例如耗损均衡或垃圾收集)相关联，以及其它实例。在一些实例中，635的写入操作信令的发射可为存储器系统控制器115-a根据覆写分界配置401执行写入操作或其至少一部分的实例。
120.在一些实例中，在640处，存储器装置130-c可确定用于写入第二信息的分界(例如，电压分界、分界410、分界配置401、第二分界)。在一些实例中，确定的分界可关联于与对第一信息写入的逻辑状态相同数量的逻辑状态(例如，维持slc操作或某一其它多层级单元操作)，但可与不同写入信号量值，或不同分界数量410，以及其它差异相关联。在一些情况下，存储器装置130-c可基于635的写入操作信令的指示确定用于写入第二信息的分界。在一些实例中，存储器装置130-c可基于如存储于存储器装置130-c处的覆写状态或对存储器阵列的部分执行的覆写数量的指示，确定用于写入第二信息的分界。
121.在645处，存储器装置130-c可执行写入操作以存储第二信息(例如，基于635的写入操作信令)，这可根据在640处通过存储器装置130-c确定的分界来执行。645处执行的写入操作可与不同于625处执行的写入操作的分界配置401相关联。举例来说，与645的写入操作相关联的分界配置401可具有不同写入信令，例如用于写入给定逻辑状态的不同电压或电流，或可对应于给定逻辑状态的不同数量的写入信号。在一些实例中，645的写入操作可与具有单元特性420的不同值(例如，不同参考电压)以用于将一个逻辑状态与另一逻辑状态区分开的分界410，或不同数量的逻辑状态分布415或分界410相关联。然而，在一些实例中，645的写入操作和625的写入操作可与根据同一数量的逻辑状态(例如，同一数量的两个或更多个可能逻辑状态)的写入相关联。在一些实例中，可在625的写入操作之后不执行擦除操作的情况下执行645的写入操作。在一些情况下，在执行第二写入操作之后，存储器装置130-c可存储对已根据第二分界配置写入存储器的部分的指示。
122.在一些实例中，645的写入操作可与(例如，根据覆写方案500的一或多个方面)存储于相应存储器单元处的状态评估相关联。举例来说，645的写入操作可包含确定将存储于存储器单元处的逻辑状态并确定存储于存储器单元处的状态是否对应于将存储于存储器单元处的逻辑状态。在一些实例中，此类技术可包含在可与用于典型读取操作中的那些参考电压或其它阈值相同或不同的一或多个参考电压或其它阈值下，对存储器单元执行读取或其它感测操作，并确定与执行读取操作相关联的逻辑状态是否对应于将存储于存储器单元处的逻辑状态。在一些实例中，这类确定可用于选择保存操作510或翻转操作515，以及其它选择。在各种实例中，此类技术可包含更新有效性指示(例如，将存储器阵列的部分识别为具有有效数据)而不考虑写入信号是否施加至各个存储器单元，并且可与不同于关联于在625处写入第一信息的分界配置401的数量的分界410或逻辑状态分布415相关联。
123.图6b说明根据本文所公开的实例的支持读取存储器系统处的存储器的一部分的过程流650的实例。过程流650可由参考图1-3所描述的存储器系统110的一或多个组件实施。举例来说，过程流650的方面可由存储器系统控制器115-b和存储器装置130-d执行或在其间执行。在一些情况下，可为了读取存储器的先前已被覆写的部分而实施过程流650，包含参考图4、5和6a描述的实例。
124.在655处，在一些实例中，存储器系统控制器115-b可(例如，从主机系统105、从主机系统控制器106)接收读取命令。在一些情况下，存储器系统控制器115-b可基于读取命令中的指示确定读取位置。读取命令可与读取存储器装置130-d的存储器阵列的可能已根据逻辑状态数量(例如，两个逻辑状态，例如逻辑0或逻辑1，或超过两个逻辑状态，例如在mlc配置中)被写入的部分的命令相关联。在一些实例中，存储器系统控制器115-b可以不接收读取命令，但可确定用于从存储器装置130-d的读取，例如执行存储器管理操作(例如，垃圾收集、耗损均衡、块引退)，或与从存储器装置130-d读取信息相关联的另一操作的另一条件。
125.在660处，存储器系统控制器115-b可将读取操作信令发射到存储器装置130-d，可在存储器装置130-d处(例如，在本地控制器135处)接收到所述读取操作信令。660的读取操作信令可包含对读取存储器装置130-d的存储器阵列的一部分的指示(例如，与读取命令相关联，如针对存储器管理操作所识别)。在一些实例中，存储器系统控制器115-b可跟踪与存储器阵列的待读取部分相关联的覆写条件(例如，自前一擦除操作以来的写入操作的数量、已发生多少过编程)，或分界配置401或其分界410，且660的读取操作信令可包含与存储器阵列的部分相关联的覆写条件或分界配置401的指示(例如，对存储器阵列的部分是否根据一个分界配置401或另一分界配置401被写入一定数量的逻辑状态的指示、用以指示哪个分界配置或读取电平将用于经过编程数据的读取操作信令的前缀、算法限定词前缀)。在一些其它实例中，存储器系统控制器115-b可以不跟踪这类条件(例如，当在存储器装置130-d处跟踪这类条件时)，使得可从660的读取操作信令中省略条件的指示。
126.在665处，存储器装置130-d可选择分界(例如，电压分界、参考电压、分界410的值、分界410的数量、多层级读取电路系统的层级数量)。在一些实例中，存储器装置130-d可基于660的读取操作信令的指示(例如，对存储器阵列的部分是否根据一个分界配置401或另一分界配置401被写入一定数量的逻辑状态的指示)在分界集当中执行选择。在一些其它实例中，存储器装置130-d可跟踪与存储器阵列的待读取部分相关联的覆写条件(例如，自前
一擦除操作以来的写入操作的数量)，或分界配置401或其分界410，并且可基于存储于存储器装置130-d处的指示选择分界。在一些实例中，这类选择可基于自存储器阵列的部分上的前一擦除操作以来对存储器阵列的部分执行的写入操作的数量，或存储器阵列的部分是否在写入目标信息之前经擦除的确定。在一些实例中，这类选择可包含确定是使用一个参考电压还是另一参考电压来区分逻辑状态，或确定针对给定数量的逻辑状态的分界410的数量，可包含等于或大于逻辑状态数量的分界数量。在一些情况下，存储器系统控制器115-b可基于读取位置确定分界。举例来说，在一些情况下，存储器系统控制器115-b可基于存储器的部分处的写入操作历史(例如，存储器系统控制器115-b在先前自最后一个擦除操作以来已发送多少次在存储器的部分处进行写入或覆写的命令)确定是否根据第一分界或第二分界执行读取。
127.在670处，存储器装置130-d可根据在665处所选择的分界执行读取操作。在一些情况下，取决于存储器阵列的部分处的覆写数量(例如，根据覆写方案400或覆写方案500执行的覆写数量)存储器装置130-d可根据可与单个分界410相关联，或可与多个分界410(例如，根据n-1个读取电平，其中n是覆写数目)相关联的初始分界配置401或覆写分界配置，执行读取操作。在一些情况下，这类操作可涉及一或多个单层级读取操作或感测电路，或可涉及多层级读取操作或电路系统。
128.图7说明根据本文所公开的实例的支持存储器系统处的覆写的覆写映射700的实例。覆写映射700可包含第一地址块705-a、第二地址块705-b和组合地址块705-c，这可指存储器装置130的逻辑或物理地址组。在一些实例中，地址块705中的每一个可为参考图3所描述的块360的实例。
129.在覆写映射700的实例中，每一地址块705可指存储器阵列(例如，存储器单元集305)的已经被写入数据的部分，所述写入可包含根据覆写方案(例如，根据覆写方案400或500的一或多个方面)的写入。举例来说，第一地址块705-a可包含有效数据720-a和无效数据725-a，且第二地址块705-b可包含有效数据720-b和无效数据725-b。在一些实例中，无效数据725可为过时(例如，归因于数据的较新或经更新版本存储于不同位置处，或不再需要所述数据)的数据。在一些实例中，有效数据720可为存储于存储器装置130处的数据的最新版本。在一些情况下，写入到地址块705的数据可包含是否是有效数据720的指示(例如，写入时间戳)。在一些情况下，第一地址块705处的数据的不同子部分可在不同时间变得无效，这可能导致有效数据720和无效数据725的混搭。
130.在一些情况下，为了实现对存储器的部分的重新使用，存储器系统110或存储器装置130可执行垃圾收集以整合一个地址块705处的有效数据720，这可释放另一地址块705以用于擦除和写入新数据。举例来说，为了使第一地址块705-a可用于新信息，有效数据720-a可被读取和写入到另一位置，使得可擦除整个第一地址块705-a(例如，根据擦除粒度)。在一些实例中，存储器系统110可将来自一个地址块705的有效数据720附加到另一地址块705的自擦除操作以来具有尚未被写入的可用方位的末端。然而，在一些实例中，这类信息移动和后续擦除可与信息传送时延、功率消耗加偏压，或相关联存储器单元的可使存储器单元降级或者引起性能降级的其它操作相关联。在一些实例中，实施用于这类存储器管理技术的覆写方案的一或多个方面可提高存储器利用率或效率，减小功率消耗，或减小存储器装置130的降级。
131.举例来说，为了整合有效数据720-a和有效数据720-b，存储器系统110的一或多个组件可实施覆写方案400或覆写方案500的方面以直接覆写无效数据725。在各种实例中，此类技术可包含将有效数据720-a移动到第二地址块705-b(例如，移动到与无效数据725-b相关联的地址)，或将有效数据720-b移动到第一地址块705-a(例如，移动到与无效数据725-a相关联的地址)。在一些情况下，为了支持这些和其它替代方案之间的评估，存储器系统110可比较一或多个地址块705的有效数据720与无效数据725的比率，或有效地址计数(vac)，这可与选择用于读取有效数据720的目标地址块705进行重定位(例如，以打开地址块705用于擦除)，或选择用于写入有效数据720的目标地址块705进行重定位，或这两者相关联。在一些实例中，这类评估可包含地址块705的覆写条件(例如，地址块705的一部分是否已经覆写、地址块705的一部分是否可用于另外的覆写)或地址块705的耗损均衡条件(例如，存取总数量或降级或可用寿命的其它指示)，以及其它考虑因素的确定。在一些情况下，存储器系统110可将这类比较作为迭代过程来执行，以在具有最有效数据的地址块处执行数个覆写。
132.在示出的实例中，第一地址块705-a可与更大数量或比例的有效数据720(例如，有效数据720-a的数量大于有效数据720-b的数量，有效数据720-a与无效数据725-a的比率大于有效数据720-b与无效数据725-b的比率)相关联。因此，假设这类覆写可用或者被支持，可更高效地(例如，使用较少存取操作，使用较少系统资源)从第二地址块705-b读取有效数据720-b(例如，根据过程流650，根据覆写方案400或500的一或多个方面)，并且有效数据720-b写入到与无效数据725-a相关联的地址(例如，根据过程流600，根据覆写方案400或500的一或多个方面)。在此实例中，组合地址块705-c可与存储器阵列的与第一地址块705-a相同的物理地址相关联，且在这类传送之后，与第二地址块705-b相关联的物理地址可用于被擦除，或根据覆写方案400或500的一或多个方面被整体覆写。举例来说，在将有效数据720-b重定位之后，可根据擦除操作擦除与第二地址块705-b相关联的物理地址，这可与重置对应有效性指示和覆写条件指示相关联。通过实施此类技术，垃圾收集可被简化或施加较少存储器降级(例如，通过去除擦除无效数据725-a或整体擦除第一地址块705-a的步骤)，或可提高存储器利用率(例如，通过覆写而非附加数据)，以及其它益处。在一些实例中，从第二地址块705-b移动的信息可与不同识别符(例如，前缀、覆写识别符)相关联，例如为组合地址块705-c中的有效数据720-b指配逻辑块地址(lba)“b”识别符(例如，根据覆写分界配置401)，同时可为组合地址块705-c中的有效数据720-a指配lba“a”(例如，根据初始分界配置401，其可与没有更新停留在原位的这类数据的地址或映射相关联)。
133.虽然在垃圾收集操作的上下文中描述覆写映射700的某些方面，但覆写映射700说明所描述的可实施于其它存储器管理操作(或更一般来说，任何写入操作)中的覆写技术的益处。举例来说，因为与无效数据725相关联的地址仍可用于覆写，所以可能无需空的块170或其部分来写入新信息。因此，存储器装置130中的可用空间可不受限于那些已经擦除或从未被编程的单元，这可提高存储器装置130用于存储新信息的可用性。在一些实例中，可用性的这类增加可为减小实施于存储器装置130处的超量配给的量的一个实例(例如，以支持重定位信息或擦除块170的给定灵活性)，并且可增加这类瞬态信息作为l2p表、写入助推器缓冲器、奇偶校验信息等的可用性。此外，通过减小擦除操作的数量，或在减小的写入信号量值下实施写入操作，或这两者，存储器单元可引起较小应力、疲乏或其它降级，且相应地
可支持更大tbw额定值，或更大编程/擦除耐久性额定值，以及其它益处。在一些实例中，存储器单元的相对更长的操作寿命可减小块引退的程度，这可为减小实施于存储器装置130处的超量配给的量的另一实例(例如，以支持给定设计寿命)。
134.图8示出根据本文所公开的实例的支持存储器系统处的覆写的存储器装置820的框图800。存储器装置820可为如参考图1到7描述的存储器装置的方面的实例。存储器装置820或其各种组件可以是用于执行如本文所描述的存储器系统处的覆写的各个方面的装置的实例。举例来说，存储器装置820可包含逻辑状态评估组件825、逻辑状态比较组件830、覆写操作组件835、写入操作组件840、覆写评估组件845、信号接收组件850、擦除评估组件855、读取操作组件860、覆写指示组件865、有效性指示组件870，或其任何组合。这些组件中的每一个可直接或间接地(例如经由一或多个总线)彼此通信。
135.在一些实例中，逻辑状态评估组件825可配置为或以其它方式支持用于确定将存储于存储器单元处的逻辑状态的装置。逻辑状态比较组件830可配置为或以其它方式支持用于确定存储于所述存储器单元处的状态是否对应于将存储于所述存储器单元处的所述逻辑状态的装置。覆写操作组件835可配置为或以其它方式支持用于至少部分地基于确定存储于所述存储器单元处的所述状态不对应于将存储于所述存储器单元处的所述逻辑状态，施加与写入所述逻辑状态相关联的第一写入偏压的装置，所述第一写入偏压大于与写入所述逻辑状态相关联的第二写入偏压。
136.在一些实例中，逻辑状态评估组件825可配置为或以其它方式支持用于确定将存储于第二存储器单元处的逻辑状态的装置。在一些实例中，逻辑状态评估组件825可配置为或以其它方式支持用于确定存储于所述第二存储器单元处的状态是否对应于将存储于所述第二存储器单元处的所述逻辑状态的装置。在一些实例中，覆写操作组件835可配置为或以其它方式支持用于至少部分地基于确定存储于所述第二存储器单元处的所述状态对应于将存储于所述第二存储器单元处的所述逻辑状态，制止将写入偏压施加到所述第二存储器单元的装置。
137.在一些实例中，有效性指示组件870可配置为或以其它方式支持用于在不将写入偏压施加到所述第二存储器单元的情况下，更新与所述第二存储器单元相关联的有效性指示的装置。
138.在一些实例中，为了支持确定存储于所述存储器单元处的所述状态是否对应于将存储于所述存储器单元处的所述逻辑状态，读取操作组件860可配置为或以其它方式支持用于对所述存储器单元执行读取操作的装置。在一些实例中，为了支持确定存储于所述存储器单元处的所述状态是否对应于将存储于所述存储器单元处的所述逻辑状态，逻辑状态评估组件825可配置为或以其它方式支持用于确定与执行所述读取操作相关联的逻辑状态是否对应于将存储于所述存储器单元处的所述逻辑状态的装置。
139.在一些实例中，用于确定存储于所述存储器单元处的所述状态是否对应于将存储于所述存储器单元处的所述逻辑状态的所述读取操作可与第一参考电压相关联，所述第一参考电压不同于在施加所述第一写入偏压之后用于读取所述存储器单元的第二参考电压。
140.在一些实例中，所述存储器单元包含nand存储元件。
141.在一些实例中，写入操作组件840可配置为或以其它方式支持用于根据逻辑状态之间的第一数量的电压分界，使用一数量的逻辑状态将第一信息存储于所述存储器阵列的
一部分处的装置。覆写评估组件845可配置为或以其它方式支持用于确定是否用第二信息覆写所述存储器阵列的所述部分的装置。在一些实例中，覆写操作组件835可配置为或以其它方式支持用于至少部分地基于确定覆写所述存储器阵列的所述部分并且根据逻辑状态之间的大于所述电压分界的第一数量的第二数量的电压分界，使用所述数量的逻辑状态将所述第二信息存储于所述存储器阵列的所述部分处的装置。
142.在一些实例中，根据所述第一数量的电压分界的存储可与施加用于存储第一逻辑状态的第一写入偏压和施加用于存储第二逻辑状态的大于所述第一写入偏压的第二写入偏压相关联。在一些实例中，根据所述第二数量的电压分界的存储可与施加用于存储所述第一逻辑状态的大于所述第二写入偏压的第三写入偏压相关联。
143.在一些实例中，根据所述第二数量的电压分界的存储可与制止施加用于存储所述第一逻辑状态的所述第一写入偏压相关联。
144.在一些实例中，根据所述第二数量的电压分界的存储与施加用于存储所述第二逻辑状态的所述第二写入偏压相关联。
145.在一些实例中，读取根据所述第一数量的电压分界存储的信息可与用于将所述第一逻辑状态和所述第二逻辑状态区分开的第一参考电压相关联。在一些实例中，读取根据所述第二数量的电压分界存储的信息可与用于将所述第一逻辑状态和所述第二逻辑状态区分开的所述第一参考电压和第二参考电压相关联。
146.在一些实例中，读取根据所述第二数量的电压分界存储的信息可至少部分地基于覆写数量的指示。
147.在一些实例中，覆写评估组件845可配置为或以其它方式支持用于确定在根据逻辑状态之间的所述第二数量的电压分界存储所述第二信息之后，是否用第三信息覆写所述存储器阵列的所述部分的装置。在一些实例中，覆写操作组件835可配置为或以其它方式支持用于至少部分地基于确定用所述第三信息覆写所述存储器阵列的所述部分并且根据逻辑状态之间的大于所述电压分界的第二数量的第三数量的电压分界，使用所述数量的逻辑状态将所述第三信息存储于所述存储器阵列的所述部分处的装置。
148.在一些实例中，根据所述第三数量的电压分界的存储可与施加用于存储所述第二逻辑状态的大于所述第三写入偏压的第四写入偏压相关联。
149.在一些实例中，根据所述第三数量的电压分界的存储可与制止施加用于存储所述第二逻辑状态的所述第二写入偏压相关联。
150.在一些实例中，根据所述第三数量的电压分界的存储可与制止施加用于存储所述第一逻辑状态的所述第三写入偏压相关联。
151.在一些实例中，覆写指示组件865可配置为或以其它方式支持用于至少部分地基于根据所述第二数量的电压分界存储所述第二信息，存储对所述存储器阵列的所述部分已经覆写的指示的装置。
152.在一些实例中，信号接收组件850可配置为或以其它方式支持用于接收指示从所述存储器阵列的一部分读取第一信息的信令的装置，所述第一信息被写入有一定数量的逻辑状态。擦除评估组件855可配置为或以其它方式支持用于确定所述存储器阵列的所述部分是否在第二信息写入到所述存储器阵列的所述部分之后并且在所述第一信息写入到所述存储器阵列的所述部分之前经擦除的装置。读取操作组件860可配置为或以其它方式支
持用于至少部分地基于确定所述存储器阵列的所述部分未经擦除并且根据等于或大于所述逻辑状态数量的电压分界数量，从所述存储器阵列的所述部分读取所述第一信息的装置。
153.在一些实例中，为了支持读取所述第一信息，读取操作组件860可配置为或以其它方式支持用于至少部分地基于存取所述存储器阵列的所述部分的存储器单元，产生读取电压的装置。在一些实例中，为了支持读取所述第一信息，逻辑状态评估组件825可配置为或以其它方式支持用于至少部分地基于所述读取电压确定所述存储器单元所存储的逻辑状态的装置。在一些实例中，为了确定所述逻辑状态，逻辑状态评估组件825可配置为或以其它方式支持用于以下操作的装置：在所述读取电压小于所述数量的电压分界中的第一电压分界的情况下确定第一逻辑状态，在所述读取电压处于所述数量的电压分界中的所述第一电压分界和第二电压分界之间的情况下确定第二逻辑状态；和在所述读取电压大于所述第二电压分界的情况下确定所述第一逻辑状态。
154.在一些实例中，为了支持读取所述第一信息，读取操作组件860可配置为或以其它方式支持用于至少部分地基于存取所述存储器阵列的所述部分的存储器单元，产生读取电压的装置。在一些实例中，为了支持读取所述第一信息，逻辑状态评估组件825可配置为或以其它方式支持用于至少部分地基于所述读取电压确定所述存储器单元所存储的逻辑状态的装置。在一些实例中，为了确定所述逻辑状态，逻辑状态评估组件825可配置为或以其它方式支持用于以下操作的装置：在所述读取电压小于所述数量的电压分界中的第一电压分界的情况下确定第一逻辑状态；在所述读取电压处于所述数量的电压分界中的所述第一电压分界和第二电压分界之间的情况下确定第二逻辑状态；在所述读取电压处于所述数量的电压分界中的所述第二电压分界和第三电压分界之间的情况下确定所述第一逻辑状态；和在所述读取电压大于所述第三电压分界的情况下确定所述第二逻辑状态。
155.图9示出说明根据本文所公开的实例的支持存储器系统处的覆写的方法900的流程图。方法900的操作可由如本文所描述的存储器装置或其组件实施。举例来说，可由如参考图1到8所描述的存储器装置执行方法900的操作。在一些实例中，存储器装置可执行指令集以控制装置的功能元件执行下文所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。
156.在905处，所述方法可包含确定将存储于存储器单元处的逻辑状态。可根据本文所公开的实例执行905的操作。在一些实例中，可由参考图8所描述的逻辑状态评估组件825执行905的操作的方面。
157.在910处，所述方法可包含确定存储于所述存储器单元处的状态是否对应于将存储于所述存储器单元处的所述逻辑状态。可根据本文所公开的实例执行910的操作。在一些实例中，可由参考图8所描述的逻辑状态比较组件830执行910的操作的方面。
158.在915处，所述方法可包含至少部分地基于确定存储于所述存储器单元处的所述状态不对应于将存储于所述存储器单元处的所述逻辑状态，施加与写入所述逻辑状态相关联的第一写入偏压，所述第一写入偏压大于与写入所述逻辑状态相关联的第二写入偏压。可根据本文所公开的实例执行915的操作。在一些实例中，可由参考图8所描述的覆写操作组件835执行915的操作的方面。
159.在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法900。所述
设备可包含用于以下操作的特征、电路系统、逻辑、装置或指令(例如，非暂时性计算机可读媒体存储的可由处理器执行的指令)：确定将存储于存储器单元处的逻辑状态；确定存储于所述存储器单元处的状态是否对应于将存储于所述存储器单元处的所述逻辑状态；和至少部分地基于确定存储于所述存储器单元处的所述状态不对应于将存储于所述存储器单元处的所述逻辑状态，施加与写入所述逻辑状态相关联的第一写入偏压，所述第一写入偏压大于与写入所述逻辑状态相关联的第二写入偏压。
160.本文中描述的方法900和设备的一些实例可另外包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令：确定将存储于第二存储器单元处的逻辑状态；确定存储于所述第二存储器单元处的状态是否对应于将存储于所述第二存储器单元处的所述逻辑状态；和至少部分地基于确定存储于所述第二存储器单元处的所述状态对应于将存储于所述第二存储器单元处的所述逻辑状态，制止将写入偏压施加到所述第二存储器单元。
161.本文中描述的方法900和设备的一些实例可另外包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令：在不将写入偏压施加到所述第二存储器单元的情况下，更新与所述第二存储器单元相关联的有效性指示。
162.在本文中描述的方法900和设备的一些实例中，确定存储于所述存储器单元处的所述状态是否对应于将存储于所述存储器单元处的所述逻辑状态可包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令：对所述存储器单元执行读取操作；和确定与执行所述读取操作相关联的逻辑状态是否对应于将存储于所述存储器单元处的所述逻辑状态。
163.在本文中描述的方法900和设备的一些实例中，用于确定存储于所述存储器单元处的所述状态是否对应于将存储于所述存储器单元处的所述逻辑状态的所述读取操作可与第一参考电压相关联，所述第一参考电压可不同于在施加所述第一写入偏压之后用于读取所述存储器单元的第二参考电压。
164.在本文中描述的方法900和设备的一些实例中，所述存储器单元包含nand存储元件。
165.图10示出说明根据本文所公开的实例的支持存储器系统处的覆写的方法1000的流程图。方法1000的操作可由本文所述的存储器装置或其组件实施。举例来说，方法1000的操作可由参考图1到8所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制装置的功能元件执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的各方面。
166.在1005处，所述方法可包含根据逻辑状态之间的第一数量的电压分界，使用一数量的逻辑状态将第一信息存储于所述存储器阵列的一部分处。可根据本文所公开的实例执行1005的操作。在一些实例中，可由参考图8所描述的写入操作组件840执行1005的操作的方面。
167.在1010处，所述方法可包含确定是否用第二信息覆写所述存储器阵列的所述部分。可根据如本文中所公开的实例执行1010的操作。在一些实例中，可由参考图8所描述的覆写评估组件845执行1010的操作的方面。
168.在1015处，所述方法可包含至少部分地基于确定覆写所述存储器阵列的所述部分并且根据逻辑状态之间的大于所述电压分界的第一数量的第二数量的电压分界，使用所述数量的逻辑状态将所述第二信息存储于所述存储器阵列的所述部分处。可根据本文所公开
的实例执行1015的操作。在一些实例中，可由参考图8所描述的覆写操作组件835执行1015的操作的方面。
169.在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法1000。所述设备可包含用于以下操作的特征、电路系统、逻辑、装置或指令(例如，非暂时性计算机可读媒体存储的可由处理器执行的指令)：根据逻辑状态之间的第一数量的电压分界，使用一数量的逻辑状态将第一信息存储于所述存储器阵列的一部分处；确定是否用第二信息覆写所述存储器阵列的所述部分；和至少部分地基于确定覆写所述存储器阵列的所述部分并且根据逻辑状态之间的大于所述电压分界的第一数量的第二数量的电压分界，使用所述数量的逻辑状态将所述第二信息存储于所述存储器阵列的所述部分处。
170.在本文中描述的方法1000和设备的一些实例中，根据所述第一数量的电压分界的存储可与施加用于存储第一逻辑状态的第一写入偏压和施加用于存储第二逻辑状态的大于所述第一写入偏压的第二写入偏压相关联，且根据所述第二数量的电压分界的存储可与施加用于存储所述第一逻辑状态的大于所述第二写入偏压的第三写入偏压相关联。
171.在本文中描述的方法1000和设备的一些实例中，根据所述第二数量的电压分界的存储可与制止施加用于存储所述第一逻辑状态的所述第一写入偏压相关联。
172.在本文中描述的方法1000和设备的一些实例中，根据所述第二数量的电压分界的存储可与施加用于存储所述第二逻辑状态的所述第二写入偏压相关联。
173.在本文中描述的方法1000和设备的一些实例中，读取根据所述第一数量的电压分界存储的信息可与用于将所述第一逻辑状态和所述第二逻辑状态区分开的第一参考电压相关联，且读取根据所述第二数量的电压分界存储的信息可与用于将所述第一逻辑状态和所述第二逻辑状态区分开的所述第一参考电压和第二参考电压相关联。
174.在本文中描述的方法1000和设备的一些实例中，读取根据所述第二数量的电压分界存储的信息可至少部分地基于覆写数量的指示。
175.本文中描述的方法1000和设备的一些实例可另外包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令：确定在根据逻辑状态之间的所述第二数量的电压分界存储所述第二信息之后，是否用第三信息覆写所述存储器阵列的所述部分；和至少部分地基于确定用所述第三信息覆写所述存储器阵列的所述部分并且根据逻辑状态之间的可大于所述电压分界的第二数量的第三数量的电压分界，使用所述数量的逻辑状态将所述第三信息存储于所述存储器阵列的所述部分处。
176.在本文中描述的方法1000和设备的一些实例中，根据所述第三数量的电压分界的存储可与施加用于存储所述第二逻辑状态的大于所述第三写入偏压的第四写入偏压相关联。
177.在本文中描述的方法1000和设备的一些实例中，根据所述第三数量的电压分界的存储可与制止施加用于存储所述第二逻辑状态的所述第二写入偏压相关联。
178.在本文中描述的方法1000和设备的一些实例中，根据所述第三数量的电压分界的存储可与制止施加用于存储所述第一逻辑状态的所述第三写入偏压相关联。
179.本文中描述的方法1000和设备的一些实例可另外包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令：至少部分地基于根据所述第二数量的电压分界存储所述第二信息，存储对所述存储器阵列的所述部分已经覆写的指示。
180.图11示出说明根据本文所公开的实例的支持存储器系统处的覆写的方法1100的流程图。方法1100的操作可由本文所述的存储器装置或其组件实施。举例来说，方法1100的操作可由参考图1到8所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制装置的功能元件执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的各方面。
181.在1105处，所述方法可包含接收指示从所述存储器阵列的一部分读取第一信息的信令，所述第一信息被写入有一定数量的逻辑状态。可根据本文所公开的实例执行1105的操作。在一些实例中，可由参考图8所描述的信号接收组件850执行1105的操作的方面。
182.在1110处，所述方法可包含确定所述存储器阵列的所述部分是否在第二信息写入到所述存储器阵列的所述部分之后并且在所述第一信息写入到所述存储器阵列的所述部分之前经擦除。可根据本文所公开的实例执行1110的操作。在一些实例中，可由参考图8所描述的擦除评估组件855执行1110的操作的方面。
183.在1115处，所述方法可包含至少部分地基于确定所述存储器阵列的所述部分未经擦除并且根据等于或大于所述逻辑状态数量的电压分界数量，从所述存储器阵列的所述部分读取所述第一信息。可根据本文所公开的实例执行1115的操作。在一些实例中，可由参考图8所描述的读取操作组件860执行1115的操作的方面。
184.在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法1100。所述设备可包含用于以下操作的特征、电路系统、逻辑、装置或指令(例如，非暂时性计算机可读媒体存储的可由处理器执行的指令)：接收指示从所述存储器阵列的一部分读取第一信息的信令，所述第一信息被写入有一定数量的逻辑状态；确定所述存储器阵列的所述部分是否在第二信息写入到所述存储器阵列的所述部分之后并且在所述第一信息写入到所述存储器阵列的所述部分之前经擦除；和至少部分地基于确定所述存储器阵列的所述部分未经擦除并且根据等于或大于所述逻辑状态数量的电压分界数量，从所述存储器阵列的所述部分读取所述第一信息。
185.在本文中描述方法1100和设备的一些实例中，读取第一信息可包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令：至少部分地基于存取所述存储器阵列的所述部分的存储器单元，产生读取电压；和至少部分地基于所述读取电压确定所述存储器单元所存储的逻辑状态，其中确定所述逻辑状态包含在所述读取电压小于所述数量的电压分界中的第一电压分界的情况下确定第一逻辑状态；在所述读取电压处于所述数量的电压分界中的所述第一电压分界和第二电压分界之间的情况下确定第二逻辑状态；和在所述读取电压大于所述第二电压分界的情况下确定所述第一逻辑状态。
186.在本文中描述方法1100和设备的一些实例中，读取第一信息可包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令：至少部分地基于存取所述存储器阵列的所述部分的存储器单元，产生读取电压；和至少部分地基于所述读取电压确定所述存储器单元所存储的逻辑状态，其中确定所述逻辑状态包含在所述读取电压小于所述数量的电压分界中的第一电压分界的情况下确定第一逻辑状态；在所述读取电压处于所述数量的电压分界中的所述第一电压分界和第二电压分界之间的情况下确定第二逻辑状态；在所述读取电压处于所述数量的电压分界中的所述第二电压分界和第三电压分界之间的情况下确定所述第一逻辑状态；和在所述读取电压大于所述第三电压分界的情况下确定所述第二逻辑状态。
187.应注意，上文所描述的方法描述了可能的实施方案，且操作和步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。另外，可组合来自所述方法中的两种或更多种的部分。
188.描述一种设备。所述设备可包含具有多个存储器单元的存储器阵列和与所述存储器阵列耦合的控制器。所述控制器可被配置成致使所述设备：确定将存储于所述多个存储器单元中的存储器单元处的逻辑状态；确定存储于所述存储器单元处的状态是否对应于将存储于所述存储器单元处的所述逻辑状态；和至少部分地基于确定存储于所述存储器单元处的所述状态不对应于将存储于所述存储器单元处的所述逻辑状态，施加与写入所述逻辑状态相关联的第一写入偏压，所述第一写入偏压大于与写入所述逻辑状态相关联的第二写入偏压。
189.在所述设备的一些实例中，所述控制器可被进一步配置成致使所述设备确定将存储于所述多个存储器单元中的第二存储器单元处的逻辑状态；确定存储于所述第二存储器单元处的状态是否对应于将存储于所述第二存储器单元处的所述逻辑状态；和至少部分地基于确定存储于所述第二存储器单元处的所述状态对应于将存储于所述第二存储器单元处的所述逻辑状态，制止将写入偏压施加到所述第二存储器单元。
190.在所述设备的一些实例中，所述控制器可被进一步配置成致使所述设备在不将写入偏压施加到所述第二存储器单元的情况下，更新与所述第二存储器单元相关联的有效性指示。
191.在所述设备的一些实例中，为了确定存储于所述存储器单元处的所述状态是否对应于将存储于所述存储器单元处的所述逻辑状态，所述控制器可被配置成致使所述设备：对所述存储器单元执行读取操作；和确定与执行所述读取操作相关联的逻辑状态是否对应于将存储于所述存储器单元处的所述逻辑状态。
192.在所述设备的一些实例中，用于确定存储于所述存储器单元处的所述状态是否对应于将存储于所述存储器单元处的所述逻辑状态的所述读取操作可与第一参考电压相关联，所述第一参考电压不同于在施加所述第一写入偏压之后用于读取所述存储器单元的第二参考电压。
193.在所述设备的一些实例中，所述存储器单元可包含nand存储元件。
194.描述一种设备。所述设备可包含具有多个存储器单元的存储器阵列和与所述存储器阵列耦合的控制器。所述控制器可被配置成致使所述设备根据逻辑状态之间的第一数量的电压分界，使用一数量的逻辑状态将第一信息存储于所述存储器阵列的一部分处；确定是否用第二信息覆写所述存储器阵列的所述部分；和至少部分地基于确定覆写所述存储器阵列的所述部分并且根据逻辑状态之间的大于所述电压分界的第一数量的第二数量的电压分界，使用所述数量的逻辑状态将所述第二信息存储于所述存储器阵列的所述部分处。
195.在所述设备的一些实例中，所述根据所述第一数量的电压分界的存储配置可与施加用于存储第一逻辑状态的第一写入偏压和施加用于存储第二逻辑状态的大于所述第一写入偏压的第二写入偏压相关联，且所述根据所述第二数量的电压分界的存储配置可与施加用于存储所述第一逻辑状态的大于所述第二写入偏压的第三写入偏压相关联。
196.在所述设备的一些实例中，根据所述第二数量的电压分界的存储可与制止施加用于存储所述第一逻辑状态的所述第一写入偏压相关联。
197.在所述设备的一些实例中，所述根据所述第二数量的电压分界的存储配置可与施加用于存储所述第二逻辑状态的所述第二写入偏压相关联。
198.在所述设备的一些实例中，所述控制器可被配置成致使所述设备：至少部分地基于用于将所述第一逻辑状态和所述第二逻辑状态区分开的第一参考电压，读取根据所述第一数量的电压分界存储的信息；和至少部分地基于用于将所述第一逻辑状态和所述第二逻辑状态区分开的所述第一参考电压和第二参考电压，读取根据所述第二数量的电压分界存储的信息。
199.在所述设备的一些实例中，所述用于读取根据所述第二数量的电压分界存储的信息的配置可至少部分地基于覆写数量的指示。
200.在所述设备的一些实例中，所述控制器可被进一步配置成致使所述设备：确定在根据逻辑状态之间的所述第二数量的电压分界存储所述第二信息之后，是否用第三信息覆写所述存储器阵列的所述部分；和至少部分地基于确定用所述第三信息覆写所述存储器阵列的所述部分并且根据逻辑状态之间的大于所述电压分界的第二数量的第三数量的电压分界，使用所述数量的逻辑状态将所述第三信息存储于所述存储器阵列的所述部分处。
201.在所述设备的一些实例中，所述根据所述第三数量的电压分界的存储配置可与施加用于存储所述第二逻辑状态的大于所述第三写入偏压的第四写入偏压相关联。
202.在所述设备的一些实例中，所述根据所述第三数量的电压分界的存储配置可与制止施加用于存储所述第二逻辑状态的所述第二写入偏压相关联。
203.在所述设备的一些实例中，所述根据所述第三数量的电压分界的存储配置可与制止施加用于存储所述第一逻辑状态的所述第三写入偏压相关联。
204.在所述设备的一些实例中，所述控制器可被进一步配置成致使所述设备至少部分地基于根据所述第二数量的电压分界存储所述第二信息，存储对所述存储器阵列的所述部分已经覆写的指示。
205.描述一种设备。所述设备可包含具有多个存储器单元的存储器阵列和与所述存储器阵列耦合的控制器。所述控制器可被配置成致使所述设备：接收指示从所述存储器阵列的一部分读取第一信息的信令，所述第一信息被写入有一定数量的逻辑状态；确定所述存储器阵列的所述部分是否在第二信息写入到所述存储器阵列的所述部分之后并且在所述第一信息写入到所述存储器阵列的所述部分之前经擦除；和至少部分地基于确定所述存储器阵列的所述部分未经擦除并且根据等于或大于所述逻辑状态数量的电压分界数量，从所述存储器阵列的所述部分读取所述第一信息。
206.在所述设备的一些实例中，为了读取所述第一信息，所述控制器可被配置成致使所述设备：至少部分地基于存取所述存储器阵列的所述部分的存储器单元，产生读取电压；和至少部分地基于所述读取电压确定所述存储器单元所存储的逻辑状态。在一些实例中，为了确定所述逻辑状态，所述控制器可被配置成致使所述设备：在所述读取电压小于所述数量的电压分界中的第一电压分界的情况下确定第一逻辑状态；在所述读取电压处于所述数量的电压分界中的所述第一电压分界和第二电压分界之间的情况下确定第二逻辑状态；和在所述读取电压大于所述第二电压分界的情况下确定所述第一逻辑状态。
207.在所述设备的一些实例中，为了读取所述第一信息，所述控制器可被配置成致使所述设备：至少部分地基于存取所述存储器阵列的所述部分的存储器单元，产生读取电压；
和至少部分地基于所述读取电压确定所述存储器单元所存储的逻辑状态。在一些实例中，为了确定所述逻辑状态，所述控制器可被配置成致使所述设备：在所述读取电压小于所述数量的电压分界中的第一电压分界的情况下确定第一逻辑状态；在所述读取电压处于所述数量的电压分界中的所述第一电压分界和第二电压分界之间的情况下确定第二逻辑状态；在所述读取电压处于所述数量的电压分界中的所述第二电压分界和第三电压分界之间的情况下确定所述第一逻辑状态；和在所述读取电压大于所述第三电压分界的情况下确定所述第二逻辑状态。
208.可使用多种不同技术和技艺中的任一种来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信令说明为单个信号；然而，信号可表示信号的总线，其中所述总线可具有多种位宽度。
209.术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。
210.术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传达，在闭路关系中，信号能够通过导电路径在组件之间传达。如果如控制器的组件将其它组件耦合在一起，那么组件发起允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
211.术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的所述组件在开关断开的情况下彼此隔离。如果控制器将两个组件隔离，那么控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
212.术语“如果”、“当
…
时”、“基于”或“至少部分地基于”可互换使用。在一些实例中，如果术语“如果”、“当
……
时”、“基于”，或“至少部分地基于”用于描述条件性动作、条件性过程，或过程的部分之间的连接，则所述术语可互换。
213.术语“响应于”可以指由于先前条件或动作而至少部分地(如果不是完全地)发生的一个条件或动作。举例来说，可进行第一条件或动作，且作为先前条件或动作发生的结果(不管是直接在第一条件或动作之后还是在第一条件或动作之后的一或多个其它中间条件或动作发生之后)，第二条件或动作可至少部分地发生。
214.另外，术语“直接地响应于”或“直接响应于”可指一个条件或动作作为先前条件或动作的直接结果而发生。在一些实例中，可进行第一条件或动作，且可作为与是否发生其它条件或动作无关的先前条件或动作发生的结果而直接发生第二条件或动作。在一些实例中，可进行第一条件或动作，且可作为先前条件或动作发生的结果而直接发生第二条件或动作，使得在较早条件或动作与第二条件或动作之间不发生其它中间条件或动作，或在较
早条件或动作与第二条件或动作之间发生有限数量的一或多个中间步骤或动作。除非另外规定，否则本文中描述为“基于”、“至少部分地基于”或“响应于”某一其它步骤、动作、事件或条件进行的任何条件或动作可另外或替代地(例如，在替代实例中)“直接响应于”或“直接地响应于”这种其它条件或动作而进行。
215.本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底是半导体晶片。在一些其它实例中，衬底可以是绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
216.本文中所论述的开关组件或晶体管可表示场效应晶体管(fet)，且包括包含源极、漏极和栅极的三端装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂，例如简并，半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型(即，大部分载流子是电子)，那么fet可以被称作n型fet。如果沟道是p型(即，多数载流子是空穴)，则fet可被称为p型fet。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型fet或p型fet可导致沟道变得导电。在大于或等于晶体管的阈值电压的电压施加到晶体管栅极的情况下，晶体管可以“接通”或“激活”。如果小于晶体管的阈值电压的电压施加到晶体管栅极，那么晶体管可“断开”或“解除激活”。
217.本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含提供对所描述的技术的理解的具体细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。
218.在附图中，类似组件或特征可以具有相同的参考标记。此外，可通过在参考标记之后跟着短横及在类似组件之间进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一者，与第二参考标记无关。
219.本文中所描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果以由处理器执行的软件实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例和实施在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。
220.举例来说，结合本文的公开内容描述的各种说明性块和组件可使用经设计以执行本文所描述的功能的通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器可被实施为计算装置的组合(例如，dsp与微处理器的组合、多个微处理器、结合dsp核心的一或多个微处理器，或
任何其它这类配置)。
221.如本文中所使用，包含在权利要求书中，如在项列表(例如，后加例如
“……
中的至少一个”或
“……
中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如a、b或c中的至少一个的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件a”的示范性步骤可基于条件a和条件b两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。
222.计算机可读媒体包含非暂时性计算机可读存储媒体和通信媒体两者，通信媒体包含促进将计算机程序从一处传送到另一处的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括ram、只读存储器(rom)、电可擦除可编程rom(eeprom)、压缩光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘及光盘包含cd、激光光盘、光学光盘、数字影音光盘(dvd)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘利用激光以光学方式再现数据。以上各者的组合也包含在计算机可读媒体的范围内。
223.提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。

技术特征：

1.一种设备，其包括：存储器阵列，其包括多个存储器单元；和控制器，其与所述存储器阵列耦合且被配置成致使所述设备：确定将存储于所述多个存储器单元中的存储器单元处的逻辑状态；确定存储于所述存储器单元处的状态是否对应于将存储于所述存储器单元处的所述逻辑状态；和至少部分地基于确定存储于所述存储器单元处的所述状态不对应于将存储于所述存储器单元处的所述逻辑状态，施加与写入所述逻辑状态相关联的第一写入偏压，所述第一写入偏压大于与写入所述逻辑状态相关联的第二写入偏压。2.根据权利要求1所述的设备，其中所述控制器被进一步配置成致使所述设备：确定将存储于所述多个存储器单元中的第二存储器单元处的逻辑状态；确定存储于所述第二存储器单元处的状态是否对应于将存储于所述第二存储器单元处的所述逻辑状态；和至少部分地基于确定存储于所述第二存储器单元处的所述状态对应于将存储于所述第二存储器单元处的所述逻辑状态，制止将写入偏压施加到所述第二存储器单元。3.根据权利要求2所述的设备，其中所述控制器被进一步配置成致使所述设备：在不将写入偏压施加到所述第二存储器单元的情况下，更新与所述第二存储器单元相关联的有效性指示。4.根据权利要求1所述的设备，其中为了确定存储于所述存储器单元处的所述状态是否对应于将存储于所述存储器单元处的所述逻辑状态，所述控制器被配置成致使所述设备：对所述存储器单元执行读取操作；和确定与执行所述读取操作相关联的逻辑状态是否对应于将存储于所述存储器单元处的所述逻辑状态。5.根据权利要求4所述的设备，其中用于确定存储于所述存储器单元处的所述状态是否对应于将存储于所述存储器单元处的所述逻辑状态的所述读取操作与第一参考电压相关联，所述第一参考电压不同于在施加所述第一写入偏压之后用于读取所述存储器单元的第二参考电压。6.根据权利要求1所述的设备，其中所述存储器单元包括nand存储元件。7.一种设备，其包括：存储器阵列，其包括多个存储器单元；和控制器，其与所述存储器阵列耦合且被配置成致使所述设备：根据逻辑状态之间的第一数量的电压分界，使用一数量的逻辑状态将第一信息存储于所述存储器阵列的一部分处；确定是否用第二信息覆写所述存储器阵列的所述部分；和至少部分地基于确定覆写所述存储器阵列的所述部分并且根据逻辑状态之间的大于所述电压分界的第一数量的第二数量的电压分界，使用所述数量的逻辑状态将所述第二信息存储于所述存储器阵列的所述部分处。8.根据权利要求7所述的设备，其中：
所述根据所述第一数量的电压分界的存储配置与施加用于存储第一逻辑状态的第一写入偏压和施加用于存储第二逻辑状态的大于所述第一写入偏压的第二写入偏压相关联；且所述根据所述第二数量的电压分界的存储配置与施加用于存储所述第一逻辑状态的大于所述第二写入偏压的第三写入偏压相关联。9.根据权利要求8所述的设备，其中所述根据所述第二数量的电压分界的存储配置与制止施加用于存储所述第一逻辑状态的所述第一写入偏压相关联。10.根据权利要求8所述的设备，其中所述根据所述第二数量的电压分界的存储配置与施加用于存储所述第二逻辑状态的所述第二写入偏压相关联。11.根据权利要求8所述的设备，其中所述控制器被配置成致使所述设备：至少部分地基于用于将所述第一逻辑状态和所述第二逻辑状态区分开的第一参考电压，读取根据所述第一数量的电压分界存储的信息；和至少部分地基于用于将所述第一逻辑状态和所述第二逻辑状态区分开的所述第一参考电压和第二参考电压，读取根据所述第二数量的电压分界存储的信息。12.根据权利要求11所述的设备，其中所述用于读取根据所述第二数量的电压分界存储的信息的配置至少部分地基于覆写数量的指示。13.根据权利要求8所述的设备，其中所述控制器被进一步配置成致使所述设备：确定在根据逻辑状态之间的所述第二数量的电压分界存储所述第二信息之后，是否用第三信息覆写所述存储器阵列的所述部分；和至少部分地基于确定用所述第三信息覆写所述存储器阵列的所述部分并且根据逻辑状态之间的大于所述电压分界的第二数量的第三数量的电压分界，使用所述数量的逻辑状态将所述第三信息存储于所述存储器阵列的所述部分处。14.根据权利要求13所述的设备，其中所述根据所述第三数量的电压分界的存储配置与施加用于存储所述第二逻辑状态的大于所述第三写入偏压的第四写入偏压相关联。15.根据权利要求14所述的设备，其中所述根据所述第三数量的电压分界的存储配置与制止施加用于存储所述第二逻辑状态的所述第二写入偏压相关联。16.根据权利要求14所述的设备，其中所述根据所述第三数量的电压分界的存储配置与制止施加用于存储所述第一逻辑状态的所述第三写入偏压相关联。17.根据权利要求7所述的设备，其中所述控制器被进一步配置成致使所述设备：至少部分地基于根据所述第二数量的电压分界存储所述第二信息，存储对所述存储器阵列的所述部分已经覆写的指示。18.一种设备，其包括：存储器阵列，其包括多个存储器单元；和控制器，其与所述存储器阵列耦合且被配置成致使所述设备：接收指示从所述存储器阵列的一部分读取第一信息的信令，所述第一信息被写入有一定数量的逻辑状态；确定所述存储器阵列的所述部分是否在第二信息写入到所述存储器阵列的所述部分之后并且在所述第一信息写入到所述存储器阵列的所述部分之前经擦除；和至少部分地基于确定所述存储器阵列的所述部分未经擦除并且根据等于或大于所述
逻辑状态数量的电压分界数量，从所述存储器阵列的所述部分读取所述第一信息。19.根据权利要求18所述的设备，其中为了读取所述第一信息，所述控制器被配置成致使所述设备：至少部分地基于存取所述存储器阵列的所述部分的存储器单元，产生读取电压；和至少部分地基于所述读取电压确定所述存储器单元所存储的逻辑状态，其中为了确定所述逻辑状态，所述控制器被配置成致使所述设备：在所述读取电压小于所述数量的电压分界中的第一电压分界的情况下确定第一逻辑状态；在所述读取电压处于所述数量的电压分界中的所述第一电压分界和第二电压分界之间的情况下确定第二逻辑状态；和在所述读取电压大于所述第二电压分界的情况下确定所述第一逻辑状态。20.根据权利要求18所述的设备，其中为了读取所述第一信息，所述控制器被配置成致使所述设备：至少部分地基于存取所述存储器阵列的所述部分的存储器单元，产生读取电压；和至少部分地基于所述读取电压确定所述存储器单元所存储的逻辑状态，其中为了确定所述逻辑状态，所述控制器被配置成致使所述设备：在所述读取电压小于所述数量的电压分界中的第一电压分界的情况下确定第一逻辑状态；在所述读取电压处于所述数量的电压分界中的所述第一电压分界和第二电压分界之间的情况下确定第二逻辑状态；在所述读取电压处于所述数量的电压分界中的所述第二电压分界和第三电压分界之间的情况下确定所述第一逻辑状态；和在所述读取电压大于所述第三电压分界的情况下确定所述第二逻辑状态。

技术总结

本申请案是针对存储器系统处的覆写。存储器系统可被配置成用新数据覆写存储器阵列的部分，这可与省略擦除操作相关联。举例来说，可根据第一分界配置执行写入操作以将信息存储于存储器阵列的一部分处。存储器系统的一部分接着可确定用不同的或经更新的信息覆写所述存储器阵列的所述部分，这可包含根据第二分界配置执行写入操作。所述第二分界配置可与针对一或多个逻辑状态的不同单元特性相关联，所述不同单元特性例如存储的电荷或其它单元性质的不同分布、不同分界特性、不同写入操作以及其它差异，这可支持执行覆写操作而无需首先执行擦除操作。行擦除操作。行擦除操作。