使用无模型回归的读取阈值优化系统和方法与流程

1.本公开的实施例涉及一种用于优化存储器系统中的读取阈值的方案。

背景技术：

2.计算机环境范例已经演变成使计算机系统可随时随地使用的普适计算。因此，诸如移动电话、数码相机以及笔记本电脑的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用具有存储器装置即数据存储装置的存储器系统。该数据存储装置被用作便携式电子装置的主存储器装置或辅助存储器装置。
3.由于使用存储器装置的存储器系统没有移动部件，因此它提供优异的稳定性、耐用性、高信息存取速度和低功耗。具有这些优点的存储器系统的示例包括通用串行总线(usb)存储器装置、具有诸如通用闪存(ufs)的各种接口的存储卡、以及固态驱动器(ssd)。存储器系统可以使用各种读取阈值来执行读取操作。

技术实现要素：

4.本发明的方面包括一种用于使用无模型回归(model-less regression)优化读取阈值的存储器系统和方法。
5.一方面，一种存储器系统包括：存储器装置，包括多个单元；以及控制器。控制器使用多个读取阈值电压值对多个单元执行多个读取操作，测量多个读取阈值电压值的概率值，使用设置的回归公式基于多个读取阈值电压值和所测量的概率值来估计阈值电压分布曲线，确定与阈值电压分布曲线上的设定点相对应的读取阈值电压值，并且使用读取阈值电压值对多个单元执行读取操作。
6.另一方面，一种用于操作存储器系统的方法包括：使用多个读取阈值电压值对多个单元执行多个读取操作；测量多个读取阈值电压值的概率值；使用设置的回归公式基于多个读取阈值电压值和所测量的概率值来估计阈值电压分布曲线；确定与阈值电压分布曲线上的设定点相对应的读取阈值电压值；并且使用读取阈值电压值对多个单元执行读取操作。
7.通过以下描述，本发明的其它方面将变得显而易见。
附图说明
8.图1是示出根据本发明的实施例的数据处理系统的框图。
9.图2是示出根据本发明的实施例的存储器系统的框图。
10.图3是示出根据本发明的实施例的存储器装置的存储块的电路图。
11.图4是示出存储器装置的不同类型的单元的状态分布的示图。
12.图5是示出根据本发明的实施例的存储器系统的示图。
13.图6是示出三层单元(tlc)的格雷码的示例的示图。
14.图7是示出三层单元(tlc)的页面的状态分布的示图。
15.图8示出总体读取阈值(vt)分布的示例。
16.图9a至图10示出根据本发明的实施例的读取阈值优化器的操作。
17.图11a示出根据本发明的实施例的估计读取阈值(vt)分布和真实读取阈值(vt)分布之间的比较。
18.图11b示出根据本发明的实施例的估计读取阈值(vt)分布和真实读取阈值(vt)分布之间的比较。
19.图12示出总体读取阈值(vt)分布的示例。
20.图13示出根据本发明的实施例的估计读取阈值(vt)分布和真实读取阈值(vt)分布之间的比较。
21.图14是示出根据本发明的实施例的读取阈值优化操作的流程图。
具体实施方式
22.下面将参照附图更详细地描述各个实施例。然而，本发明可以以不同的形式实施，因此不应被解释为限于本文所阐述的实施例。相反，提供这些实施例是为了使本公开是彻底且完整的，并且将本发明的范围充分传达给本领域技术人员。此外，本文对“实施例”、“另一实施例”等的引用不一定仅指一个实施例，并且对任何这样的短语的不同引用不一定指相同的实施例。本文所使用的术语“实施例”不一定是指所有实施例。在整个本公开中，在本发明的附图和实施例中，相同的附图标记指代相同的部件。
23.本发明可以以多种方式实施，包括进程；设备；系统；在计算机可读存储介质上实施的计算机程序产品；和/或处理器，诸如适用于执行存储在联接到处理器的存储器上和/或由联接到处理器的存储器提供的指令的处理器。在本说明书中，这些实施方案或者本发明可以采取的任何其他形式可以被称为技术。通常，在本发明的范围内，可以改变所公开的进程的步骤顺序。除非另有说明，否则诸如被描述为适用于执行任务的处理器或存储器的组件可以被实施为临时配置为在给定时间执行任务的通用组件或被制造为执行任务的特定组件。如本文所使用的，术语“处理器”等是指适用于处理诸如计算机程序指令的数据的一个或多个装置、电路和/或处理内核。
24.下面提供了对本发明的实施例的详细描述以及示出本发明的各方面的附图。结合这些实施例描述本发明，但本发明不限于任何实施例。本发明的范围仅由权利要求书限定。本发明包括在权利要求书的范围内的许多替换、修改和等同方案。在下面的描述中阐述了许多具体细节，以便提供对本发明的透彻理解。提供这些详细信息仅作为示例；可以在没有这些具体细节中的一些或全部的情况下根据权利要求书来实践本发明。为了清楚起见，没有详细描述与本发明相关的技术领域中已知的技术材料，从而不会不必要地模糊本发明。
25.图1是示出根据本发明的实施例的数据处理系统2的框图。
26.参照图1，数据处理系统2可以包括主机装置5和存储器系统10。存储器系统10可以从主机装置5接收请求，并且响应于所接收的请求而操作。例如，存储器系统10可以存储待由主机装置5访问的数据。
27.主机装置5可以利用各种电子装置中的任意一种来实施。在各个实施例中，主机装置5可以包括诸如台式计算机、工作站、三维(3d)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器和/或数字视频记录器和数字视频播放器的电
子装置。在各个实施例中，主机装置5可以包括便携式电子装置，诸如移动电话、智能电话、电子书、mp3播放器、便携式多媒体播放器(pmp)和/或便携式游戏机。
28.存储器系统10可以利用诸如固态驱动器(ssd)和存储卡的各种存储器装置中的任意一种来实施。在各个实施例中，存储器系统10可以被设置为诸如以下的电子装置中的各种组件中的一个：计算机、超移动个人计算机(pc)(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板pc、无线电话、移动电话、智能电话、电子书阅读器、便携式多媒体播放器(pmp)、便携式游戏装置、导航装置、黑盒、数码相机、数字多媒体广播(dmb)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、数据中心的存储器装置、能够在无线环境中接收和发送信息的装置、射频识别(rfid)装置、以及家庭网络的各种电子装置之一、计算机网络的各种电子装置之一、远程信息处理网络的电子装置之一、或计算系统的各种组件之一。
29.存储器系统10可以包括存储器控制器100和半导体存储器装置200。存储器控制器100可以控制半导体存储器装置200的整体操作。
30.半导体存储器装置200可以在存储器控制器100的控制下执行一个或多个擦除操作、编程操作和读取操作。半导体存储器装置200可以通过输入/输出线接收命令cmd、地址addr和数据data。半导体存储器装置200可以通过电源线接收电力pwr，并且通过控制线接收控制信号ctrl。控制信号ctrl可以包括命令锁存使能信号、地址锁存使能信号、芯片使能信号、写入使能信号、读取使能信号以及根据存储器系统10的设计和配置的其它操作信号。
31.存储器控制器100和半导体存储器装置200可以被集成在诸如固态驱动器(ssd)的单个半导体装置中。ssd可以包括用于存储数据的存储器装置。当半导体存储器系统10用于ssd中时，可以显著提高联接到存储器系统10的主机装置(例如，图1的主机装置5)的操作速度。
32.存储器控制器100和半导体存储器装置200可以集成在诸如存储器卡的单个半导体装置中。例如，存储器控制器100和半导体存储器装置200可以被如此集成以配置：个人计算机存储卡国际协会(pcmcia)的个人计算机(pc)卡、紧凑型闪存(cf)卡、智能媒体(sm)卡、记忆棒、多媒体卡(mmc)、缩小尺寸的多媒体卡(rs-mmc)、微型版本的mmc(微型mmc)、安全数字(sd)卡、迷你安全数字(迷你sd)卡、微型安全数字(微型sd)卡、高容量安全数字(sdhc)和/或通用闪存(ufs)。
33.图2是示出根据本发明的实施例的存储器系统的框图。例如，图2的存储器系统可以描述图1所示的存储器系统10。
34.参照图2，存储器系统10可以包括存储器控制器100和半导体存储器装置200。存储器系统10可以响应于来自主机装置(例如，图1的主机装置5)的请求而操作，并且特别地，存储将由主机装置存取的数据。
35.半导体存储器装置200可以存储将由主机装置存取的数据。
36.半导体存储器装置200可利用诸如动态随机存取存储器(dram)和/或静态随机存取存储器(sram)的易失性存储器装置或诸如只读存储器(rom)、掩模rom(mrom)、可编程rom(prom)、可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、铁电随机存取存储器(fram)、相变ram(pram)、磁阻ram(mram)和/或电阻式ram(rram)的非易失性存储器装置来实施。
37.存储器控制器100可以控制半导体存储器装置200中数据的存储。例如，存储器控制器100可以响应于来自主机装置的请求来控制半导体存储器装置200。存储器控制器100可以将从半导体存储器装置200读取的数据提供给主机装置，并且可以将从主机装置提供的数据存储到半导体存储器装置200中。
38.存储器控制器100可以包括通过总线160连接的存储装置110、可以被实施为诸如中央处理单元(cpu)的处理器的控制组件120、错误校正码(ecc)组件130、主机接口(i/f)140和存储器接口(i/f)150。
39.存储装置110可以用作存储器系统10和存储器控制器100的工作存储器，并且存储用于驱动存储器系统10和存储器控制器100的数据。当存储器控制器100控制半导体存储器装置200的操作时，存储装置110可以存储由存储器控制器100和半导体存储器装置200使用的数据以用于例如读取操作、写入操作、编程操作和擦除操作等操作。
40.存储装置110可以利用诸如静态随机存取存储器(sram)或动态随机存取存储器(dram)的易失性存储器来实施。如上所述，存储装置110可以将由主机装置使用的数据存储在半导体存储器装置200中以用于读取操作和写入操作。为了存储数据，存储装置110可以包括程序存储器、数据存储器、写入缓冲器、读取缓冲器、映射缓冲器等。
41.控制组件120可以响应于来自主机装置的相应请求而控制存储器系统10的一般操作，并且特别地，控制半导体存储器装置200的写入操作以及读取操作。控制组件120可以驱动被称为闪存转换层(ftl)的固件以控制存储器系统10的一般操作。例如，ftl可以执行诸如逻辑到物理(l2p)映射、损耗均衡、垃圾收集及/或坏块处理等操作。l2p映射被称为逻辑块寻址(lba)。
42.ecc组件130可以在读取操作期间检测并校正从半导体存储器装置200读取的数据中的错误。当错误位的数量大于或等于可校正的错误位的阈值数量时，ecc组件130可以不校正错误位，而是可以输出指示校正错误位失败的错误校正失败信号。
43.在各个实施例中，ecc组件130可以基于诸如低密度奇偶校验(ldpc)码、博斯-查德胡里-霍昆格姆(bose-chaudhri-hocquenghem，bch)码、turbo码、turbo乘积码(tpc)、里德-所罗门(reed-solomon，rs)码、卷积码、递归系统码(rsc)、网格编码调制(tcm)或块编码调制(bcm)的编码调制来执行错误校正操作。然而，错误校正不限于这些技术。因此，ecc组件130可以包括用于合适的错误校正操作的任何和所有电路、系统或装置。
44.主机接口140可以通过诸如以下的各种接口协议中的一种或多种与主机装置通信：通用串行总线(usb)、多媒体卡(mmc)、高速外围组件互连(pci-e或pcie)、小型计算机系统接口(scsi)、串列scsi(sas)、串行高级技术附件(sata)、并行高级技术附件(pata)、增强型小型磁盘接口(esdi)和/或电子集成驱动器(ide)。
45.存储器接口150可以提供存储器控制器100与半导体存储器装置200之间的接口以允许存储器控制器100响应于来自主机装置的请求而控制半导体存储器装置200。存储器接口150可以在控制组件120的控制下生成用于半导体存储器装置200的控制信号并且处理数据。当半导体存储器装置200是诸如nand闪存的闪速存储器时，存储器接口150可以在控制组件120的控制下生成用于该闪速存储器的控制信号并且处理数据。
46.半导体存储器装置200可以包括存储器单元阵列210、控制电路220、电压生成电路230、行解码器240、可以是页面缓冲器阵列形式的页面缓冲器250、列解码器260，以及输入
和输出(输入/输出)电路270。存储器单元阵列210可以包括可以存储数据的多个存储块211。电压生成电路230、行解码器240、页面缓冲器阵列250、列解码器260和输入/输出电路270可以形成存储器单元阵列210的外围电路。外围电路可对存储器单元阵列210执行编程操作、读取操作或擦除操作。控制电路220可以控制外围电路。
47.电压生成电路230可以生成各种电平的操作电压。例如，在擦除操作中，电压生成电路230可以生成诸如擦除电压和通过电压的各种电平的操作电压。
48.行解码器240可以与电压生成电路230和多个存储块211电通信。行解码器240可以响应于由控制电路220生成的行地址，从多个存储块211之中选择至少一个存储块，并且将从电压生成电路230供应的操作电压传输到所选择的存储块。
49.页面缓冲器250可以通过位线bl与存储器单元阵列210联接(图3中所示)。页面缓冲器250可以响应于由控制电路220生成的页面缓冲器控制信号，利用正电压对位线bl进行预充电，在编程和读取操作中向所选择的存储块传输数据以及从所选择的存储块接收数据，或者临时存储所传输的数据。
50.列解码器260可以向页面缓冲器250传输数据和从页面缓冲器250接收数据，或者向输入/输出电路270传输数据和从输入/输出电路270接收数据。
51.输入/输出电路270可以将从外部装置(例如，图1的存储器控制器100)接收的命令及地址传输到控制电路220，将数据从外部装置传输到列解码器260，或者通过输入/输出电路270将数据从列解码器260输出到外部装置。
52.控制电路220可以响应于命令和地址来控制外围电路。
53.图3是示出根据本发明的实施例的半导体存储器装置的存储块的电路图。例如，图3的存储块可以是图2所示的存储器单元阵列210的存储块211中的任意一个。
54.参照图3，示例性存储块211可以包括联接到行解码器240的多个字线wl0至wln-1、漏极选择线dsl和源极选择线ssl。这些线可以与dsl和ssl之间的多个字线并行布置。
55.示例性存储块211可进一步包括分别联接到位线bl0至blm-1的多个单元串221。每列的单元串可以包括一个或多个漏极选择晶体管dst和一个或多个源极选择晶体管sst。在所示出的实施例中，每个单元串具有一个dst和一个sst。在单元串中，多个存储器单元或存储器单元晶体管mc0至mcn-1可以串联联接在选择晶体管dst与sst之间。存储器单元中的每一个可以形成为存储1位数据的单层单元(slc)、存储2位数据的多层单元(mlc)、存储3位数据的三层单元(tlc)或存储4位数据的四层单元(qlc)。
56.每个单元串中的sst的源极可以联接到公共源极线csl，并且每个dst的漏极可以联接到相应位线。单元串中的sst的栅极可以联接到ssl，并且单元串中的dst的栅极可以联接到dsl。跨单元串的存储器单元的栅极可以联接到相应字线。也就是说，存储器单元mc0的栅极联接到相应字线wl0，存储器单元mc1的栅极联接到相应字线wl1，等等。联接到特定字线的该组存储器单元可以被称为物理页面。因此，存储块211中的物理页面的数量可以对应于字线的数量。
57.页面缓冲器阵列250可以包括联接到位线bl0至blm-1的多个页面缓冲器251。页面缓冲器251可以响应于页面缓冲器控制信号而操作。例如，页面缓冲器251可以在读取操作或验证操作期间临时存储通过位线bl0至blm-1接收的数据或者感测位线的电压或电流。
58.在一些实施例中，存储块211可以包括nand型闪速存储器单元。然而，存储块211不
限于这种单元类型，而是可包括nor型闪速存储器单元。存储器单元阵列210可以被实施为组合了两种或多种类型的存储器单元的混合闪速存储器，或者控制器被嵌入在存储器芯片内部的1-nand闪速存储器。
59.图4是示出存储器装置的不同类型的单元的状态或编程电压(pv)电平的分布的示图。
60.如上文所述，存储器单元中的每一个可以利用特定类型的单元来实施，例如存储1位数据的单层单元(slc)、存储2位数据的多层单元(mlc)、存储3位数据的三层单元(tlc)或存储4位数据的四层单元(qlc)。通常，特定存储器装置中的所有存储器单元是相同类型，但这不是必需的。图4示出那些类型的单元中的每一个的状态。
61.slc可以包括两个状态p0和p1。p0可以指示擦除状态，而p1可以指示编程状态。由于slc可以被设置为两个不同状态中的一个，因此每个slc可以根据设置的编码方法来编程或存储1个位。mlc可以包括四个状态p0、p1、p2及p3。在这些状态中，p0可指示擦除状态，并且p1至p3可以指示编程状态。由于mlc可以被设置为四个不同状态中的一个，因此每个mlc可以根据设置的编码方法来编程或存储两个位。tlc可以包括八个状态p0到p7。在这些状态中，p0可以指示擦除状态，并且p1到p7可指示编程状态。由于tlc可以被设置为八个不同状态中的一个，因此每个tlc可以根据设置的编码方法来编程或存储三个位。qlc可以包括16个状态p0至p15。在这些状态中，p0可以指示擦除状态，并且p1至p15可以指示编程状态。由于qlc可以被设置为十六个不同状态中的一个，因此每个qlc可以根据设置的编码方法来编程或存储四个位。
62.图5是示出根据本发明的实施例的存储器系统10的示图。
63.参照图5，存储器系统10可以包括存储器控制器100和联接到存储器控制器100的半导体存储器装置200。半导体存储器装置200可以包括多个存储器单元(例如，nand闪速存储器单元)。如图3所示，存储器单元以行和列的阵列布置。每个行中的单元联接到字线(例如，wl0)，而每个列中的单元联接到位线(例如，bl0)。这些字线和位线用于读取操作和写入操作。在写入操作期间，在字线为有效(asserted)时，在位线处提供待写入的数据(“1”或“0”)。在读取操作期间，字线再次为有效，并且然后可以从位线获取每个单元的阈值电压。多个页面可以共享属于(即，联接到)相同字线的存储器单元。当存储器单元利用mlc实施时，多个页面包括最高有效位(msb)页面和最低有效位(lsb)页面。当存储器单元利用tlc实施时，多个页面包括msb页面、中间有效位(csb)页面和lsb页面。当存储器单元利用qlc实施时，多个页面包括msb页面、中间最高有效位(cmsb)页面、中间最低有效位(clsb)页面和lsb页面。可使用编码方案(例如，格雷码)来对存储器单元进行编程，以便增加例如ssd的存储器系统10的容量。
64.图6是示出用于三层单元(tlc)的格雷码的示例的示图。
65.参照图6，可以使用格雷码来对tlc进行编程。tlc可以具有8个编程状态，其包括擦除状态e(或pv0)和第一编程状态pv1至第七编程状态pv7。擦除状态e(或pv0)可以对应于“110”。第一编程状态pv1可以对应于“011”。第二编程状态pv2可以对应于“001”。第三编程状态pv3可以对应于“000”。第四编程状态pv4可以对应于“010”。第五编程状态pv5可以对应于“110”。第六编程状态pv6可以对应于“100”。第七编程状态pv7可以对应于“101”。
66.在tlc中，如图7所示，有3种类型的页面，包括lsb页面、csb页面和msb页面。可以应
用2或3个阈值以便从tlc检索数据。对于msb页面，2个阈值包括区分擦除状态e与第一编程状态pv1的阈值vt0以及区分第四编程状态pv4与第五编程状态pv5的阈值vt4。对于csb页面，3个阈值包括vt1、vt3和vt5。vt1区分第一编程状态pv1与第二编程状态pv2。vt3区分第三编程状态pv3与第四编程状态pv4。vt5区分第四编程状态pv5与第六编程状态pv6。对于lsb页面，2个阈值包括vt2及vt6。vt2区分第二编程状态pv2与第三编程状态pv3。vt6区分第六编程状态pv6与第七编程状态pv7。
67.重新参照图5，存储器控制器100可以包括读取处理器510、解码器520和读取阈值优化器530。这些组件可以用图2中的控制组件120的内部组件(即，固件(fw))来实施。尽管图5将读取处理器510和读取阈值优化器530示出为不同的组件，但是读取处理器510和读取阈值优化器530可以被实施为一个组件。虽然图5中未示出，但存储器控制器100和半导体存储器装置200可以包括如图2中所示的各种其它组件。
68.通常，基于模型的方案，例如高斯混合(gm)算法和各种曲线拟合算法被用于读取阈值优化。各种实施例提供了使用无模型回归的读取阈值优化方案，这意味着在可以观察到的数据之后不假设任何特定模型。本发明的读取阈值优化方案不假设任何基础nand vt分布(underlying nand vt distribution)，而许多基于模型的方案则假设基础nand vt分布。读取阈值优化方案相对容易实施，并且可以提高读取阈值预测准确度，并且因此提高存储器系统(或存储装置)(例如，ssd)的耐久性和服务质量(qos)。在一些实施例中，读取阈值优化方案估计读取阈值电压值或读取阈值(vt)分布，并在估计vt分布上到最小点。
69.读取处理器510可以控制对半导体存储器装置200的多个单元的读取操作。在一些实施例中，读取处理器510可以使用多个读取阈值电压值对多个单元执行多个读取操作(或多个测试读取操作)。
70.在实施例中，读取处理器510可以使用第一读取阈值电压值对多个单元执行第一读取操作，并且使用第二读取阈值电压值对多个单元执行第二读取操作。作为示例，第一读取阈值电压值可以是成功的、先前使用的读取阈值电压值(即，历史读取阈值电压值)。该值可以是近期或最近先前使用的读取阈值。先前成功的读取阈值电压值可以作为历史读取阈值电压值在读取历史表中被存储和管理。作为示例，第二读取阈值可以用于读取重试操作。多个读取重试阈值电压值可以存储在读取重试表(例如，高优先级读取重试(hrr)表)中。第二读取阈值可以是读取重试表的第一条目，指示第二读取阈值在hrr表中的所有条目之中具有最高优先级。hrr表中的多个读取重试阈值电压值可以按照最高优先级到最低优先级的顺序布置。
71.在另一实施例中，读取处理器510可以对多个单元执行三次读取操作。除了使用上述的第一读取阈值和第二读取阈值之外，还可以使用第三读取阈值。第三读取阈值可以是读取重试表的第二条目。也就是说，在hrr表中，第三读取阈值具有比第二读取阈值更低的优先级。
72.更一般地，读取处理器510可以进行多于三次的测试读取，并且其阈值搜索准确度随着测试读取的数量增加而提高。
73.读取阈值优化器530可以使用设置的回归公式基于多个读取阈值电压值来估计阈值电压分布曲线。进一步，读取阈值优化器530可以确定与阈值电压分布曲线上的设定点相对应的读取阈值电压值。下面描述用于确定与阈值电压分布曲线上的设定点相对应的读取
阈值电压值的操作。
74.读取处理器510可以使用所确定的读取阈值电压值对多个单元执行读取操作。解码器520可以解码与读取操作相关联的数据，并且确定数据是否被成功解码，即读取操作是否成功。当确定读取操作成功时，读取处理器510可以结束读取操作。当确定读取操作失败时，读取阈值优化器530可以执行确定沿着曲线的另一读取阈值电压值的操作。
75.参照图8至图12描述存储器控制器100的读取阈值优化方案。图8和图11示出了总读取阈值(vt)分布的两个示例。
76.在图8中，水平轴(即，x轴)表示读取阈值vt，垂直轴(即，y轴)表示概率(或对数标度上的分布)。总体vt分布曲线是读取阈值的概率密度函数(pdf)。在图8的所示示例中，总体vt分布曲线是高斯分布(即，曲线在vtmin右侧的部分)和学生t分布(即，曲线在vtmin左侧的部分)的混合。在该示例中，假设vt分布曲线(vtmin)上的最小点在vt＝0.677处，并且相应的概率(即，分布值)为0.0121。
77.重新参照图5，读取阈值优化器530可以从读取处理器510获得多个读取阈值电压值。进一步，读取阈值优化器530可以基于多个读取阈值电压值来估计阈值电压分布曲线。
78.读取阈值优化器530可以针对多个读取阈值电压值x＝[x1,x2,x3]测量概率值y＝[y1,y2,y3]。在该示例中，假设执行3次读取操作。例如，x1是用于第一读取操作的第一读取阈值电压值，x2是用于第二读取操作的第二读取阈值电压值，并且x3是用于第三读取操作的第三读取阈值电压值。离散读取阈值电压值的vt分布曲线可以是概率质量函数(pmf)而非pdf。因此，如图9a所示，对于多个读取阈值电压值x＝[x1,x2,x3]，可以使用pmf来测量概率值y＝[y1,y2,y3]。在一些实施例中，如图9b所示，pmf可以通过两个累积质量函数(cmf)值之间的差值来测量，即pmf[i]＝cmf[i]-cmf[i-1]。在一些实施例中，对于每个读取阈值电压值，可以基于与使用每个读取阈值电压值的读取操作相关联的单元的数量(单元计数)和单元之中的特定二进制值(1或0)的数量来确定cmf值。例如，每个cmf值可以被确定为{1或0的数量(例如，1的数量)/单元计数}。
[0079]
读取阈值优化器530可以确定当前读取阈值电压值x(i)的cmf值cmf(i)和先前读取阈值电压值x(i-1)的cmf值cmf(i-1)。如图9b所示，读取阈值优化器530可以确定当前读取阈值电压值x(i)和先前读取阈值电压值x(i-1)的cmf值之间的差值(即，cmf(i)-cmf(i-1))，作为当前读取阈值电压值x(i)的pmf概率值pmf(i)。例如，如图9c所示，读取阈值优化器530可以确定当前读取阈值电压值x(2)和先前读取阈值电压值x(1)的cmf值之间的差值(即，cmf(x2)-cmf(x1))，作为当前读取阈值电压值x(2)的pmf概率值pmf(即，y2)。类似地，读取阈值优化器530可以确定当前读取阈值电压值x(3)和先前读取阈值电压值x(2)的cmf值之间的差值(即，cmf(x3)-cmf(x2))作为当前读取阈值电压值x(3)的pmf概率值pmf(即，y3)。对于当前读取阈值电压值x(1)，读取阈值优化器530可以确定当前读取阈值电压值x(1)的cmf值和先前读取阈值电压值0之间的差值(即，cmf(x1)-0)作为pmf概率值pmf(即，y1)。以此方式，可以测量vt分布的概率值。作为示例，在x＝[0.5,0.6,0.7]处测量vt分布的概率值，测量结果是y＝[0.0202961,0.0135188,0.0122511]。
[0080]
读取阈值优化器530可以通过将多个读取阈值电压值和所测量的概率值应用于设置的回归公式来估计vt分布曲线。换言之，如图10所示，读取阈值优化器530可以将设置的回归公式应用于多个读取阈值电压值x＝[x1,x2,x3]及所测量的概率值y＝[y1,y2,y3]。在
一些实施例中，设置的回归公式可以由下面示出的等式(1)表示。
[0081][0082]
等式(1)中的回归公式可以是多个读取阈值电压值x[i]和概率值y[i]的函数。回归公式的变量在下面的列表1中定义。
[0083]
列表1：
[0084][0085]
当将设置的回归公式应用于多个读取阈值电压值x＝[0.5,0.6,0.7]和所测量的概率值y＝[0.0202961,0.0135188,0.0122511]时，设置的回归公式可以得出：
[0086][0087]
上述等式适用于任意数量的测试读取，并且其不依赖于vt的任何预定概率模型。它只是测量数据点x[i]和y[i]的函数。随着更多的数据点被收集，估计读取阈值分布vt'(v)变得更接近真实读取阈值分布vt(v)。
[0088]
在图11a中，相对于总体vt分布曲线1110示出了估计vt分布曲线1120，其对应于图8中的vt分布曲线。vt分布曲线1120是利用3个读取阈值电压值x＝[0.5,0.6,0.7]估计的。
[0089]
重新参照图5，读取阈值优化器530可以确定与阈值电压分布曲线上的设定点相对应的读取阈值电压值。例如，读取阈值优化器530可以确定与阈值电压分布曲线(例如图11a中的1120)上的最小点相对应的读取阈值电压值。在一些实施例中，读取阈值优化器530可以逐个步长地评估高于vt'(v)的回归公式，并且确定被评估为阈值电压分布曲线1120上的最小点的所有点之中的最低值。该步长可以是任何合适的值。可以观察到vt'(v)的最小点在v＝0.7处，并且相应的最小值为0.0121。如关于图8所描述的，vt分布曲线上的最小点在vt＝0.677处，并且相应的概率(即，分布值)是0.0121。
[0090]
读取阈值优化器530可以估计具有4个读取阈值电压值x＝[0.5,0.6,0.7,0.8]的
vt分布曲线。作为示例，在x＝[0.5,0.6,0.7,0.8]处测量vt分布的概率值，并且测量结果是y＝[0.0202961,0.0135188,0.0122511,0.0159058]。当将上面设置的回归公式应用于多个读取阈值电压值x＝[0.5,0.6,0.7,0.8]和所测量的概率值y＝[0.0202961,0.0135188,0.0122511,0.0159058]时，vt分布曲线1130被估计为如图11b所示。相对于图8中的总体vt分布曲线1110，图11b示出了估计vt分布曲线1130。观察到vt'(v)的最小点在v＝0.66处，并且相应的最小值为0.01225。如关于图8所描述的，vt分布曲线上的最小点在vt＝0.677处，并且相应的概率(即，分布值)是0.0121。从图11a和图11b可以看出，当执行更多的测试读取时，估计vt'(v)接近图8中的实际vt(v)。
[0091]
实施例可以应用于带有噪声的总体读取阈值(vt)分布，如图12示出带有噪声的vt分布。在该示例中，基于梯度下降的算法可以被容易地在局部最小点中的一个处捕获。读取阈值优化器530可以估计具有9个读取阈值电压值x＝[0.8,0.9,1.0,1.1,1.2,1.3,1.4,1.5,1.6]的vt分布曲线。作为示例，在x＝[0.8,0.9,1.0,1.1,1.2,1.3,1.4,1.5,1.6]处测量vt分布的概率值，并且测量结果是y＝[0.0138716,0.0127417,0.0423129,0.0161038,0.00714726,0.0437911,0.0428013,0.0903059,0.305872]。当上面设置的回归公式应用于多个读取阈值电压值x＝[0.8,0.9,1.0,1.1,1.2,1.3,1.4,1.5,1.6]以及所测量的概率值y＝[0.0138716,0.0127417,0.0423129,0.0161038,0.00714726,0.0437911,0.0428013,0.0903059,0.305872]时，vt分布曲线1320被估计为如图13所示。在图13中，估计vt分布曲线1320相对于总体vt分布曲线1310而示出，其对应于图12中的vt分布曲线。观察到估计vt分布曲线1320的最小点在v＝1.175处，而总体vt分布曲线1310的真实最小值在1.163处。
[0092]
图14是示出根据本发明的实施例的读取阈值优化操作1400的流程图。读取阈值优化操作1400可以由图5中的存储器控制器100的读取处理器510、解码器520和读取阈值优化器530执行。
[0093]
参照图14，在操作1410中，读取处理器510可以使用多个读取阈值电压值对多个单元执行多个读取操作。
[0094]
在一些实施例中，读取处理器510可以使用第一读取阈值电压值对多个单元执行第一读取操作，并且可以使用第二读取阈值电压值对多个单元执行第二读取操作。在一些实施例中，第一读取阈值电压值可以是成功的、先前使用的读取阈值电压值(即，历史读取阈值电压值)，并且第二读取阈值可以用于读取重试操作。在存储在读取重试表中以用于读取重试操作的多个读取重试阈值电压值之中，第二读取阈值可以具有较高(或最高)优先级。
[0095]
在操作1420，读取阈值优化器530可以使用设置的回归公式基于多个读取阈值电压值来估计阈值电压分布曲线。
[0096]
在一些实施例中，读取阈值优化器530可以使用概率质量函数(pmf)来测量多个读取阈值电压值的概率值。进一步，读取阈值优化器530可以通过将设置的回归公式应用于多个读取阈值电压值和所测量的概率值来估计阈值电压分布曲线。
[0097]
在一些实施例中，读取阈值优化器530可以确定当前读取阈值电压值和先前读取阈值电压值的累积质量函数(cmf)值。进一步，读取阈值优化器530可以确定当前读取阈值电压值的cmf值和先前读取阈值电压值的cmf值之间的差值作为当前读取阈值电压值的pmf概率值。例如，对于每个读取阈值电压值，可以基于与使用每个读取阈值电压值的读取操作
相关联的单元的数量和那些单元之中的特定二进制值(0或1)的数量来确定每个cmf值。
[0098]
在一些实施例中，设置的回归公式可以包括多个读取阈值电压值和概率值的函数。读取阈值优化器530可以通过将设置的回归公式应用于多个读取阈值电压值和所测量的概率值来估计阈值电压分布曲线。
[0099]
在一些实施例中，读取阈值优化器530可以逐个步长地评估设置的回归公式，步长的大小可以是任何合适的值，并且可以确定被评估为阈值电压分布曲线上的设定点的所有点之中的最低值。
[0100]
在操作1430中，读取阈值优化器530可以确定与阈值电压分布曲线上的设定点相对应的读取阈值电压值。
[0101]
在操作1440中，读取处理器510可以使用所确定的读取阈值电压值对多个单元执行读取操作。
[0102]
在操作1450中，读取处理器510可以确定所执行的读取操作的次数，即读取尝试的次数是否已经达到设置的最大数量。当目前为止执行的读取尝试的次数小于设置的最大数量时，该进程可以进行到下一阶段(例如，其他读取阈值搜索)。当确定执行的读取尝试的次数已经达到设置的最大数量时，在操作1460中，读取处理器510可以根据解码器520的解码结果来确定使用所确定的读取阈值电压值的读取操作是成功还是失败。
[0103]
当使用所确定的读取阈值电压值的读取操作失败时，该进程可以返回到操作1430，其中通过分布曲线确定另一读取阈值电压值。当使用所确定的读取阈值电压值的读取操作成功时，读取阈值优化操作1400结束。
[0104]
如上所述，实施例提供了一种使用无模型回归来优化存储器系统的读取阈值的方案。该方案使用无模型回归，而不是诸如gm或曲线拟合算法的基于模型的方案。因此，实施例可以容易地实施并且可以提高读取阈值预测精度，并且因此提高存储器系统(例如，ssd)的耐久性和qos。
[0105]
尽管为了清楚和理解的目的，已经相当详细地示出和描述了上述实施例，但是本发明不限于所提供的细节。如本领域技术人员根据上述公开将理解的，存在许多实施本发明的替代方式。因此，所公开的实施例是说明性的，而非限制性的。本发明旨在包括落入权利要求书的范围内的所有修改和替换。

技术特征：

1.一种存储器系统，包括：存储器装置，包括多个单元；以及控制器，联接到所述存储器装置，并且：使用多个读取阈值电压值对所述多个单元执行多个读取操作；测量所述多个读取阈值电压值的概率值；使用设置的回归公式基于所述多个读取阈值电压值和所测量的概率值来估计阈值电压分布曲线；确定与所述阈值电压分布曲线上的设定点相对应的读取阈值电压值；并且使用所述读取阈值电压值对所述多个单元执行读取操作。2.根据权利要求1所述的存储器系统，其中所述控制器：使用第一读取阈值电压值对所述多个单元执行所述多个读取操作中的第一读取操作；并且使用第二读取阈值电压值对所述多个单元执行所述多个读取操作中的第二读取操作。3.根据权利要求2所述的存储器系统，其中所述第一读取阈值电压值包括成功的、先前使用的读取阈值电压值。4.根据权利要求2所述的存储器系统，其中所述第二读取阈值用于读取重试操作。5.根据权利要求4所述的存储器系统，其中在读取重试表中存储的用于所述读取重试操作的多个读取重试电压值之中，所述第二读取阈值具有较高优先级。6.根据权利要求1所述的存储器系统，其中所述控制器：使用概率质量函数即pmf测量所述多个读取阈值电压值的概率值；并且通过将所述设置的回归公式应用于所述多个读取阈值电压值和所测量的概率值来估计所述阈值电压分布曲线。7.根据权利要求6所述的存储器系统，其中所述控制器：确定当前读取阈值电压值和先前读取阈值电压值的累积质量函数值，即cmf值；并且确定所述当前读取阈值电压值的cmf值和所述先前读取阈值电压值的cmf值之间的差值作为所述当前读取阈值电压值的pmf概率值。8.根据权利要求7所述的存储器系统，其中基于与使用每个读取阈值电压值的读取操作相关联的单元的数量以及所述单元之中的特定二进制值的数量来确定每个cmf值。9.根据权利要求6所述的存储器系统，其中所述设置的回归公式包括多个读取阈值电压值和概率值的函数，并且其中所述控制器通过将所述设置的回归公式应用于所述多个读取阈值电压值和所测量的概率值来估计所述阈值电压分布曲线。10.根据权利要求9所述的存储器系统，其中所述控制器逐个步长地评估所述设置的回归公式，并且确定被评估为所述阈值电压分布曲线上的所述设定点的所有点之中的最低值，其中所述步长中的每一个具有设定的统一大小。11.一种用于操作存储器系统的方法，包括：使用多个读取阈值电压值对多个单元执行多个读取操作；测量所述多个读取阈值电压值的概率值；使用设置的回归公式基于所述多个读取阈值电压值和所测量的概率值来估计阈值电
压分布曲线；确定与所述阈值电压分布曲线上的设定点相对应的读取阈值电压值；并且使用所述读取阈值电压值对所述多个单元执行读取操作。12.根据权利要求11所述的方法，其中执行所述多个读取操作包括：使用第一读取阈值电压值对所述多个单元执行所述多个读取操作中的第一读取操作；并且使用第二读取阈值电压值对所述多个单元执行所述多个读取操作中的第二读取操作。13.根据权利要求12所述的方法，其中所述第一读取阈值电压值是成功的、先前使用的读取阈值电压值。14.根据权利要求12所述的方法，其中所述第二读取阈值用于读取重试操作。15.根据权利要求14所述的方法，其中在读取重试表中存储的用于所述读取重试操作的多个读取重试电压值之中，所述第二读取阈值具有较高优先级。16.根据权利要求11所述的方法，其中所述概率值的测量包括使用概率质量函数即pmf测量所述多个读取阈值电压值的概率值，并且其中所述阈值电压分布曲线的估计包括通过将所述设置的回归公式应用于所述多个读取阈值电压值和所测量的概率值来估计所述阈值电压分布曲线。17.根据权利要求16所述的方法，其中所述概率值的测量包括：确定当前读取阈值电压值和先前读取阈值电压值的累积质量函数值，即cmf值；并且确定所述当前读取阈值电压值的cmf值和所述先前读取阈值电压值的cmf值之间的差值作为所述当前读取阈值电压值的pmf概率值。18.根据权利要求17所述的方法，其中基于与使用每个读取阈值电压值的读取操作相关联的单元的数量以及所述单元之中的特定二进制值的数量来确定每个cmf值。19.根据权利要求16所述的方法，其中所述设置的回归公式包括多个读取阈值电压值和概率值的函数，并且其中所述阈值电压分布曲线的估计包括将所述设置的回归公式应用于所述多个读取阈值电压值和所测量的概率值。20.根据权利要求19所述的方法，其中确定所述读取阈值电压值包括：逐个步长地评估所述设置的回归公式，所述步长中的每一个具有设定的统一大小；并且确定被评估为所述阈值电压分布曲线上的所述设定点的所有点之中的最低值。

技术总结

本发明涉及一种读取阈值优化系统和方法。控制器使用无模型回归优化存储器装置的读取阈值。控制器使用读取阈值电压值对单元执行读取操作。控制器测量多个读取阈值电压值的概率值，并且使用设置的回归公式基于多个读取阈值电压值和所测量的概率值来估计阈值电压分布曲线。控制器确定与阈值电压分布曲线上的设定点相对应的读取阈值电压值，并且使用读取阈值电压值对单元执行读取操作。电压值对单元执行读取操作。电压值对单元执行读取操作。