一种改进的RAM测试方法与流程

一种改进的ram测试方法
技术领域
1.本发明属于ram测试领域，具体涉及一种改进的ram测试方法。

背景技术：

2.随着半导体技术的发展与创新，集成电路的工艺尺寸一直在不断缩小，从而可以减少芯片的面积使用与ram存储。ram存储密度的增长使ram测试面临着更大的挑战。ram可能存在的故障类型越来越多，使得测试时间和测试成本都急剧增长。因此，ram测试方法的研究日益受到重视。
3.现有技术通过检测ram逻辑故障以反映物理故障，逻辑故障包括固定故障saf、转换故障tf、耦合故障cf、寻址故障af、数据保留故障drf等。通过设计各种测试算法对ram进行测试，测试算法复杂度越低、故障覆盖率越高，则测试效率越高。
4.march算法是业界公认的最普遍的ram测试算法，该算法可以测试出部分存储器的单元故障，包括有转换故障、读破坏故障、写破坏故障以及部分耦合故障。且该测试算法相对简单，但该算法无法检测到伪读破坏故障和数据保留故障，故障率、测试效率有待提高。

技术实现要素：

5.(一)要解决的技术问题
6.本发明要解决的技术问题是如何提供一种改进的ram测试方法，以解决现有的march算法无法检测到伪读破坏故障和数据保留故障，故障率、测试效率有待提高。
7.(二)技术方案
8.为了解决上述技术问题，本发明提出一种改进的ram测试方法，该方法包括如下步骤：
9.s1、获取ram各存储单元的读写地址；
10.s2、加载改进的测试算法；将测试写入值一一对应的写入ram中各个读写地址位置；对应获取各个读写地址位置反馈的实际读取值；判断所述测试读取值和实际读取值是否符合预设验证规则；若否，则判定ram存在故障。
11.进一步地，改进的测试算法基于march c-基础序列算法进行改进。
12.进一步地，所述步骤s2具体包括如下步骤：
13.s21、按地址降序，向ram中的存储单元写0；
14.s22、将存储单元电源电压拉低并保持；
15.s23、按地址升序，向存储器读0，预期读取的值为0；写0；写1；读1，预期读取的值为1；
16.s24、将存储单元电源电压拉低并保持；
17.s25、按地址升序，向存储器读1，预期读取的值为1；写1；写0；读0，预期读取的值为0；
18.s26、按地址降序，向存储单元读0，预期读取的值为0。
19.进一步地，所述步骤s22中，保持10ms。
20.进一步地，所述步骤s24中，保持10ms。
21.进一步地，在步骤s25的最后读0后，紧接着步骤s26处按降序读0，s25和s26的步骤出现了r0r0的操作，检测出伪读破坏故障。
22.进一步地，在步骤s23的最后一步读1，保持后，紧接着步骤s25读1，s25和s26的步骤出现了r1r1的操作，检测出伪读破坏故障。
23.进一步地，步骤s22、s24将电源电压拉低并保持一段时间，然后将它拉回正常电压，实现数据保持故障检测。
24.进一步地，s21降序，s23升序，配合验证耦合故障中小地址单元对大地址单元的影响。
25.进一步地，s25升序，s26降序，配合验证耦合故障中大地址单元对小地址单元的影响。
26.(三)有益效果
27.本发明提出一种改进的ram测试方法，本技术提出一种基于march算法的改进的ram测试方法，实现过程简单，算法复杂度仍为10n，测试故障覆盖率高，且可检测出伪读破坏故障和低电压数据保持故障，是一种高效的ram测试方法。
具体实施方式
28.为使本发明的目的、内容和优点更加清楚，下面结合实施例，对本发明的具体实施方式作进一步详细描述。
29.本发明提出一种基于march算法的改进的ram测试方法，其实现过程简单、测试效率高，测试故障覆盖率高，可在不影响测试时间的前提下检测出伪读破坏故障和低电压数据保持故障。
30.本技术为解决技术问题采用如下技术手段：
31.本技术ram测试流程如下：
32.s1、获取ram各存储单元的读写地址；
33.s2、加载改进的测试算法；将测试写入值一一对应的写入ram中各个读写地址位置；对应获取各个读写地址位置反馈的实际读取值；判断所述测试读取值和实际读取值是否符合预设验证规则；若否，则判定ram存在故障。
34.具体的，本技术基于march c-基础序列算法进行改进，因为它能完成大多数故障的有效检测。但marchc-算法的问题在于它无法检测出伪读破坏故障和数据保留故障。
35.现有的march c-算法的测试复杂度为10n(n为存储单元个数)，其测试步骤为：
36.↑↓
(w0)；
↑
(r0w1)；
↑
(r1w0)；
↓
(row1)；
↓
(r1w0)；
↑↓
(r0)
37.1.以任何地址顺序向存储单元写0；
38.2.按地址升序，向存储器读0(预期读取的值为0)，并在该地址写1；
39.3.按地址升序，向存储器读1(预期读取的值为1)，并在该地址写0；
40.4.按地址降序，向存储器读0(预期读取的值为0)，并在该地址写1；
41.5.按地址降序，向存储器读1(预期读取的值为1)，并在该地址写0；
42.6.以任何地址顺序读出所有存储单元。
43.本技术提出一种基于march算法的改进的ram测试方法，其算法复杂度仍为10n(n为存储单元个数)，其测试步骤为：
44.↓
(w0)(h)；
↑
(r0w0w1r1)；(h)；
↑
(r1w1w0r0)；
↓
(ro)
45.s21、按地址降序，向ram中的存储单元写0；
46.s22、将存储单元电源电压拉低并保持；可选地，保持10ms；
47.s23、按地址升序，向存储器读0，预期读取的值为0；写0；写1；读1，预期读取的值为1；
48.s24、将存储单元电源电压拉低并保持；可选地，保持10ms；
49.s25、按地址升序，向存储器读1，预期读取的值为1；写1；写0；读0，预期读取的值为0；
50.s26、按地址降序，向存储单元读0，预期读取的值为0。
51.本技术基于march算法的改进的ram测试方法，步骤中的连续读操作r0r0和r1r1，可检测出伪读破坏故障，其原理是用第二次读操作检测第一次读操作是否引起ram单元出错。其中，r0r0出现在步骤s25的最后，读0后，紧接着步骤s26处按降序读0，s25和s26的步骤出现了r0r0的操作。r1r1出现在步骤s23的最后一步读1，保持后，紧接着步骤s25先读1，这样每个存储单元s25和s26的步骤出现了r1r1的操作。
52.步骤中添加了新操作单元h，h的含义是将电源电压拉低并保持一段时间，然后将它拉回正常电压，可实现数据保持故障检测。
53.此外，读写过程中0和1相互转换，可检测出固定故障和跳变故障；
54.此外，先升序(降序)对所有存储单元进行写读操作，后降序(升序)对所有存储单元进行写读操作，可对耦合故障进行检测；其中，s21降序，s23升序，配合起来验证耦合故障中小地址单元对大地址单元的影响；s25升序，s26降序，配合起来验证耦合故障中大地址单元对小地址单元的影响；最后一步s26遍历整个地址的读操作，增加了stuck-open故障的覆盖。
55.综上，本技术提出一种基于march算法的改进的ram测试方法，实现过程简单，算法复杂度仍为10n，测试故障覆盖率高，且可检测出伪读破坏故障和低电压数据保持故障，是一种高效的ram测试方法。
56.本发明提出一种基于march算法的改进的ram测试方法，其实现过程简单、测试效率高，算法复杂度仍为10n，测试故障覆盖率高，且可检测出伪读破坏故障和低电压数据保持故障，是一种高效的ram测试方法。
57.以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

技术特征：

1.一种改进的ram测试方法，其特征在于，该方法包括如下步骤：s1、获取ram各存储单元的读写地址；s2、加载改进的测试算法；将测试写入值一一对应的写入ram中各个读写地址位置；对应获取各个读写地址位置反馈的实际读取值；判断所述测试读取值和实际读取值是否符合预设验证规则；若否，则判定ram存在故障。2.如权利要求1所述的改进的ram测试方法，其特征在于，改进的测试算法基于march c-基础序列算法进行改进。3.如权利要求1或2所述的改进的ram测试方法，其特征在于，所述步骤s2具体包括如下步骤：s21、按地址降序，向ram中的存储单元写0；s22、将存储单元电源电压拉低并保持；s23、按地址升序，向存储器读0，预期读取的值为0；写0；写1；读1，预期读取的值为1；s24、将存储单元电源电压拉低并保持；s25、按地址升序，向存储器读1，预期读取的值为1；写1；写0；读0，预期读取的值为0；s26、按地址降序，向存储单元读0，预期读取的值为0。4.如权利要求3所述的改进的ram测试方法，其特征在于，所述步骤s22中，保持10ms。5.如权利要求3所述的改进的ram测试方法，其特征在于，所述步骤s24中，保持10ms。6.如权利要求3所述的改进的ram测试方法，其特征在于，在步骤s25的最后读0后，紧接着步骤s26处按降序读0，s25和s26的步骤出现了r0r0的操作，检测出伪读破坏故障。7.如权利要求3所述的改进的ram测试方法，其特征在于，在步骤s23的最后一步读1，保持后，紧接着步骤s25读1，s25和s26的步骤出现了r1r1的操作，检测出伪读破坏故障。8.如权利要求3所述的改进的ram测试方法，其特征在于，步骤s22、s24将电源电压拉低并保持一段时间，然后将它拉回正常电压，实现数据保持故障检测。9.如权利要求3所述的改进的ram测试方法，其特征在于，s21降序，s23升序，配合验证耦合故障中小地址单元对大地址单元的影响。10.如权利要求1所述的改进的ram测试方法，其特征在于，s25升序，s26降序，配合验证耦合故障中大地址单元对小地址单元的影响。

技术总结

本发明涉及一种改进的RAM测试方法，属于RAM测试领域。本发明获取RAM各存储单元的读写地址；加载改进的测试算法；将测试写入值一一对应的写入RAM中各个读写地址位置；对应获取各个读写地址位置反馈的实际读取值；判断所述测试读取值和实际读取值是否符合预设验证规则；若否，则判定RAM存在故障。本发明实现过程简单、测试效率高，测试故障覆盖率高，可在不影响测试时间的前提下检测出伪读破坏故障和低电压数据保持故障。电压数据保持故障。