一种新型链式铁电存储单元结构

1.本发明属于集成电路设计技术领域，提出了一种的新型链式铁电存储单元结构。

背景技术：

2.铁电存储器是一种利用铁电材料的极化特性制备的非易失性存储器,相较于flash、eeprom等传统非易失性存储器,铁电存储器读时间要快10-50倍,擦除时间要快5-50倍,写入次数更是二者的100倍,并且铁电存储器的写入电压只有二者的十分之一左右。而相较于其他新型的非易失性存储器,铁电存储器的擦除时间要快于pram以及nram,写入功耗要优于mram及rram,写入次数则比其他新型非易失性存储器都要多。在未来高密度非易失性存储器方面铁电存储器具有巨大的潜力。fram的开发是为了实现与dram和闪存相同的小尺寸，并达到与dram一样快的读写操作。然而，传统的fram存在两个问题。第一个问题是单元尺寸限制了铁电存储器单位面积内存储的数据量。第二个问题是在铁电存储器阵列中一根板线会驱动很多铁电存储单元，寄生效应导致板线的电容负载很大，导致了fram的访问时间和周期时间比dram中的访问时间和周期时间要慢。
3.铁电存储器的基本存储单元一般有两种结构，分别为1t1c(one transistor one capacitance)结构和2t2c(two transistor two capacitance)结构，如图1所示。前者使用一个晶体管及一个铁电电容组成一个存储单元，而后者则各为两个。2t2c结构由于每个存储单元都含有两个铁电电容，其阵列中两根位线上的电压差会更大，读出时准确性会更高，但是会使用更大的面积。1t1c结构的优点是能够非常大的节省存储单元所占芯片面积，但是该结构会导致阵列中位线(bit line)的电压差变低，读出时对灵敏放大器的要求会更高。
4.图2是常规链式存储单元电路结构，在这种结构中，每个存储单元由一个nmos管和一个铁电电容并联组成，将若干个这样的存储单元串联起来形成链式结构。链的一端通过链选择管接位线bl,另一端接pl信号。静态时，所有的mos管导通，将铁电电容短接，从而避免了外界干扰，很好的保护了电容所存数据；工作时，所选单元nmos管关断，其他nmos管仍处于导通状态，由此对所选单元进行数据的写入和读出，而未被选中的单元中铁电电容仍然处于短接状态，数据不会受到破坏。这种结构的优点是能够大幅度减小存储单元面积，实现高密度存储。但随着基本单元数量的增多会导致内部的寄生效应变大，寄生电容会对字线上的读出电压造成影响，场效应管的漏电流也会增加链式存储器的静态功耗。同时在操作时序上若采用常规pl上升沿驱动时序，pl本身的驱动时间再加上由于电容两端电压不能突变引起的电压跳变的恢复时间，会使得工作速度大大降低。由于需要在nmos管的栅极上加电压使其保持导通状态短路铁电电容，随着使用时间的增加容易导致nmos管发生失效，从而影响内部存储的数据。

技术实现要素：

5.本发明的目的是提供一种新型链式铁电存储单元结构，从而提高铁电存储起的存
储密度并降低访问时间。技术方案
6.新型链式铁电存储单元由多个基本存储单元串联组成。如图3所示的基本单元由一个nmos晶体管nm1、一个pmos晶体管pm1和一个铁电电容cf1组成。晶体管nm1与铁电电容并联，晶体管pm1的源端s与nm1的源端s相连。晶体管pm1的漏端与选通管相连，选通管选通后在字线bl上输出或写入数据。nmos晶体管nm1的栅端与pmos晶体管pm1的栅端共同充当字线wl。
7.新型链式铁电存储单元分为左右两半部分，两边形成对称结构。每个基本存储单元串联，板线pl在n/2的位置。在左右两侧各有一个选通管，通过地址译码决定bsl和bsr信号电平高低从而控制选择管开关。链的一端通过选择管bs接到位线bl上。
8.在静态时，所有nmos管导通,pmos管关断，导通的nmos管将铁电电容短接，从而避免的外界的干扰，保护了电容中存储的数据；在工作时，选中的nmos管关断，pmos管导通，其余的mos管保持原状态。在此条件下对所选中的单元进行读出和写入操作，由于未被选中的单元仍处于短接状态，内部的数据不会遭到破坏。选中单元中的数据经过pmos管传输到位线上，避免了串联的nmos管寄生电容的影响，使选中铁电电容的极化速度更快，极化强度更大。
9.新型链式铁电存储单元结构采用了对称结构，板线pl在n/2单元处。通过这种方式，在对距离pl最远的基本单元进行读出写入时可有效缩短经过nmos管的距离，减小寄生效应带来的影响。
附图说明
10.图1(a)为1t1c铁电存储单元结构、(b)为2t2c铁电存储单元结构
11.图2为常规链式存储单元电路结构
12.图3为新型链式存储单元电路结构
13.图4为向新型链式存储单元写入数据“0”的操作时序
14.图5为向新型链式存储单元写入数据“1”的操作时序
15.图6为从新型链式存储单元读出数据“0”的操作时序
16.图7为从新型链式存储单元读出数据“1”的操作时序
17.图8(a)为对实施例一中传统链式存储单元进行写“1”读“1”的仿真结果、(b)为对新型链式存储单元进行写“1”读“1”的仿真结果
18.图9(a)为对实施例一中传统链式存储单元进行写“0”读“0”的仿真结果、(b)为对新型链式存储单元进行写“0”读“0”的仿真结果
19.图10(a)为对实施例二中新型链式存储单元进行写“0”读“0”的仿真结果、(b)为对新型链式存储单元进行写“1”读“1”的仿真结果
具体实施方式
20.下面结合具体附图和实例对本发明做进一步详细说明：
21.本发明可在多个应用场景中使用，可以根据外围电路的驱动能力和阵列容量要求选择基本存储单元的数量。本发明的具体操作场景有以下四种：写入数据“0”、写入数据“1”、读出数据“0”、读出数据“1”。
22.向新型链式存储单元写入数据“0”的操作时序如图4所示。在t1时刻，wl为高电平nmos管导通，与nmos管并联的铁电电容被短路，内部数据得到保护。bsl与bsr为左右两端选通管控制信号，在t1时刻选通管关闭，内外位线不连通。在t2时刻，wl为低电平，被选单元的nmos管关断，pmos管开启，同时bsr选通信号为高电平右侧选通管开启，这样就形成了一条从铁电电容经pmos管到位线bl上的通路。在t3时刻产生板线脉冲，铁电电容发生极化，极化状态为“+pm”。在t4时刻，板线脉冲信号消失，铁电电容的极化状态为“+pr”，对应存储的数据为“0”，在t5时刻，关断选通管bsr，开启与被选铁电电容并联的nmos管。
23.向新型链式存储单元写入数据“1”的操作时序如图5所示。在t1时刻，存储单元关闭，保存数据。在t2时刻，nmos管关断，pmos管开启右侧选通管开启。在t3时刻，铁电电容发生极化，极化状态为
“‑
pm”。在t5时刻，铁电电容的极化状态为
“‑
pr”，对应存储的数据为“1”。关断选通管bsr，开启与被选铁电电容并联的nmos管。
24.向新型链式存储单元读出数据“0”的操作时序如图6所示。在t3时刻产生板线脉冲，铁电电容极化状态发生变化，极化状态由“+pr”变为“+pm”，由于极化状态发生变化，电容内电荷量发生变化，位线bl上产生微弱电压。在t4时刻，板线脉冲信号消失，铁电电容的极化状态为“+pr”，对应存储的数据为“0”，在t5时刻，关断选通管bsr，开启与被选铁电电容并联的nmos管。
25.向新型链式存储单元读出数据“1”的操作时序如图7所示。在t3时刻产生板线脉冲，铁电电容极化状态发生变化，极化状态由
“‑
pr”变为“+pm”，由于极化状态由
“‑
pr”变为“+pm”，电容内电荷量变化量大于读出数据“0”，位线bl上产生较大电压。在t4时刻，板线脉冲信号消失，对数据“1”进行回写，铁电电容的极化状态为“+pm”，对应存储的数据为“0”，在t5时刻，关断选通管bsr，开启与被选铁电电容并联的nmos管。
26.具体实施例1：实施例1的电路结构如图3所示，其中最大基本存储单元数量为16。新型链式铁电存储单元分为左右两半部分，两边形成对称结构。每个基本存储单元串联，板线pl在n/2的位置。在左右两侧各有一个选通管，通过地址译码决定bsl和bsr信号电平高低从而控制选择管开关。链的一端通过选择管bs接到位线bl上。
27.按照上述时序分别对传统链式存储单元与新型链式存储单元进行写“0”读“0”，写“1”读“1”的仿真，对传统链式存储单元与新型链式存储单元进行写“1”读“1”的结果如图8所示，比较两种单元的仿真结果可得到如下结论：
28.两种结构的链式铁电存储单元都包含16个基本存储单元，读写采用pl脉冲驱动方式对第0个单元进行写“1”读“1”。从图中可以看出，在以相同工作电压写入数据“1”的过程中，传统链式铁电存储单元的极化电压为2.215v；而新型链式铁电存储单元的极化电压为2.404v。也就是说在相同的工作电压下，新型链式铁电存储单元的极化更充分。这是由于在传统链式铁电存储单元结构中，bl电压要经过一系列串联的nmos管才能到达被选中的存储单元，会受到寄生效应的影响。而在改进的单元结构中，bl的电压只需要经过一个pmos管和一个nmos管，所以损失的电压比较小，因而加在铁电电容上的极化电压比较大。同时由于上述原因，从图中可以看出，传统链式铁电存储单元对电容节点的充电时间约为35ns,而新型链式铁电存储单元的充电时间约为5ns，新型链式铁电存储单元的极化速度也是优于传统单元的。同理，在读出数据时，传统链式铁电存储单元的读出电压为2.146v；新型链式铁电
存储单元的读出电压为2.231v。从图中可以看出读出速度也是更快。考虑到铁电存储器的阵列中都会采用灵敏放大器对读出电压进行放大，越高的读出电压对灵敏放大器的精度要求就会越低，采用新型链式铁电存储单元对后续电路设计也会提供便利。
29.对传统链式存储单元与新型链式存储单元进行写“0”读“0”的结果如图9所示。
30.采用pl脉冲驱动方式对距离pl最远的单元进行写“0”读“0”。从图中可以看出，在以相同工作电压写入数据“0”的过程中，传统链式铁电存储单元读出电压由于受到串联nmos管的影响导致读出电压为1.029v；而新型链式铁电存储单元的读出电压由于直接通过pmos管读出，所以电压为15mv。在相同的工作电压下，新型链式铁电存储单元对灵敏放大器的精度要求更低。同时可以看出，如图9所示，板线脉冲在传输过程中也会受到寄生效应的影响，导致距离板线较远的单元的板线脉冲不理想，而板线脉冲是影响铁电存储器读写速度的重要因素之一。新型铁电存储单元的板线pl在n/2基本存储单元位置处(n为基本存储单元的数量)，所以板线脉冲到达最远单元的距离减少了一半，有效的提高了存储单元的读写速度。
31.具体实施例2：实施例2的电路结构如图3所示，其中最大基本存储单元数量为8。与实施例1相比，区别在于基本存储单元的数量。
32.对具体实施例2的新型链式铁电存储单元的仿真如图10所示。对最大单元数为8的新型链式铁电存储单元进行写“0”读“0”的仿真结果如图(a)所示，其操作时序与实施例1相同。从仿真图可以看出，字线上读出的电压很低，利于灵敏放大器对电压进行放大。在图(b)的写“1”读“1”的仿真结果图中可以看到，写“1”读“1”的操作时序与实施例1相同。随着基本单元的数量减少，新型链式铁电存储单元的寄生效应也随之减少，读出电压略有增加。在具体应用中，链式铁电存储单元携带的基本单元数量要综合考虑存储器容量，存储器阵列结构以及外围电路的寄生参数。
33.上述实施例已经充分说明了本发明的必要技术内容，普通技术人员能够依据说明加以实施，故不再赘述其他技术细节。
34.以上所述，仅是本发明的具体实施例方式，本说明书所公开的任一特征，除非特征叙述，均可被其他等效或具体类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。

技术特征：

1.一种新型链式铁电存储单元结构，其特征在于所述新型链式铁电存储单元由多个基本存储单元串联组成；所述基本单元由一个nmos晶体管nm1、一个pmos晶体管pm1和一个铁电电容cf1组成，晶体管nm1与铁电电容并联，晶体管pm1的源端s与nm1的源端s相连，晶体管pm1的漏端与选通管相连，选通管选通后在字线bl上输出或写入数据；nmos晶体管nm1的栅端与pmos晶体管pm1的栅端共同充当字线wl。2.一种新型链式铁电存储单元结构，其特征在于新型链式铁电存储单元分为左右两半部分，两边形成对称结构；每个基本存储单元串联，板线pl在n/2的位置，在左右两侧各有一个选通管，通过地址译码决定bsl和bsr信号电平高低从而控制选择管开关，链的一端通过选择管bs接到位线bl上。3.一种新型链式铁电存储单元结构，其特征在于在静态时，所有nmos管导通,pmos管关断，导通的nmos管将铁电电容短接，从而避免的外界的干扰，保护了电容中存储的数据；在工作时，选中的nmos管关断，pmos管导通，其余的mos管保持原状态，在此条件下对所选中的单元进行读出和写入操作，由于未被选中的单元仍处于短接状态，内部的数据不会遭到破坏；选中单元中的数据经过pmos管传输到位线上，避免了串联的nmos管寄生电容的影响，使选中铁电电容的极化速度更快，极化强度更大。4.一种新型链式铁电存储单元结构，其特征在于为减小板线pl脉冲到达最远基本单元的距离采用了对称结构，将板线pl置于n/2单元处，新型链式铁电存储单元形成对称结构。

技术总结

本发明属于集成电路设计技术领域，提出了一种新型链式铁电存储单元结构。该发明基于传统链式铁电存储单元，通过在传统链式铁电存储单元的选通NMOS管处加入互补PMOS管，形成了直接从位线到被选中铁电单元的通路，而不需要经过其他串联的MOS管，同时将板线PL置于链式铁电存储单元的中间处，减少寄生电容对板线电压带的影响。该方法降低了寄生效应带来的影响，提高了铁电存储单元的读出写入速度，铁电电容的极化强度以及提高了单元读出数据“1”的电压，降低了读出数据“0”的电压。的电压。的电压。