一种高速数据接口主备自动切换逻辑控制系统及方法与流程

1.本发明涉及一种高速数据接口主备自动切换逻辑控制系统及方法，属于遥感相机可见光探测高速数据处理技术领域。

背景技术：

2.遥感相机可见光探测是一种主动式的遥感探测技术，功能组件之间的数据传输码速率已达到ghz级别，而且为了保证关键功能组件的可靠性，需要进行主备份设计，系统要求，当主份工作、备份不工作时，只有主份功能组件可以接收高速数据，且备份功能组件接口处于高阻状态；当备份工作、主份不工作时，只有备份功能组件可以接收高速数据，且主份功能组件接口处于高阻状态。
3.高速数据接口主备自动切换与控制逻辑设计采用极少的外围器件，通过数据发送fpga、数据主板、数据备板严格的逻辑设计，实现高可靠性的高速数据主备份接口设计，对于实现高可靠性遥感相机可见光探测具有重要意义，现有技术中，通常采用主份/备份切换指令完成主/备数据接收板的电源切换，从而实现主/备数据接收板的数据切换，涉及到大量的继电器元件，在高频次切换状态下，继电器存在误触发及老化风险，造成切换失败的潜在问题，降低了遥感相机数据传输的可靠性。

技术实现要素：

4.本发明解决的技术问题是：针对目前现有技术中，继电器元件在高频次切换状态下，存在误触发及老化风险，带来切换失败的潜在问题，提出了一种高速数据接口主备自动切换逻辑控制系统及方法。
5.本发明解决上述技术问题是通过如下技术方案予以实现的：
6.一种高速数据接口主备自动切换逻辑控制系统，包括数据发送fpga、数据主板、数据备板、背板、外围器件，其中：
7.所述数据发送fpga通过高速互连差分连接器发送2组完全一致的高速数据至背板；
8.数据主板加电后由外围器件获取加电状态相关状态量，数据主板生成工作状态反馈信号，将加电状态相关状态量通过信号形式由高速互连差分连接器经由背板返送至数据发送fpga；若存在数据备板生成的工作状态反馈信号，与数据备板生成的工作状态反馈信号合并，通过高速互连差分连接器经由背板返送至数据发送fpga；
9.数据备板加电后由外围器件获取加电状态相关状态量，数据备板生成工作状态反馈信号，将加电状态相关状态量通过信号形式由高速互连差分连接器经由背板返送至数据发送fpga；若存在数据主板生成的工作状态反馈信号，与数据主板生成的工作状态反馈信号合并，通过高速互连差分连接器经由背板返送至数据发送fpga；
10.背板通过高速互连差分连接器实现数据发送fpga、数据主板、数据备板间的数据信息交互；
11.数据发送fpga分别接收数据主板、数据备板返送的合并后的工作状态反馈信号，根据加电状态相关状态量、工作状态反馈信号分析数据主板、数据备板的加电状态，向数据主板发送第1组高速数据或或向数据备板发送第2组高速数据，进行主备份数据接收切换。
12.所述外围器件包括外围器件rs、外围器件rm，分别对应数据备板、数据主板，外围器件rm与数据主板获取加电状态相关状态量men并通过高速互连差分连接器经由背板发送至数据发送fpga，外围器件rs与数据备板获取加电状态相关状态量sen并通过高速互连差分连接器经由背板发送至数据发送fpga。
13.所述数据主板生成对应的工作状态反馈信号包括mclk、syn、rst信号，数据备板生成对应的工作状态反馈信号包括mclk、syn、rst信号，通过连接合并为一组工作状态反馈信号，发送给数据发送板。
14.所述数据发送fpga中，采用与门电路设计，数据主板生成高电平控制信号men，数据备板生成低电平控制信号sen，数据发送fpga通过与门将高电平控制信号men、低电平控制信号sen进行逻辑“与”操作，生成控制使能信号moe、soe，根据控制使能信号的电平高低情况，选择性发送第1组高速数据至数据主板或第2组高速数据至数据备板。
15.当数据主板加电、数据备板不加电时，控制使能信号moe为高电平，控制使能信号soe为低电平，发送第1组高速数据至数据主板，保持第2组高速数据发送通路为高阻状态。
16.当数据备板加电、数据主板不加电时，控制使能信号moe为低电平，控制使能信号soe为高电平，发送第2组高速数据至数据备板，保持第1组高速数据发送通路为高阻状态。
17.一种高速数据接口主备自动切换逻辑控制方法，通过逻辑控制系统实现，包括：
18.通过外围器件获取数据主板、数据备板的加电状态相关状态量，根据加电状态相关状态量分别生成对应的工作状态反馈信号；
19.利用数据发送fpga接收两路工作状态反馈信号，并进行热连接合并为一组工作状态反馈信号；
20.根据工作状态反馈信号，利用数据发送fpga选择性发送第1组高速数据至数据主板或第2组高速数据至数据备板，对另一组高速数据的发送通路保持高阻状态，完成主备份数据接收切换。
21.所述外围器件包括外围器件rs、外围器件rm，分别对应数据备板、数据主板，外围器件rm与数据主板获取加电状态相关状态量men并通过高速互连差分连接器经由背板发送至数据发送fpga，外围器件rs与数据备板获取加电状态相关状态量sen并通过高速互连差分连接器经由背板发送至数据发送fpga。
22.所述数据发送fpga中，采用与门电路设计，数据主板生成高电平控制信号men，数据备板生成低电平控制信号sen，数据发送fpga通过与门将高电平控制信号men、低电平控制信号sen进行逻辑“与”操作，生成控制使能信号moe、soe，根据控制使能信号的电平高低情况，选择性发送第1组高速数据至数据主板或第2组高速数据至数据备板。
23.当数据主板加电、数据备板不加电时，控制使能信号moe为高电平，控制使能信号soe为低电平，发送第1组高速数据至数据主板，保持第2组高速数据发送通路为高阻状态；
24.当数据备板加电、数据主板不加电时，控制使能信号moe为低电平，控制使能信号soe为高电平，发送第2组高速数据至数据备板，保持第1组高速数据发送通路为高阻状态。
25.本发明与现有技术相比的优点在于：
26.本发明提供的一种高速数据接口主备自动切换逻辑控制系统及方法，通过两个外围器件rm和rs的引入，利用关键功能组件加电状态形成状态量men和sen，在fpga内部逻辑设计上，依据men和sen控制数据发送fpga的第1组数据输出或第2组数据输出，同时确保了数据主板和数据备板逻辑设计的完全一致性，可以实现多个数据发送fpga的相互的信息协调工作。
附图说明
27.图1为发明提供的高速数据接口主备自动切换示意图；
28.图2为发明提供的高速数据接口主备自动切换控制逻辑示意图；
具体实施方式
29.一种高速数据接口主备自动切换逻辑控制系统，采用极少的外围器件，通过数据发送fpga、数据主板、数据备板严格的逻辑设计，实现高可靠性的高速数据主备份接口设计，对于实现高可靠性遥感相机可见光探测具有重要意义，逻辑控制系统具体为：
30.数据发送fpga通过高速互连差分连接器发送2组完全一致的高速数据至背板；
31.数据主板加电后由外围器件获取加电状态相关状态量，数据主板生成工作状态反馈信号，将加电状态相关状态量通过信号形式由高速互连差分连接器经由背板返送至数据发送fpga；若存在数据备板生成的工作状态反馈信号，与数据备板生成的工作状态反馈信号合并，通过高速互连差分连接器经由背板返送至数据发送fpga；
32.数据备板加电后由外围器件获取加电状态相关状态量，数据备板生成工作状态反馈信号，将加电状态相关状态量通过信号形式由高速互连差分连接器经由背板返送至数据发送fpga；若存在数据主板生成的工作状态反馈信号，与数据主板生成的工作状态反馈信号合并，通过高速互连差分连接器经由背板返送至数据发送fpga；
33.背板通过高速互连差分连接器实现数据发送fpga、数据主板、数据备板间的数据信息交互；
34.数据发送fpga分别接收数据主板、数据备板返送的合并后的工作状态反馈信号，根据加电状态相关状态量、工作状态反馈信号分析数据主板、数据备板的加电状态，向数据主板发送第1组高速数据或或向数据备板发送第2组高速数据，进行主备份数据接收切换。
35.下面结合说明书附图及优选实施例进行进一步说明：
36.在当前实施例中，外围器件包括外围器件rs、外围器件rm，分别对应数据备板、数据主板，外围器件rm与数据主板获取加电状态相关状态量men并通过高速互连差分连接器经由背板发送至数据发送fpga，外围器件rs与数据备板获取加电状态相关状态量sen并通过高速互连差分连接器经由背板发送至数据发送fpga；
37.数据主板生成对应的工作状态反馈信号包括mclk、syn、rst信号，数据备板生成对应的工作状态反馈信号包括mclk、syn、rst信号，通过硬连接合并为一组工作状态反馈信号，对于数据发送板而言，只需要一组mclk、syn、rst信号，来自于主份数据接收板和备份数据接收板的这三个信号，需要在硬件上进行合并，发送给数据发送板。
38.数据发送fpga中，采用与门电路设计，数据主板生成高电平控制信号men，数据备板生成低电平控制信号sen，数据发送fpga通过与门将高电平控制信号men、低电平控制信
号sen进行逻辑“与”操作，生成控制使能信号moe、soe，根据控制使能信号的电平高低情况，选择性发送第1组高速数据至数据主板或第2组高速数据至数据备板；
39.当数据主板加电、数据备板不加电时，控制使能信号moe为高电平，控制使能信号soe为低电平，发送第1组高速数据至数据主板，保持第2组高速数据发送通路为高阻状态；
40.当数据备板加电、数据主板不加电时，控制使能信号moe为低电平，控制使能信号soe为高电平，发送第2组高速数据至数据备板，保持第1组高速数据发送通路为高阻状态；
41.其中，根据上述的逻辑控制系统，提出了一种高速数据接口主备自动切换逻辑控制方法，通过逻辑控制系统实现，步骤如下：
42.通过外围器件获取数据主板、数据备板的加电状态相关状态量，根据加电状态相关状态量分别生成对应的工作状态反馈信号；
43.利用数据发送fpga接收两路工作状态反馈信号，并进行热连接合并为一组工作状态反馈信号；
44.根据工作状态反馈信号，利用数据发送fpga选择性发送第1组高速数据至数据主板或第2组高速数据至数据备板，对另一组高速数据的发送通路保持高阻状态，完成主备份数据接收切换；
45.外围器件包括外围器件rs、外围器件rm，分别对应数据备板、数据主板，外围器件rm与数据主板获取加电状态相关状态量men并通过高速互连差分连接器经由背板发送至数据发送fpga，外围器件rs与数据备板获取加电状态相关状态量sen并通过高速互连差分连接器经由背板发送至数据发送fpga；
46.数据发送fpga中，采用与门电路设计，数据主板生成高电平控制信号men，数据备板生成低电平控制信号sen，数据发送fpga通过与门将高电平控制信号men、低电平控制信号sen进行逻辑“与”操作，生成控制使能信号moe、soe，根据控制使能信号的电平高低情况，选择性发送第1组高速数据至数据主板或第2组高速数据至数据备板；
47.当数据主板加电、数据备板不加电时，控制使能信号moe为高电平，控制使能信号soe为低电平，发送第1组高速数据至数据主板，保持第2组高速数据发送通路为高阻状态；
48.当数据备板加电、数据主板不加电时，控制使能信号moe为低电平，控制使能信号soe为高电平，发送第2组高速数据至数据备板，保持第1组高速数据发送通路为高阻状态。
49.高速数据接口主备自动切换逻辑控制系统结构组成如图1所示，如图2所示，主备自动切换控制逻辑示意图中，当数据主板加电、数据备板不加电时，数据主板产生高电平控制信号men，数据备板产生低电平控制信号sen，在数据发送fpga内部，通过与门将men和sen信号分别与延迟后的上电状态信号进行逻辑“与”操作，形成数据输出逻辑单元的控制使能信号moe和soe，此时，moe信号为“高”，soe信号为“低”，第1组数据输出逻辑在moe信号为“高”时，将第1组高速数据输出至数据主板，第2组数据输出在soe信号为“低”时，处于输出高阻状态。
50.当数据主板不加电、数据备板加电时，数据主板产生低电平控制信号men，数据备板产生高电平控制信号sen，在数据发送fpga内部，通过与门将men和sen信号分别与延迟后的上电状态信号进行逻辑“与”操作，形成数据输出逻辑单元的控制使能信号moe和soe，此时，moe信号为“低”，soe信号为“高”，第1数据输出逻辑在moe信号为“低”时，处于输出高阻状态，第2组数据输出在soe信号为“高”时，将第2组高速数据输出至数据备板。
51.由此形成受数据接收fpga加电状态形成的控制逻辑，实现高速数据接口自动切换功能，并且实现数据接收fpga的断电保护功能。
52.本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
53.本发明说明书中未作详细描述的内容属于本领域技术人员的公知技术。

技术特征：

1.一种高速数据接口主备自动切换逻辑控制系统，其特征在于：包括数据发送fpga、数据主板、数据备板、背板、外围器件，其中：所述数据发送fpga通过高速互连差分连接器发送2组完全一致的高速数据至背板；数据主板加电后由外围器件获取加电状态相关状态量，数据主板生成工作状态反馈信号，将加电状态相关状态量通过信号形式由高速互连差分连接器经由背板返送至数据发送fpga；若存在数据备板生成的工作状态反馈信号，与数据备板生成的工作状态反馈信号合并，通过高速互连差分连接器经由背板返送至数据发送fpga；数据备板加电后由外围器件获取加电状态相关状态量，数据备板生成工作状态反馈信号，将加电状态相关状态量通过信号形式由高速互连差分连接器经由背板返送至数据发送fpga；若存在数据主板生成的工作状态反馈信号，与数据主板生成的工作状态反馈信号合并，通过高速互连差分连接器经由背板返送至数据发送fpga；背板通过高速互连差分连接器实现数据发送fpga、数据主板、数据备板间的数据信息交互；数据发送fpga分别接收数据主板、数据备板返送的合并后的工作状态反馈信号，根据加电状态相关状态量、工作状态反馈信号分析数据主板、数据备板的加电状态，向数据主板发送第1组高速数据或或向数据备板发送第2组高速数据，进行主备份数据接收切换。2.根据权利要求1所述的一种高速数据接口主备自动切换逻辑控制系统，其特征在于：所述外围器件包括外围器件rs、外围器件rm，分别对应数据备板、数据主板，外围器件rm与数据主板获取加电状态相关状态量men并通过高速互连差分连接器经由背板发送至数据发送fpga，外围器件rs与数据备板获取加电状态相关状态量sen并通过高速互连差分连接器经由背板发送至数据发送fpga。3.根据权利要求2所述的一种高速数据接口主备自动切换逻辑控制系统，其特征在于：所述数据主板生成对应的工作状态反馈信号包括mclk、syn、rst信号，数据备板生成对应的工作状态反馈信号包括mclk、syn、rst信号，通过连接合并为一组工作状态反馈信号，发送给数据发送板。4.根据权利要求2所述的一种高速数据接口主备自动切换逻辑控制系统，其特征在于：所述数据发送fpga中，采用与门电路设计，数据主板生成高电平控制信号men，数据备板生成低电平控制信号sen，数据发送fpga通过与门将高电平控制信号men、低电平控制信号sen进行逻辑“与”操作，生成控制使能信号moe、soe，根据控制使能信号的电平高低情况，选择性发送第1组高速数据至数据主板或第2组高速数据至数据备板。5.根据权利要求4所述的一种高速数据接口主备自动切换逻辑控制系统，其特征在于：当数据主板加电、数据备板不加电时，控制使能信号moe为高电平，控制使能信号soe为低电平，发送第1组高速数据至数据主板，保持第2组高速数据发送通路为高阻状态。6.根据权利要求4所述的一种高速数据接口主备自动切换逻辑控制系统，其特征在于：当数据备板加电、数据主板不加电时，控制使能信号moe为低电平，控制使能信号soe为高电平，发送第2组高速数据至数据备板，保持第1组高速数据发送通路为高阻状态。7.一种高速数据接口主备自动切换逻辑控制方法，通过逻辑控制系统实现，其特征在于包括：通过外围器件获取数据主板、数据备板的加电状态相关状态量，根据加电状态相关状
态量分别生成对应的工作状态反馈信号；利用数据发送fpga接收两路工作状态反馈信号，并进行热连接合并为一组工作状态反馈信号；根据工作状态反馈信号，利用数据发送fpga选择性发送第1组高速数据至数据主板或第2组高速数据至数据备板，对另一组高速数据的发送通路保持高阻状态，完成主备份数据接收切换。8.根据权利要求7所述的一种高速数据接口主备自动切换逻辑控制方法，其特征在于：所述外围器件包括外围器件rs、外围器件rm，分别对应数据备板、数据主板，外围器件rm与数据主板获取加电状态相关状态量men并通过高速互连差分连接器经由背板发送至数据发送fpga，外围器件rs与数据备板获取加电状态相关状态量sen并通过高速互连差分连接器经由背板发送至数据发送fpga。9.根据权利要求8所述的一种高速数据接口主备自动切换逻辑控制方法，其特征在于：所述数据发送fpga中，采用与门电路设计，数据主板生成高电平控制信号men，数据备板生成低电平控制信号sen，数据发送fpga通过与门将高电平控制信号men、低电平控制信号sen进行逻辑“与”操作，生成控制使能信号moe、soe，根据控制使能信号的电平高低情况，选择性发送第1组高速数据至数据主板或第2组高速数据至数据备板。10.根据权利要求9所述的一种高速数据接口主备自动切换逻辑控制方法，其特征在于：当数据主板加电、数据备板不加电时，控制使能信号moe为高电平，控制使能信号soe为低电平，发送第1组高速数据至数据主板，保持第2组高速数据发送通路为高阻状态；当数据备板加电、数据主板不加电时，控制使能信号moe为低电平，控制使能信号soe为高电平，发送第2组高速数据至数据备板，保持第1组高速数据发送通路为高阻状态。

技术总结

一种高速数据接口主备自动切换逻辑控制系统及方法，逻辑控制系统包括数据发送FPGA、数据主板、数据备板、背板、外围器件，数据主板、数据备板加电后由外围器件获取加电状态相关状态量并生成工作状态反馈信号，将加电状态相关状态量通过信号形式由高速互连差分连接器经由背板返送至数据发送FPGA，数据发送FPGA利用背板通过高速互连差分连接器实现数据信息交互，根据加电状态相关状态量、工作状态反馈信号分析数据主板、数据备板的加电状态，向数据主板发送第1组高速数据或或向数据备板发送第2组高速数据，进行主备份数据接收切换。进行主备份数据接收切换。进行主备份数据接收切换。